JPS62182843A - 高速コンパイル／リンク方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンピュータシステムにおけるコンパイル／リ
ンク方式に関する。

一般に、コンパイラのコード生成には、複数パス処理方
式と１パス処理力式とが知られている。

複数パス処理方式は、生成するテキストの命令のオペラ
ンドに入るアドレスを決定してからテキスト出力を行な
うもので、コード最適化がし易い等の長所を持つが、そ
の反面、中間コードの書込み。

取出しに多くの入出力時間を要する欠点がある。

これに対し、１パス処理力式は、コード最適化にはあま
り適さないが、コンパイラの構成が面単になると共に、
コンパイル時間も複数パス方式より短くなるという優れ
た利点を有している。

〔従来の技術〕

ところで、従来の１パス処理力式においては、生成する
テキストの命令のオペランドに入るアドレスが未決定の
場合、その命令のテキストの出力を一時中止して、それ
以前の命令のテキストを先に出力し、命令のオペランド
に入るアドレスが決定した時点で、オペランドに入るア
ドレスの決定した命令のテキストだけを出力していた。

以下、図面を用いて、テキスト出力における従来の動作
について説明する。

従来の１パス処理方式におけるテキスト出力処理の流れ
を示す第５図において、ステップ５１は、オペランドに
埋込まれるアドレスが決定しているか否かを判定するも
ので、アドレスが決定していると判定されたときはステ
ップ５２を実行してテキストを出力する。また、アドレ
スが決定していないと判定されたときは、ステップ５３
を実行してテキストをアドレス決定後に出力するため、
命令を一時格納しておく。

第６図は第５図のステップ５２の詳細な動作を示す流れ
図である。第６図に示すように、先ず、ステップ６１に
おいてテキストが出力用バッファ内での最初のテキスト
であるか否かを判定する。この判定の結果、最初のテキ
ストであると判明したときは、ステップ６２を実行して
テキストを出力用バッファ内に格納する０次にステップ
６３を実行して出力用バッツァ内に格納したテキストの
ロケーションを覚えておく。

またステップ６１でテキストが出力用バッファ内で最初
のテキストでない、つまり既にテキストが出力用バッフ
ァに格納されていると判明したときは、ステップ６４を
実行して格納しようとするテキストのロケーションが、
既に出力用バソフプ内に格納されている最後のテキスト
のロケーションと連続しているか否かを判定する。この
判定ステップで連続していると判定されたときは、ステ
ップ６５を実行してテキストを出力用バッファに追加す
る。またステップ６６で出力用バッファに追加したテキ
ストのロケーションを覚えておき、次のステップ６７で
出力用バッファにこれ以上テキストを格納できるか否か
を判定する。そして格納できないときは、ステップ６８
を実行して出力用バッファ内のテキストをファイルに出
力する。また、ステップ６７でまだ格納できると判定さ
れたときはファイルへの出力は行なわない。

一方、ステップ６４でテキストのロケーションが出力用
バッファ内の最後のテキストのロケーションと連続して
いないと判定されたときは、ステップ６９を実行して出
力用バッファ内に格納されているテキストをファイルに
出力する。そして次にステップ７０で新テキストを出力
用バッファに格納し、次のステップ７１で格納したテキ
ストのロケーションを覚えておく。

〔発明が解決しようとする問題点〕

上述したように、従来のコンパイラのコード生成におけ
る１パス処理の出力では、命令のオペランドに入るアド
レスが未決定の場合は、それまでの命令についてのテキ
ストを出力し、命令のオペランドに入るアドレスが決定
した時点で、その命令のテキストのみを出力するため、
テキストは細分化され、そのためテキストを格納する記
憶装置へのアクセス効率が悪くなる。

また、リンク処理においてもテキストが細分化されてい
ることから、テキストを入力するとき、テキストが格納
されている記憶装置へのアクセス効率が悪くなる。

以上より、従来のコンパイル処理／リンク処理では、い
ずれの処理においてもテキストが格納される記憶装置へ
のアクセス効率が悪くなるため、コンパイル／リンク処
理の性能低下をもたらすという欠点がある。

本発明はこのような従来の１パス処理方式の持つ欠点を
解決したもので、その目的は、出力されたテキストの細
分化を防ぐことにより、コンパイル／リンク処理を高速
に行ない得る高速コンパイル／リンク方式を提供するこ
とにある。

〔問題点を解決するための手段〕

本発明は上記目的を達成するために、コンパイル処理に
おいて生成するテキストの命令のオペランドに埋込むア
ドレスが未決定のときは該オペランドにアドレスを埋込
まないままの命令のテキストを出力するテキスト出力手
段と、 コンパイル処理において前記オペランドに埋込むアドレ
スが決定したとき該アドレスを一種の再配置情報に変換
して出力する再配置情報出力手段と、 リンク処理において前記テキスト出力手段の出力と前記
再配置情報出力手段の出力とを入力し、前記再配置情報
形式に含まれるオペランドに埋込むアドレス情報に基づ
いて対応するテキストの命令のオペランド内にアドレス
を埋込むオペランド埋込手段とを有する。

〔作用〕

コンパイル処理において生成するテキストの命令のオペ
ランドに埋込むアドレスが未決定の場合、そのオペラン
ドにアドレスを埋込まないままの命令のテキストを出力
するようにしたので、テキストが細分化されることがな
くなる。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図は本発明の実施例のブロック図であり、ｌはコン
パイラ、２はテキスト出力手段、３は再配置情報出力手
段、４はテキスト記憶手段、５は再配置情報記憶手段、
６はテキスト入力手段、７は再配置情報入力手段、８は
リンカ、９はオペランド埋込手段である。

コンパイラ１はテキストおよび再配置情報を出力するも
ので、テキスト出力手段２と再配置情報出力手段３とを
含む。テキスト出力手段２は、生成するテキストの命令
のオペランドに埋込まれるアドレスが未決定のときは、
オペランドにアドレスを埋込まないままの命令のテキス
トを出力するもので、この出力されたテキストはテキス
ト記憶手段４に格納される。また、再配置情報出力手段
３は、オペランドに埋込まれるアドレスが決定したとき
にオペランドに埋込むアドレスを再配置情報の特別な形
式である例えばオペランドアドレス変換情報に変換して
出力する等の処理を行ない、この出力された再配置情報
は再配置情報記憶手段５に格納される。

リンカ８は、テキスト入力手段６と、再配置情報入力手
段７と、オペランド埋込手段９とを含む。

テキスト入力手段６は、テキスト記憶手段４からテキス
トを取出し、再配置情報入力手段７は再配置情報記憶手
段５から再配置情報を取出す。また、オペランド埋込手
段９は、再配置情報入力手段７で取出された再配置情報
に含まれるオペランドアドレス変換情報に基づいてオペ
ランドに埋込むアドレスを決定して、テキスト入力手段
６から取出された対応するテキスト内の命令のオペラン
ドに埋込む処理を行なう。

第２図はテキスト出力手段２の処理例を示す流れ図、第
３図は再配置情報出力手段３の処理例を示す流れ図、第
４図はオペランド埋込手段９の処理例を示す流れ図であ
り、以下各図を参照して本実施例の動作を説明する。

コンパイラ１の入力ソースの解析、所定のテーブルの作
成処理の終了等によりテキスト出力手段２が起動される
と、テキスト出力手段２は第２図に示したように、先ず
ステップ２１においてテキスト内の命令のオペランドに
埋込まれるアドレスが決定しているか否かを判定する。

そして、未決定の場合は、ステップ２２を実行してオペ
ランドにアドレスを埋込まないままの命令のテキストを
作成し、次のステップ２４でこのテキストをテキスト記
憶手段４に出力する。また、ステップ２１でオペランド
に埋込まれるアドレスが決定しているときは、ステップ
２３を実行してオペランドにアドレスを埋込んだ命令の
テキストを作成し、次のステップ２４でテキストをテキ
スト記憶手段４に出力する。なお、上記ステップ２４は
従来の処理におけるステップ５２と同じである。

このように本実施例では、オペランドに埋込まれるアド
レスが未決定の場合にアドレスを埋込まないままの命令
のテキストを作成、出力しているので、従来におけるテ
キスト出力では不連続になる場合も、本実施例ではテキ
スト出力は連続になり、テキストが細分化されることは
ない。

また、コンパイラｌの処理の実行に伴って再配置情報出
力手段３が起動されると、再配置情報出力手段３は第３
図に示すように、先ずステップ３１においてコンパイル
１内の図示しない手段から与えられる入力データがオペ
ランドに埋込まれるアドレスであるか否かを判定する。

この判定の結果、オペランドに埋込まれるアドレスであ
るときは、ステップ３２を実行してオペランドに埋込む
アドレス情報を再配置情報の特別な形式となるオペラン
ドアドレス変換情報に変換する。なお、このオペランド
アドレス変換情報は、形式的には通常の再配置情報と同
じであり、その中には、埋込むべきアドレス情報と埋込
み先の情報等が含まれる。そして、次のステップ３４で
このオペランドアドレス情報を再配置情報として再配置
情報記憶手段５に出力する。

一方、ステップ３１の判定において、入力データがオペ
ランドのアドレスでない、つまり通常の再配置情報であ
ると判定されたときは、ステップ３３を実行して通常の
再配置情報を作成し、次のステップ３４でその再配置情
報を再配置情報記憶手段５に出力する。

以上のような処理が行なわれることにより、テキスト記
憶手段４には、オペランドにアドレスが埋込まれた命令
のテキストと、埋込まれていない命令のテキストとが順
次記憶され、そのアドレスが埋込まれていない命令のテ
キストに対応する一種の再配置情報および通常の再配置
情報が再配置情報記憶手段５に順次記憶されることにな
る。

さて、コンパイル１の処理が終了し制御がリンカ８に渡
り、リンカ８の処理の実行に伴ってオペランド埋込手段
９が起動されると、オペランド埋込手段９は第４図に示
すように、先ずステップ４２において再配置情報入力手
段７を介して読取った再配置情報が一種の再配置情報で
あるオペランドアドレス変換情報であるか否かを判定す
る。そして、オペランドアドレス変換情報であるときは
、ステップ４２を実行してそのオペランドアドレス変換
情報からオペランドに埋込むアドレスを取出し、テキス
ト入力手段６を介して読取った対応するテキストの命令
のオペランドにそのアドレスを埋込む、また、ステップ
４１でオペランドアドレス変換情報でなく通常の再配置
情報であると判定されたときは、ステップ４３を実行し
て通常の再配置処理を実行する。

〔発明の効果〕

以上説明したように、本発明では、テキスト内の命令の
オペランドに埋込むアドレスが未決定の場合にはアドレ
スを埋込まないままの命令のテキストを出力しているの
で、テキストの細分化が防げ、それによってコンパイル
／リンク処理を高速化できるという効果がある。なお、
アドレスが決定されたときには埋込むべきアドレス情報
と埋込み先の情報とを含む一種の再配置情報を出力して
おり、リンカ処理においてはその再配置情報からアドレ
スを対応する命令のオペランドに埋込むことができる。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図はテキス
ト出力手段２の処理例を示す流れ図、 第３図は再配置情報出力手段３の処理例を示す流れ図、 第４図はオペランド埋込手段９の処理例を示す流れ図、 第５図は従来の１パス処理方式におけるテキスト出力処
理の流れ図および、 第６図は第５図のステップ５２の詳細な他作を示す流れ
図であ為。 図において、１・・・コンパイラ、２・・・テキスト出
力手段、３・・・再配置情報出力手段、４・・・テキス
ト記憶手段、５・・・再配置情報記憶手段、６・・・テ
キスト入力手段、７・・・再配置情報入力手段、８・・
・リンカ、９・・・オペランド埋込手段。

Claims (1)

1. 【特許請求の範囲】 コンパイル処理において生成するテキストの命令のオペ
   ランドに埋込むアドレスが未決定のときは該オペランド
   にアドレスを埋込まないままの命令のテキストを出力す
   るテキスト出力手段と、コンパイル処理において前記オ
   ペランドに埋込むアドレスが決定したとき該アドレスを
   一種の再配置情報に変換して出力する再配置情報出力手
   段と、 リンク処理において前記テキスト出力手段の出力と前記
   再配置情報出力手段の出力とを入力し、前記再配置情報
   に含まれるオペランドに埋込むアドレス情報に基づいて
   対応するテキストの命令のオペランド内にアドレスを埋
   込むオペランド埋込手段とを具備した高速コンパイル／
   リンク方式。