JPS6217914B2 - - Google Patents
Info
- Publication number
- JPS6217914B2 JPS6217914B2 JP54046466A JP4646679A JPS6217914B2 JP S6217914 B2 JPS6217914 B2 JP S6217914B2 JP 54046466 A JP54046466 A JP 54046466A JP 4646679 A JP4646679 A JP 4646679A JP S6217914 B2 JPS6217914 B2 JP S6217914B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- scu
- mcu
- response
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004044 response Effects 0.000 claims description 55
- 230000005540 biological transmission Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 15
- 238000012545 processing Methods 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 5
- 238000013144 data compression Methods 0.000 claims description 2
- 101100236764 Caenorhabditis elegans mcu-1 gene Proteins 0.000 description 46
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 12
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 12
- 230000005856 abnormality Effects 0.000 description 7
- 238000012790 confirmation Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000012549 training Methods 0.000 description 4
- 238000013500 data storage Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 2
- 101150046378 RAM1 gene Proteins 0.000 description 2
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 102100032919 Chromobox protein homolog 1 Human genes 0.000 description 1
- 101000797584 Homo sapiens Chromobox protein homolog 1 Proteins 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N1/32101—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N2201/3201—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title
- H04N2201/3212—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title of data relating to a job, e.g. communication, capture or filing of an image
- H04N2201/3218—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title of data relating to a job, e.g. communication, capture or filing of an image of a confirmation, acknowledgement or receipt
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N2201/3201—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title
- H04N2201/3212—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title of data relating to a job, e.g. communication, capture or filing of an image
- H04N2201/3219—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title of data relating to a job, e.g. communication, capture or filing of an image of a job status, e.g. successful execution
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimiles In General (AREA)
- Facsimile Transmission Control (AREA)
Description
本発明はフアクシミリ装置に関し、特にフアク
シミリ送受信動作を、半導体読み出し専用メモリ
(ROM)などの記憶装置に予め格納されたデータ
に基づいて、マイクロプロセツサ、半導体中央処
理ユニツト(CPU)、ワンチツプ又は数チツプの
マイクロコンピユータLSIなどの小型演算処理装
置で制御する、LSIシステム制御方式のフアクシ
ミリ装置に関する。 この種の従来のフアクシミリ装置においては、
装置全体の動作制御がシステム制御ユニツトで集
中的におこなわれ、このシステム制御ユニツト
が、CPU,ROMおよびRAM(半導体読み書きメ
モリ)等の半導体LSIを主要素とするマイクロコ
ンピユータシステムで構成されている。 従来のフアクシミリ装置の一例構成を第1図に
示す。第1図において、NCUは電話回路にフア
クシミリ装置を選択的に接続するための回線制御
装置である。MOD1〜MOD3は電話回線の信号
をフアクシミリ装置用のデータ信号に、またフア
クシミリ装置のデータ信号を電話回線用の信号
(音声帯域信号)に変換する通信信号変換ユニツ
トである。DCRは、データ信号を画信号に、ま
た画信号をデータ信号に変換する画信号処理回路
ユニツトである。この画信号処理回路ユニツト
DCRには、ランレングスコード化などのデータ
圧縮がなされたデータ信号をプリント用の画信号
に変換(伸張)する伸張器、画信号をデータ圧縮
したデータ信号に変換する圧縮器、および、直列
信号を並列信号に、またその逆に変換する変換器
などが含まれる。SCUはシステム制御ユニツト
であり、送信モードと受信モードの切換えおよび
信号の流れる方向の切換え、あるいはデータ圧
縮、伸張などの制御をおこなう。 SCAおよびVPUは原稿を光学走査するスキヤ
ナおよび読取信号より画信号を得る画信号処理ユ
ニツト、WEおよびPRは受信画信号を書込処理す
る記録制御ユニツトおよび原画を再生するプロツ
タユニツト、OP―PORTは操作・表示ユニツ
ト、PSU―1〜PSU―4は電源ユニツトである。 これらの各ユニツトは、入出力部インターフエ
イスおよび入出力制御部(I/Oポート)を介し
て、それぞれ共通バスに接続されている。 フアクシミリ装置が少ないモジユールで構成さ
れており、その機能が単純であれば、例えマシン
にトラブルが発生してシステムの電源断となつて
も、サービスマンは比較的容易にその故障を発見
することが出来たが、フアクシミリシステムの機
能が豊富になり、高速化するに従い、その構成が
複雑となると、故障が発生した場合に、その原因
を追求し、発見することは困難なことである。 特に今日のようにコントローラとして第1図の
如くマイクロプロセツシング・ユニツトでなるシ
ステム制御ユニツトSCUが使用されるシステム
構成では、再現性のないエラーが発生する可能性
も高く、トラブルが発生した場合、特種なるツー
ルを用意しなくてはトラブル原因の発見も不可能
となり、サービスコスト大となる。 本発明は、マイクロプロセツサユニツトなどの
システム制御ユニツトを用いるフアクシミリ装置
において、トラブルが発生した場合に、トラブル
シユートを特別なるツール等を使用しなくても可
能にし、サービスコストを低減することを目的と
する。 上記目的を達成するために本発明においては、
フアクシミリの送受信を制御するユニツト、機械
要素の動作制御用のユニツト、画信号をデータ圧
縮或いは伸張する画信号処理回路ユニツト等をモ
ジユール化し、各々のモジユール制御ユニツトを
システム制御ユニツトからのコマンドにより制御
するフアクシミリ装置のエラー対処方式であつ
て、前記システム制御ユニツトから第1のコマン
ドが発せられた時或いは前記第1のコマンドに基
づいてモジユール制御ユニツトから第2のコマン
ドが発せられた時、予め決められた時間内にレス
ポンスが返らない場合、エラーと判別し、そのエ
ラーに応じて判別可能なデータを割り当て、該デ
ータを不揮発性メモリにスタツク記憶し、その
後、システムのエラー処理をするフアクシミリ装
置のエラー対処方式を提供する。 本発明の1つの実施態様においては、第1図に
示すようなフアクシミリ装置において、システム
制御ユニツトSCUのROMに、前述のエラー検出
を行なうプログラムデータ、エラーに対するデー
タの割り当ておよびスタツク記憶をするプログラ
ムデータを格納し、かつ、スタツク記憶用の不揮
発性RAMをSCU内のデータバスに接続し、シス
テム制御ユニツトSCUからモジユール制御ユニ
ツトに対してコマンドが発生した時、予め決めら
れた時間内にレスポンスが返らない場合、エラー
と判別し、そのエラーに応じて判別可能なデータ
を割り当て、該データを不揮発性RAMにスタツ
ク記憶する。 また、他の実施態様においては、システム制御
ユニツトSCUの他にモジユール制御ユニツトを
備えるフアクシミリ装置において、そのモジユー
ル制御ユニツトのROMに前述のプログラムデー
タを格納し、システム制御ユニツトSCUからモ
ジユール制御ユニツトに対して発せられた第1の
コマンドに基づいて、該モジユール制御ユニツト
から第2のコマンドが発生した時、予め決められ
た時間内にレスポンスが返らない場合、エラーと
判別し、そのエラーに応じて判別可能なデータを
割り当て、該データを不揮準RAMにスタツク記
憶する。 第2図に本発明の一実施例を示す。これにおい
て制御ユニツトは、システム制御ユニツト
SCU、第1のモジユール制御ユニツトMCU―1
および第2のモジユール制御ユニツトCCUとさ
れている。第1のモジユール制御ユニツトMCU
―1は、主に機械要素の動作制御用に割り当てら
れており、第2のモジユール制御ユニツトCCU
は主にフアクシミリ送受信通信制御用に割り当て
られている。システム制御ユニツトSCUは、シ
ステム全体のシーケンス動作におけるフアクシミ
リ装置各要素の動作タイミングを定めるべく、第
1および第2のモジユール制御ユニツトMCU―
1,CCUの制御用に割り当てられている。各制
御用ユニツトSCU,MCU―1およびCCUは、図
に示すように、それぞれCPU,ROMおよびRAM
を主たる構成要素とする。 第1のモジユール制御ユニツトMCU―1は、
原稿の読取り位置までの搬送、読取りの副走査紙
送り、記録紙の副走査紙送り、排出、現像等の機
構系の制御を受けもち、CCUはフアクシミリ伝
送の通信制御手順の実行を受けもつ。 SCUはMCU―1,CCUのモジユール制御ユニ
ツトと、他に直接バツフアメモリRWBおよび
DCRをその制御対象ユニツトとしてコントロー
ルする。 例えばMCU―1とSCUとの制御のやりとり
は、SCUから原稿を読取り位置まで搬送せよと
か、原稿を排出せよとかの大きなレベルでのコマ
ンドを発す。MCU―1はそのコマンドを解釈
し、その従属制御ユニツトの状態を看視しながら
コマンドの実行を行う。コマンドの実行にあたつ
ては、例えば原稿が予め読取り位置に残つてない
か、所定の時間に原稿が読取り位置まで搬送され
たか、照明ランプは切れてないか、原稿はスキユ
ーしなかつたか、規格外の厚い原稿でなかつたか
をチエツクし、正常であればジヨブ終了後に正常
レスポンスを返し、何らかの異常が発見されゝ
ば、そのエラーのステイタスを表わすレスポンス
を返す。 SCUはエラーレスポンスを受けた時は、その
エラーステイタスを解析し、ステイタス内容に応
じたエラー処理を行つてからシステムの動作を中
断する。 例えば照明ランプ系が切断したとのレスポンス
であれば、原稿搬送系には何ら異常がないのであ
るから、原稿を排出してから動作を終了する。も
ちろんCCUが正常に動作してるなら通信制御は
正常に終了してから動作を終了する。また原稿ジ
ヤムとのレスポンスであれば、原稿の破損を防ぐ
ためにも原稿の排出動作はすることなく、通信制
御のみ正常に終了させてシステム動作を中断させ
る。 またMCU―1およびCCUはSCUからのコマン
ド順序性、定義されていないコマンド指令等から
SCUのエラーを検出し、これをレスポンスの形
でSCUに通知するし、SCUもまたMCU―1,
CCUからジヨブレスポンスが所定時間に返つた
か、コマンドを受ける準備が出来てるか等のエラ
ー検出を行い、エラー内容に準じたエラー処理動
作を行つてシステム動作を中断する。 第2図に示すフアクシミリ装置は、CCITTの
T30と称するフアクシミリ送受をおこなう設定
となつている。これにおいて送受信号の分布は第
3図に示すようにPhase A,B,C1,C2,Dお
よびEと定められており、各Phaseは次の通りで
ある。 PHASE A:コールの開始 自動又は手動によつて電話コールを確立する。 PHASE B:メツセージ前の手順 (a) 確認:グループの確認(G1,G2,G3)、受信
のための確認、局の確認、標準外装置の確認。 (b) 命令:グループの命令、モードの指定、回線
トレーニング、エコーサプレツサー停止。 PHASE C1:メツセージ中の手順 メツセージ中の信号同期、メツセージエラーの
検出と訂正、回線監視 PHASE C2:メツセージの伝送 PHASE D:メツセージ伝送後の手順 メツセージ終了を信号する、確認を信号する、
マルチページを信号、フアクシミリ手順終了を
信号する。 PHASE E:コール解除 メツセージ信号終了時およびFAX手順で定め
られた信号が時間内に受信されない時。 このようなPhase A〜Eの実行においてScuは
MCU―1,CCUに対して、1バイトで構成され
るコマンドコードを出力する。第4図にそのバイ
ト内のビツト構成を示す。このコマンドはジヨブ
ナンバを示す4ビツトのコードと、同一ジヨブナ
ンバー内でのジヨブ区別をする3ビツトのコード
から成立している。MCU―1およびCCUはレス
ポンスコードでSCUに応答する。第5図にMCU
―1のレスポンスコードの構成を示す。MCU―
1はその制御対象ユニツトに異常があると最上位
ビツトを「1」としエラーレスポンスを発つし、
次に第6図に示すエラーステイタスを表わす1バ
イトのコードを転送する。MCU―1のレスポン
スコードを更に詳細に説明すると、SCUのコマ
ンドに対するジヨブレスポンスは第7図に示すビ
ツト構成であり、次の通りである。 ☆ JOB ERROR FLAG (イ) 送信(受信)系のJOB COMMANDに対し
送信(受信)系のERRORが発生した時のみ
ERROR FLAGを立てる。 (ロ) INITIALIZE COMMANDに対してはTX
(送信)、RX(受信)系どちらのERRORが
検出されてもERROR FLAGを立てる。 (ハ) MODE SET COMMANDに対しては
RESPONSEを返さない(オートマチツク
ハンドシエイクによるコマンドの受け渡し確
認のみ)。 ☆ END OF DOCUMENT (イ) SCAN TO READ JOBに於いて原稿が読
み取り有効位置になくなつた時返す
RESPONSE BIT (ロ) PREPARE TO SEND JOBに於いて、原
稿がJOB中に引き抜かれたとき。 なお、SCUが発するモードセツトコマンド
(MODE SET COMMAND)のビツト構成は、
第8図に示すように下位4桁ビツトがすべて
「1」とされる。 MCU―1のレスポンスコードのうち、エラー
があつたことを表わすときには、レスポンスコー
ドは第9a図に示す1バイトと、それに続けられ
る第9b図に示す1バイトの組合せとなる。これ
らは次の通りである。 ☆ JOB RESPONSEのBIT7=1(ERROR
BIT)の時は、連続してERROR STATUS
BYTEもSCUへ転送する。 ☆ ERROR STATUS BYEのINDEX BIT=1
の時はERROR STATUS BYTEが連続するこ
とを示す。 ☆ JOBの内容により、各異常を検出出来ない場
合、そのERROR BITを「0」とセツトする。 SCUが常時監視しうるMCU―1のI/Oイン
ターフエイス部のレジスタ(ハンドシエイクコン
トロールレジスタ)のビツト構成を第10a図に
示し、その内容を第10b図に示す。これにおい
て、SB1およびSB2は、それぞれスキヤナSCA部
にあつて、原稿のセツト位置存在を検出するセン
サーおよび読取位置存在を検出するセンサーの状
態信号(原稿あり、なし)であり、ERRORは、
MCU―1がエラーを検出したときに状態変化す
る信号である。IBF,ERRORでMCU―1は割込
要求信号をACTIVEにしてSCUに割込をかけ
る。MCU―1自身のエラーあるいはMCU―1が
判定したSCUのエラーをMCU―1がSCUに知ら
せるエラーレスポンスのビツト構成を第10c図
に示す。 このエラーレスポンスは次の通りである。 ☆ MCU―1からSCUへ返すERROR
RESPONSE (イ) SCUのコマンドミス(コマンドの順序性
など) (ロ) MCUプログラム暴走などの、MCU内部発
生のJOB ERROR以外のERROR(CPUで検
出出来るERROR) (ハ) 下位4ビツトはMCU ERRORのSTATUS
を表わす。 ☆ HARD的に検出したCPU ERROR発生時は
HANDSHAKE CONTROL REGISTOR(第
10a図)のERROR BITを立てる。 CCUのレスポンスを詳細に説明すると、SCU
に対するジヨブレスポンスは第11図に示すビツ
ト構成となつており、エラー時には上位2ビツト
が「1」とされる。エラー時には第12a図に示
すビツト構成の1バイトに続けて第12b図に示
す1バイトが転送される。 SCUが常時監視しうる、CCUのハンドシエイ
クコントロールレジスタ(I/Oインターフエイ
ス部)のビツト構成を第13a図に示し、その内
容を第13b図に示す。ERRORおよびIBFで
CCUは割込要求信号をACTIVEにしてSCUに割
込をかける。 上記の如きSCUのコマンドと、それに応答し
たMCU―1,CCUの動作によつておこなわれる
T30標準のフアクシミリ送信動作タイムチヤート
を第14図に、受信動作タイムチヤートを第15
図に示す。これらの送受信動作におけるジヨブ
(JOB)の内容を次の第1表に要約して示す。な
お、第1表においてCOMMANDは、SCUから
MCU―1あるいはCCUに与えられる命令を示
し、JOBはMCU―1又はCCUの制御動作であ
る。
シミリ送受信動作を、半導体読み出し専用メモリ
(ROM)などの記憶装置に予め格納されたデータ
に基づいて、マイクロプロセツサ、半導体中央処
理ユニツト(CPU)、ワンチツプ又は数チツプの
マイクロコンピユータLSIなどの小型演算処理装
置で制御する、LSIシステム制御方式のフアクシ
ミリ装置に関する。 この種の従来のフアクシミリ装置においては、
装置全体の動作制御がシステム制御ユニツトで集
中的におこなわれ、このシステム制御ユニツト
が、CPU,ROMおよびRAM(半導体読み書きメ
モリ)等の半導体LSIを主要素とするマイクロコ
ンピユータシステムで構成されている。 従来のフアクシミリ装置の一例構成を第1図に
示す。第1図において、NCUは電話回路にフア
クシミリ装置を選択的に接続するための回線制御
装置である。MOD1〜MOD3は電話回線の信号
をフアクシミリ装置用のデータ信号に、またフア
クシミリ装置のデータ信号を電話回線用の信号
(音声帯域信号)に変換する通信信号変換ユニツ
トである。DCRは、データ信号を画信号に、ま
た画信号をデータ信号に変換する画信号処理回路
ユニツトである。この画信号処理回路ユニツト
DCRには、ランレングスコード化などのデータ
圧縮がなされたデータ信号をプリント用の画信号
に変換(伸張)する伸張器、画信号をデータ圧縮
したデータ信号に変換する圧縮器、および、直列
信号を並列信号に、またその逆に変換する変換器
などが含まれる。SCUはシステム制御ユニツト
であり、送信モードと受信モードの切換えおよび
信号の流れる方向の切換え、あるいはデータ圧
縮、伸張などの制御をおこなう。 SCAおよびVPUは原稿を光学走査するスキヤ
ナおよび読取信号より画信号を得る画信号処理ユ
ニツト、WEおよびPRは受信画信号を書込処理す
る記録制御ユニツトおよび原画を再生するプロツ
タユニツト、OP―PORTは操作・表示ユニツ
ト、PSU―1〜PSU―4は電源ユニツトである。 これらの各ユニツトは、入出力部インターフエ
イスおよび入出力制御部(I/Oポート)を介し
て、それぞれ共通バスに接続されている。 フアクシミリ装置が少ないモジユールで構成さ
れており、その機能が単純であれば、例えマシン
にトラブルが発生してシステムの電源断となつて
も、サービスマンは比較的容易にその故障を発見
することが出来たが、フアクシミリシステムの機
能が豊富になり、高速化するに従い、その構成が
複雑となると、故障が発生した場合に、その原因
を追求し、発見することは困難なことである。 特に今日のようにコントローラとして第1図の
如くマイクロプロセツシング・ユニツトでなるシ
ステム制御ユニツトSCUが使用されるシステム
構成では、再現性のないエラーが発生する可能性
も高く、トラブルが発生した場合、特種なるツー
ルを用意しなくてはトラブル原因の発見も不可能
となり、サービスコスト大となる。 本発明は、マイクロプロセツサユニツトなどの
システム制御ユニツトを用いるフアクシミリ装置
において、トラブルが発生した場合に、トラブル
シユートを特別なるツール等を使用しなくても可
能にし、サービスコストを低減することを目的と
する。 上記目的を達成するために本発明においては、
フアクシミリの送受信を制御するユニツト、機械
要素の動作制御用のユニツト、画信号をデータ圧
縮或いは伸張する画信号処理回路ユニツト等をモ
ジユール化し、各々のモジユール制御ユニツトを
システム制御ユニツトからのコマンドにより制御
するフアクシミリ装置のエラー対処方式であつ
て、前記システム制御ユニツトから第1のコマン
ドが発せられた時或いは前記第1のコマンドに基
づいてモジユール制御ユニツトから第2のコマン
ドが発せられた時、予め決められた時間内にレス
ポンスが返らない場合、エラーと判別し、そのエ
ラーに応じて判別可能なデータを割り当て、該デ
ータを不揮発性メモリにスタツク記憶し、その
後、システムのエラー処理をするフアクシミリ装
置のエラー対処方式を提供する。 本発明の1つの実施態様においては、第1図に
示すようなフアクシミリ装置において、システム
制御ユニツトSCUのROMに、前述のエラー検出
を行なうプログラムデータ、エラーに対するデー
タの割り当ておよびスタツク記憶をするプログラ
ムデータを格納し、かつ、スタツク記憶用の不揮
発性RAMをSCU内のデータバスに接続し、シス
テム制御ユニツトSCUからモジユール制御ユニ
ツトに対してコマンドが発生した時、予め決めら
れた時間内にレスポンスが返らない場合、エラー
と判別し、そのエラーに応じて判別可能なデータ
を割り当て、該データを不揮発性RAMにスタツ
ク記憶する。 また、他の実施態様においては、システム制御
ユニツトSCUの他にモジユール制御ユニツトを
備えるフアクシミリ装置において、そのモジユー
ル制御ユニツトのROMに前述のプログラムデー
タを格納し、システム制御ユニツトSCUからモ
ジユール制御ユニツトに対して発せられた第1の
コマンドに基づいて、該モジユール制御ユニツト
から第2のコマンドが発生した時、予め決められ
た時間内にレスポンスが返らない場合、エラーと
判別し、そのエラーに応じて判別可能なデータを
割り当て、該データを不揮準RAMにスタツク記
憶する。 第2図に本発明の一実施例を示す。これにおい
て制御ユニツトは、システム制御ユニツト
SCU、第1のモジユール制御ユニツトMCU―1
および第2のモジユール制御ユニツトCCUとさ
れている。第1のモジユール制御ユニツトMCU
―1は、主に機械要素の動作制御用に割り当てら
れており、第2のモジユール制御ユニツトCCU
は主にフアクシミリ送受信通信制御用に割り当て
られている。システム制御ユニツトSCUは、シ
ステム全体のシーケンス動作におけるフアクシミ
リ装置各要素の動作タイミングを定めるべく、第
1および第2のモジユール制御ユニツトMCU―
1,CCUの制御用に割り当てられている。各制
御用ユニツトSCU,MCU―1およびCCUは、図
に示すように、それぞれCPU,ROMおよびRAM
を主たる構成要素とする。 第1のモジユール制御ユニツトMCU―1は、
原稿の読取り位置までの搬送、読取りの副走査紙
送り、記録紙の副走査紙送り、排出、現像等の機
構系の制御を受けもち、CCUはフアクシミリ伝
送の通信制御手順の実行を受けもつ。 SCUはMCU―1,CCUのモジユール制御ユニ
ツトと、他に直接バツフアメモリRWBおよび
DCRをその制御対象ユニツトとしてコントロー
ルする。 例えばMCU―1とSCUとの制御のやりとり
は、SCUから原稿を読取り位置まで搬送せよと
か、原稿を排出せよとかの大きなレベルでのコマ
ンドを発す。MCU―1はそのコマンドを解釈
し、その従属制御ユニツトの状態を看視しながら
コマンドの実行を行う。コマンドの実行にあたつ
ては、例えば原稿が予め読取り位置に残つてない
か、所定の時間に原稿が読取り位置まで搬送され
たか、照明ランプは切れてないか、原稿はスキユ
ーしなかつたか、規格外の厚い原稿でなかつたか
をチエツクし、正常であればジヨブ終了後に正常
レスポンスを返し、何らかの異常が発見されゝ
ば、そのエラーのステイタスを表わすレスポンス
を返す。 SCUはエラーレスポンスを受けた時は、その
エラーステイタスを解析し、ステイタス内容に応
じたエラー処理を行つてからシステムの動作を中
断する。 例えば照明ランプ系が切断したとのレスポンス
であれば、原稿搬送系には何ら異常がないのであ
るから、原稿を排出してから動作を終了する。も
ちろんCCUが正常に動作してるなら通信制御は
正常に終了してから動作を終了する。また原稿ジ
ヤムとのレスポンスであれば、原稿の破損を防ぐ
ためにも原稿の排出動作はすることなく、通信制
御のみ正常に終了させてシステム動作を中断させ
る。 またMCU―1およびCCUはSCUからのコマン
ド順序性、定義されていないコマンド指令等から
SCUのエラーを検出し、これをレスポンスの形
でSCUに通知するし、SCUもまたMCU―1,
CCUからジヨブレスポンスが所定時間に返つた
か、コマンドを受ける準備が出来てるか等のエラ
ー検出を行い、エラー内容に準じたエラー処理動
作を行つてシステム動作を中断する。 第2図に示すフアクシミリ装置は、CCITTの
T30と称するフアクシミリ送受をおこなう設定
となつている。これにおいて送受信号の分布は第
3図に示すようにPhase A,B,C1,C2,Dお
よびEと定められており、各Phaseは次の通りで
ある。 PHASE A:コールの開始 自動又は手動によつて電話コールを確立する。 PHASE B:メツセージ前の手順 (a) 確認:グループの確認(G1,G2,G3)、受信
のための確認、局の確認、標準外装置の確認。 (b) 命令:グループの命令、モードの指定、回線
トレーニング、エコーサプレツサー停止。 PHASE C1:メツセージ中の手順 メツセージ中の信号同期、メツセージエラーの
検出と訂正、回線監視 PHASE C2:メツセージの伝送 PHASE D:メツセージ伝送後の手順 メツセージ終了を信号する、確認を信号する、
マルチページを信号、フアクシミリ手順終了を
信号する。 PHASE E:コール解除 メツセージ信号終了時およびFAX手順で定め
られた信号が時間内に受信されない時。 このようなPhase A〜Eの実行においてScuは
MCU―1,CCUに対して、1バイトで構成され
るコマンドコードを出力する。第4図にそのバイ
ト内のビツト構成を示す。このコマンドはジヨブ
ナンバを示す4ビツトのコードと、同一ジヨブナ
ンバー内でのジヨブ区別をする3ビツトのコード
から成立している。MCU―1およびCCUはレス
ポンスコードでSCUに応答する。第5図にMCU
―1のレスポンスコードの構成を示す。MCU―
1はその制御対象ユニツトに異常があると最上位
ビツトを「1」としエラーレスポンスを発つし、
次に第6図に示すエラーステイタスを表わす1バ
イトのコードを転送する。MCU―1のレスポン
スコードを更に詳細に説明すると、SCUのコマ
ンドに対するジヨブレスポンスは第7図に示すビ
ツト構成であり、次の通りである。 ☆ JOB ERROR FLAG (イ) 送信(受信)系のJOB COMMANDに対し
送信(受信)系のERRORが発生した時のみ
ERROR FLAGを立てる。 (ロ) INITIALIZE COMMANDに対してはTX
(送信)、RX(受信)系どちらのERRORが
検出されてもERROR FLAGを立てる。 (ハ) MODE SET COMMANDに対しては
RESPONSEを返さない(オートマチツク
ハンドシエイクによるコマンドの受け渡し確
認のみ)。 ☆ END OF DOCUMENT (イ) SCAN TO READ JOBに於いて原稿が読
み取り有効位置になくなつた時返す
RESPONSE BIT (ロ) PREPARE TO SEND JOBに於いて、原
稿がJOB中に引き抜かれたとき。 なお、SCUが発するモードセツトコマンド
(MODE SET COMMAND)のビツト構成は、
第8図に示すように下位4桁ビツトがすべて
「1」とされる。 MCU―1のレスポンスコードのうち、エラー
があつたことを表わすときには、レスポンスコー
ドは第9a図に示す1バイトと、それに続けられ
る第9b図に示す1バイトの組合せとなる。これ
らは次の通りである。 ☆ JOB RESPONSEのBIT7=1(ERROR
BIT)の時は、連続してERROR STATUS
BYTEもSCUへ転送する。 ☆ ERROR STATUS BYEのINDEX BIT=1
の時はERROR STATUS BYTEが連続するこ
とを示す。 ☆ JOBの内容により、各異常を検出出来ない場
合、そのERROR BITを「0」とセツトする。 SCUが常時監視しうるMCU―1のI/Oイン
ターフエイス部のレジスタ(ハンドシエイクコン
トロールレジスタ)のビツト構成を第10a図に
示し、その内容を第10b図に示す。これにおい
て、SB1およびSB2は、それぞれスキヤナSCA部
にあつて、原稿のセツト位置存在を検出するセン
サーおよび読取位置存在を検出するセンサーの状
態信号(原稿あり、なし)であり、ERRORは、
MCU―1がエラーを検出したときに状態変化す
る信号である。IBF,ERRORでMCU―1は割込
要求信号をACTIVEにしてSCUに割込をかけ
る。MCU―1自身のエラーあるいはMCU―1が
判定したSCUのエラーをMCU―1がSCUに知ら
せるエラーレスポンスのビツト構成を第10c図
に示す。 このエラーレスポンスは次の通りである。 ☆ MCU―1からSCUへ返すERROR
RESPONSE (イ) SCUのコマンドミス(コマンドの順序性
など) (ロ) MCUプログラム暴走などの、MCU内部発
生のJOB ERROR以外のERROR(CPUで検
出出来るERROR) (ハ) 下位4ビツトはMCU ERRORのSTATUS
を表わす。 ☆ HARD的に検出したCPU ERROR発生時は
HANDSHAKE CONTROL REGISTOR(第
10a図)のERROR BITを立てる。 CCUのレスポンスを詳細に説明すると、SCU
に対するジヨブレスポンスは第11図に示すビツ
ト構成となつており、エラー時には上位2ビツト
が「1」とされる。エラー時には第12a図に示
すビツト構成の1バイトに続けて第12b図に示
す1バイトが転送される。 SCUが常時監視しうる、CCUのハンドシエイ
クコントロールレジスタ(I/Oインターフエイ
ス部)のビツト構成を第13a図に示し、その内
容を第13b図に示す。ERRORおよびIBFで
CCUは割込要求信号をACTIVEにしてSCUに割
込をかける。 上記の如きSCUのコマンドと、それに応答し
たMCU―1,CCUの動作によつておこなわれる
T30標準のフアクシミリ送信動作タイムチヤート
を第14図に、受信動作タイムチヤートを第15
図に示す。これらの送受信動作におけるジヨブ
(JOB)の内容を次の第1表に要約して示す。な
お、第1表においてCOMMANDは、SCUから
MCU―1あるいはCCUに与えられる命令を示
し、JOBはMCU―1又はCCUの制御動作であ
る。
【表】
【表】
【表】
第16a図〜第16f図にCCUのエラーチエ
ツクフローの数例を示す。第16a図に示すフロ
ーは、第14図、第15図に示すINITIALIZE
JOB(CCU)において、そのJOBを正常にやつ
たか否かを表わすJOB RESPONSEを作成する過
程を示し、これにおいて、INITIALIZE JOBを
開始すると共にタイマーをセツトし、回線が接続
されている(CCT=1)か否か、所定時限内
(T/OがYESとなるまで)にJOBが終了された
か否か、およびスイツチフツクがアクテイブ
(SW HOOK=1)であるか否かで正常、異常を
判定してそれを表わすJOB RESPONSEをSCUに
与える。第16b図に示すフローは、第15図の
O JOBの実行において、音声応答装置のセツト
(AAD SET)状態、NCUのリング音検出(NCU
RI L→H)、タイムオーバ(T/O)、音声応答
装置AADがリング音を検出したか(AAD RI)
で不在受信JOBの正常、異常を判定しこれを表わ
すJOB RESPONSEをSCUに与えるものである。
第16C図に示すフローは、第14図および第1
5図に示すA JOB(回線接続)の正常、異常
を、NCUに回線接続指令を発して(NCU OH)
から所定時限内(T/O=YESまで)に回線が
接続された(CCT=1)か否かで判定し、それ
を表わすJOB RESPONSEをSCUに与えるもので
ある。第16d図に示すフローは、第14図、第
15図に示すE JOB(フアクシミリ回線断操
作)において正常、異常を判定するフローであ
り、NCUに回線断を指令してから(NCU OH
OFF)の時限開始とCCT=1、SWHOOK=1
の関係で正常動作かエラー動作を判断し、それを
表わすJOB RESPONSEをSCUに与える。第16
e図に示すフローは、第15図に示すRB JOBに
おいて原稿送りの正常、異常を判定するフローで
あり、所定時間内に原稿が定位置到達したか否か
でこれを判定し、それを表わすJOBレスポンスを
SCUに与える。第16f図に示すフローは、電
源が投入されたときの初期化(INITIALIZE)の
正否を判定し、これを表わすレスポンスを自発的
にSCUに与えるものである。MCU―1も同様な
異常判定フローでそれに割り当てられているJOB
に正常、異常をレスポンスする。 SCU自身も、MCU―1,CCU側のエラーを判
定し、SCUが判定したエラー、および、前述の
如くしてMCU―1,CCUから報知されエラーを
報知すると共にエラーNo.を不揮発性のRAM2に
書き込み、正常動作部分を動作させてエラー後の
対処動作をしてからシステムの電源を断(パワー
オフ、又はパワーダウン)とする。第17a図お
よび第17b図にその動作フローを示す。第17
a図はSCUの、MCU―1およびCCU側のエラー
を判定するフローを示し、第17b図はそれ自身
がエラーを判定した場合、およびMCU―1,
CCUがエラーを知らせて来た場合の、エラー報
知、書込およびシステムパワーダウンのフローを
示す。SCUの、エラー判定フロー(第17a
図)の「エラーxの判定」部を更に詳細に示した
フローを第17c図および第17d図に示す。第
17c図は、SCUの、MCU―1エラーを検出す
るフローであり、これにおいて、SCUはたとえ
ばMCU―1に受信準備をせよとの指令を与え
る。SCUはコマンドを受ける準備が出来てる
か、出来てるならコマンドを受け取つたか(ハン
ドシエイクのためのフラグ監視)をセンスし、エ
ラーでなければ、ジヨブタイマーをセツトし、予
め決められた時間内にジヨブレスポンスが返るか
を待つ。前記した「予め決められた時間」とは、
例えば、明細書第16頁第1表の注欄に記載された
実行時間に対応するものであり、この「予め決め
られた時間」内にジヨブレスポンスが返らない場
合には、ジヨブタイマーがタイムアウトとなり、
前記コマンド(この場合には、受信準備をせよと
のコマンド)に対応したエラーNo.をセツトする。
一方、予め決められた時間内にジヨブレスポンス
が返つた場合には、そのレスポンスがエラーレス
ポンスか否かを判断する。エラーであればレスポ
ンスに続くエラーステイタスバイト情報を受け取
り、エラーのステイタスを判断する。PAPER
JAMか、NO PAPERか、PAPER SKEWか、キ
ヤリツジを作動させるサーボのエラーを判断し、
それぞれのエラーに対して異つたエラーナンバー
を割り振る。このどれかのエラーナンバーを検出
した場合には、このエラーナンバーをSCU内部
の電池バツクアツプしたRAM2に記憶し、同時
にI/Oポートに接続されている例えば発光ダイ
オードに表示し、しかるべきエラー処理後電源断
とする。 第17d図は、SCUの、CCUエラーを検出す
るフローであり、これにおいて、「DISが切れな
い」とは、DCS(モード指定コマンド)を送出
したのに、受側からまだDIS(デジタルインフオ
メーシヨン信号)が継続していることを表わし、
「モデムのトレーニング失敗」とは、トレーニン
グ信号を送出したのに受側からモデムのトレーニ
ングを失敗したとのレスポンスがあつたことを表
わし、「受信機からノーレスポンス」とは、所定
の時間内に受側からDIS信号が送られてこないこ
とを表わす。 前述の如くしてSCUが判定したエラーを表わ
すコード(エラーNo.)はRAM2にメモリされ
る。このRAM2の、SCU内の接続関係を更に詳
細に第18a図に示す。この第18a図は第2図
に示すSCUを示すものである。RAM2としては
CMOS RAMが用いられており、これは電圧制御
器VRとバツクアツプ用の電池BBで構成されるバ
ツクアツプ回路BBUで常時バツクアツプされて
おり、これにより不揮発性メモリの設定となつて
いる。つまり、システム電源が断となると電池
BBがRAM2に電力を供給しメモリ内容を保持す
る。RAM2は、第18b図に示すようにアドレ
スとメモリ領域が定められており、次の通り書き
込みおよび読み出しがおこなわれる。 書き込む場合 1 RAM2中のデータの数をμ―CPU内のメモ
リ又はRAM1に入れる。 2 データ記憶領域のデータを1byteずつシフト
する(矢印)。 3 最新データ記憶領域にデータを入れる。 4 データの数が記憶容量未満か判断する。 5 記憶容量未満の場合μ―CPU内のメモリに
入つているデータの数を+1し、それ以外の場
合はデータの数を操作しない。 6 μ―CPU中のメモリの内容を不揮発性メモ
リRAM2のデータ数保持領域に記憶する。 7 システム電源を切る。 読み出す場合 1 RAM2中のデータの数をμ―CPU内のメモ
リ又はRAM1に入れる。 2 読出スイツチが押されたらデータの終了か判
断する。(読出スイツチはエラーNo.の1つの読
出毎に押される。 3 データの終了の場合、終了表示をする。終了
でない場合、データを不揮発性メモリRAM2
から読取り、表示器に表示する。 4 μ―CPU内のメモリ中のデータの数を−1
し次のデータを読み取るように2にもどる。 このような、RAM2の書込をおこなうまで
の、SCUの動作フローを第19a図〜第19d
図に示し、書込制御フローを第19e図に、読出
制御フローを第19f図に示す。なお第19a図
に示すエラー判定書込フローにおいて、の
「JOBレスポンス」のステツプを第19b図に示
し、C,Dの「エラーレスポンスデコード」を
MCU―1のエラー判定Cについて第19c図
に、またCCUのエラー判定Dについて第19d
図に示す。「エラーNo.記憶」はSCU自身がコマ
ンド発令から所定時間内にMCU―1又はCCUが
レスポンスをかえして来たか否かを見てMCU―
1又はCCUのエラーを検出した場合のRAM2へ
のエラーNo.に書込であり、「エラーNo.記憶」は
MCU―1およびCCUがレスポンスで知らせて来
たエラーの書込である。これらのいずれのエラー
No.記憶においても、SCUは第19e図に示す書
込制御フローでエラーNo.をRAM2に書込む。
RAM2よりのデータ読み出しにおいては、第1
9f図に示す如く、TEST SW(テスト スイツ
チ)が1回押される毎に1つのエラーNo.が読み出
し表示される。オペレータはTEST SWを押して
最新のデータから1つづつエラーNo.を読み出す。
すべてのエラーデータが読み出されると最後に
「FF」が表示される。 第10a図にそのビツト構成を示した、MCU
―1のハンドシエイクコントロールレジスタ、お
よび、第13a図にそのビツト構成を示した、
CCUのハンドシエイクコントロールレジスタ
は、いずれもSCUが任意のタイミングで読み取
れるように、コマンド―レスポンス用のハンドシ
エイクポートとは別のポートに接続されており、
それらのレジスタの内容はセンサー類および回路
類に応答してセツトされ、SCUはMCU―1,
CCUにステイタスコマンドを発することなし
に、またそれらのレスポンスを待たずしてレジス
タビツトで表わされるステイタス信号を読み取る
ことができる。このように、コマンド―レスポン
スライン外にもSCUの直接読取用のポートを設
けたのは、MCU―1,CCUの制御対象にあるセ
ンサー、回路等の1つがシステム動作に大きな影
響を持ち、システム動作 を分岐させることが
多々あり、頻頒にコマンドを発してレスポンスの
形でステイタス情報を得ることが応答速度や制御
上の複雑さから困難であるからである。例えば原
稿が所定位置にセツトされたかを検出するセンサ
ー信号(第10a図のSB1,SB2)は、MCU―1
のコントロール下にあるべきものだが、オペレー
タにより所定の読取位置にいくまでに引き抜かれ
たか、送信中に原稿が引き抜かれたか、原稿がい
つセツトされたかは、システム動作を大きく分岐
するため頻繁にSCUが参照すべき信号である。 前述の如く、SCUはMCU―1とCCUのエラー
をチエツクし、MCU―1およびCCUはそれぞれ
その制御下のユニツトのエラーをチエツクして
SCUに知らせ、SCUがこれらのエラーに応答し
てエラー報知、エラーNo.のRAM2への書込み、
およびシステム電源断の制御をおこなう。MCU
―1およびCCUのそれぞれにおいても、SCUか
ら自己に発令されるコマンド間の時間監視、レス
ポンスを受けてから次のコマンドを受ける間の時
間監視、エラーレスポンスを転送してから正常時
のコマンドを受けたか否かの判定等々により、
SCUがMCU―1およびCCUのエラー監視をおこ
なうと同様に、MCU―1およびCCUそれぞれが
SCUの監視をする。この、MCU―1およびCCU
によるSCUのエラー監視において、SCUのエラ
ーを検出したときは、これをSCUに知らせて
SCUのRAM2に書込むが、SCUの異常によりエ
ラーNo.の書込や、回線断、システムパワーダウン
をおこない得ない場合もありうる。したがつて、
本発明の他の1つの実施例においては、MCU―
1およびCCUに、SCUのエラーを検出した場合
にエラー報知、回線断およびシステムパワーダウ
ンをおこなわせる。そして必要に応じてMCU―
1,CCUに不揮発性RAMを備えてシステムパワ
ーダウンをおこなう前にSCUエラーNo.を書込
む。このようなエラー検出およびその後の処置
は、SCUについてすでに述べた態様で同様にお
こないうる。
ツクフローの数例を示す。第16a図に示すフロ
ーは、第14図、第15図に示すINITIALIZE
JOB(CCU)において、そのJOBを正常にやつ
たか否かを表わすJOB RESPONSEを作成する過
程を示し、これにおいて、INITIALIZE JOBを
開始すると共にタイマーをセツトし、回線が接続
されている(CCT=1)か否か、所定時限内
(T/OがYESとなるまで)にJOBが終了された
か否か、およびスイツチフツクがアクテイブ
(SW HOOK=1)であるか否かで正常、異常を
判定してそれを表わすJOB RESPONSEをSCUに
与える。第16b図に示すフローは、第15図の
O JOBの実行において、音声応答装置のセツト
(AAD SET)状態、NCUのリング音検出(NCU
RI L→H)、タイムオーバ(T/O)、音声応答
装置AADがリング音を検出したか(AAD RI)
で不在受信JOBの正常、異常を判定しこれを表わ
すJOB RESPONSEをSCUに与えるものである。
第16C図に示すフローは、第14図および第1
5図に示すA JOB(回線接続)の正常、異常
を、NCUに回線接続指令を発して(NCU OH)
から所定時限内(T/O=YESまで)に回線が
接続された(CCT=1)か否かで判定し、それ
を表わすJOB RESPONSEをSCUに与えるもので
ある。第16d図に示すフローは、第14図、第
15図に示すE JOB(フアクシミリ回線断操
作)において正常、異常を判定するフローであ
り、NCUに回線断を指令してから(NCU OH
OFF)の時限開始とCCT=1、SWHOOK=1
の関係で正常動作かエラー動作を判断し、それを
表わすJOB RESPONSEをSCUに与える。第16
e図に示すフローは、第15図に示すRB JOBに
おいて原稿送りの正常、異常を判定するフローで
あり、所定時間内に原稿が定位置到達したか否か
でこれを判定し、それを表わすJOBレスポンスを
SCUに与える。第16f図に示すフローは、電
源が投入されたときの初期化(INITIALIZE)の
正否を判定し、これを表わすレスポンスを自発的
にSCUに与えるものである。MCU―1も同様な
異常判定フローでそれに割り当てられているJOB
に正常、異常をレスポンスする。 SCU自身も、MCU―1,CCU側のエラーを判
定し、SCUが判定したエラー、および、前述の
如くしてMCU―1,CCUから報知されエラーを
報知すると共にエラーNo.を不揮発性のRAM2に
書き込み、正常動作部分を動作させてエラー後の
対処動作をしてからシステムの電源を断(パワー
オフ、又はパワーダウン)とする。第17a図お
よび第17b図にその動作フローを示す。第17
a図はSCUの、MCU―1およびCCU側のエラー
を判定するフローを示し、第17b図はそれ自身
がエラーを判定した場合、およびMCU―1,
CCUがエラーを知らせて来た場合の、エラー報
知、書込およびシステムパワーダウンのフローを
示す。SCUの、エラー判定フロー(第17a
図)の「エラーxの判定」部を更に詳細に示した
フローを第17c図および第17d図に示す。第
17c図は、SCUの、MCU―1エラーを検出す
るフローであり、これにおいて、SCUはたとえ
ばMCU―1に受信準備をせよとの指令を与え
る。SCUはコマンドを受ける準備が出来てる
か、出来てるならコマンドを受け取つたか(ハン
ドシエイクのためのフラグ監視)をセンスし、エ
ラーでなければ、ジヨブタイマーをセツトし、予
め決められた時間内にジヨブレスポンスが返るか
を待つ。前記した「予め決められた時間」とは、
例えば、明細書第16頁第1表の注欄に記載された
実行時間に対応するものであり、この「予め決め
られた時間」内にジヨブレスポンスが返らない場
合には、ジヨブタイマーがタイムアウトとなり、
前記コマンド(この場合には、受信準備をせよと
のコマンド)に対応したエラーNo.をセツトする。
一方、予め決められた時間内にジヨブレスポンス
が返つた場合には、そのレスポンスがエラーレス
ポンスか否かを判断する。エラーであればレスポ
ンスに続くエラーステイタスバイト情報を受け取
り、エラーのステイタスを判断する。PAPER
JAMか、NO PAPERか、PAPER SKEWか、キ
ヤリツジを作動させるサーボのエラーを判断し、
それぞれのエラーに対して異つたエラーナンバー
を割り振る。このどれかのエラーナンバーを検出
した場合には、このエラーナンバーをSCU内部
の電池バツクアツプしたRAM2に記憶し、同時
にI/Oポートに接続されている例えば発光ダイ
オードに表示し、しかるべきエラー処理後電源断
とする。 第17d図は、SCUの、CCUエラーを検出す
るフローであり、これにおいて、「DISが切れな
い」とは、DCS(モード指定コマンド)を送出
したのに、受側からまだDIS(デジタルインフオ
メーシヨン信号)が継続していることを表わし、
「モデムのトレーニング失敗」とは、トレーニン
グ信号を送出したのに受側からモデムのトレーニ
ングを失敗したとのレスポンスがあつたことを表
わし、「受信機からノーレスポンス」とは、所定
の時間内に受側からDIS信号が送られてこないこ
とを表わす。 前述の如くしてSCUが判定したエラーを表わ
すコード(エラーNo.)はRAM2にメモリされ
る。このRAM2の、SCU内の接続関係を更に詳
細に第18a図に示す。この第18a図は第2図
に示すSCUを示すものである。RAM2としては
CMOS RAMが用いられており、これは電圧制御
器VRとバツクアツプ用の電池BBで構成されるバ
ツクアツプ回路BBUで常時バツクアツプされて
おり、これにより不揮発性メモリの設定となつて
いる。つまり、システム電源が断となると電池
BBがRAM2に電力を供給しメモリ内容を保持す
る。RAM2は、第18b図に示すようにアドレ
スとメモリ領域が定められており、次の通り書き
込みおよび読み出しがおこなわれる。 書き込む場合 1 RAM2中のデータの数をμ―CPU内のメモ
リ又はRAM1に入れる。 2 データ記憶領域のデータを1byteずつシフト
する(矢印)。 3 最新データ記憶領域にデータを入れる。 4 データの数が記憶容量未満か判断する。 5 記憶容量未満の場合μ―CPU内のメモリに
入つているデータの数を+1し、それ以外の場
合はデータの数を操作しない。 6 μ―CPU中のメモリの内容を不揮発性メモ
リRAM2のデータ数保持領域に記憶する。 7 システム電源を切る。 読み出す場合 1 RAM2中のデータの数をμ―CPU内のメモ
リ又はRAM1に入れる。 2 読出スイツチが押されたらデータの終了か判
断する。(読出スイツチはエラーNo.の1つの読
出毎に押される。 3 データの終了の場合、終了表示をする。終了
でない場合、データを不揮発性メモリRAM2
から読取り、表示器に表示する。 4 μ―CPU内のメモリ中のデータの数を−1
し次のデータを読み取るように2にもどる。 このような、RAM2の書込をおこなうまで
の、SCUの動作フローを第19a図〜第19d
図に示し、書込制御フローを第19e図に、読出
制御フローを第19f図に示す。なお第19a図
に示すエラー判定書込フローにおいて、の
「JOBレスポンス」のステツプを第19b図に示
し、C,Dの「エラーレスポンスデコード」を
MCU―1のエラー判定Cについて第19c図
に、またCCUのエラー判定Dについて第19d
図に示す。「エラーNo.記憶」はSCU自身がコマ
ンド発令から所定時間内にMCU―1又はCCUが
レスポンスをかえして来たか否かを見てMCU―
1又はCCUのエラーを検出した場合のRAM2へ
のエラーNo.に書込であり、「エラーNo.記憶」は
MCU―1およびCCUがレスポンスで知らせて来
たエラーの書込である。これらのいずれのエラー
No.記憶においても、SCUは第19e図に示す書
込制御フローでエラーNo.をRAM2に書込む。
RAM2よりのデータ読み出しにおいては、第1
9f図に示す如く、TEST SW(テスト スイツ
チ)が1回押される毎に1つのエラーNo.が読み出
し表示される。オペレータはTEST SWを押して
最新のデータから1つづつエラーNo.を読み出す。
すべてのエラーデータが読み出されると最後に
「FF」が表示される。 第10a図にそのビツト構成を示した、MCU
―1のハンドシエイクコントロールレジスタ、お
よび、第13a図にそのビツト構成を示した、
CCUのハンドシエイクコントロールレジスタ
は、いずれもSCUが任意のタイミングで読み取
れるように、コマンド―レスポンス用のハンドシ
エイクポートとは別のポートに接続されており、
それらのレジスタの内容はセンサー類および回路
類に応答してセツトされ、SCUはMCU―1,
CCUにステイタスコマンドを発することなし
に、またそれらのレスポンスを待たずしてレジス
タビツトで表わされるステイタス信号を読み取る
ことができる。このように、コマンド―レスポン
スライン外にもSCUの直接読取用のポートを設
けたのは、MCU―1,CCUの制御対象にあるセ
ンサー、回路等の1つがシステム動作に大きな影
響を持ち、システム動作 を分岐させることが
多々あり、頻頒にコマンドを発してレスポンスの
形でステイタス情報を得ることが応答速度や制御
上の複雑さから困難であるからである。例えば原
稿が所定位置にセツトされたかを検出するセンサ
ー信号(第10a図のSB1,SB2)は、MCU―1
のコントロール下にあるべきものだが、オペレー
タにより所定の読取位置にいくまでに引き抜かれ
たか、送信中に原稿が引き抜かれたか、原稿がい
つセツトされたかは、システム動作を大きく分岐
するため頻繁にSCUが参照すべき信号である。 前述の如く、SCUはMCU―1とCCUのエラー
をチエツクし、MCU―1およびCCUはそれぞれ
その制御下のユニツトのエラーをチエツクして
SCUに知らせ、SCUがこれらのエラーに応答し
てエラー報知、エラーNo.のRAM2への書込み、
およびシステム電源断の制御をおこなう。MCU
―1およびCCUのそれぞれにおいても、SCUか
ら自己に発令されるコマンド間の時間監視、レス
ポンスを受けてから次のコマンドを受ける間の時
間監視、エラーレスポンスを転送してから正常時
のコマンドを受けたか否かの判定等々により、
SCUがMCU―1およびCCUのエラー監視をおこ
なうと同様に、MCU―1およびCCUそれぞれが
SCUの監視をする。この、MCU―1およびCCU
によるSCUのエラー監視において、SCUのエラ
ーを検出したときは、これをSCUに知らせて
SCUのRAM2に書込むが、SCUの異常によりエ
ラーNo.の書込や、回線断、システムパワーダウン
をおこない得ない場合もありうる。したがつて、
本発明の他の1つの実施例においては、MCU―
1およびCCUに、SCUのエラーを検出した場合
にエラー報知、回線断およびシステムパワーダウ
ンをおこなわせる。そして必要に応じてMCU―
1,CCUに不揮発性RAMを備えてシステムパワ
ーダウンをおこなう前にSCUエラーNo.を書込
む。このようなエラー検出およびその後の処置
は、SCUについてすでに述べた態様で同様にお
こないうる。
第1図は従来のフアクシミリ装置の構成を示す
ブロツク図である。第2図は本発明のフアクシミ
リ装置の構成を示すブロツク図、第3図はその送
受信手順を示す平面図、第4図、第5図、第6
図、第7図、第8図、第9a図、第9b図、第1
0a図、第10b図、第10c図、第11図、第
12a図、第12b図、第13a図および第13
b図は、その動作制御に用いられる制御信号のビ
ツト構成を示す平面図、第14図は送信時の動作
タイミングを示すタイムチヤート、第15図は受
信時の動作タイミングを示すタイムチヤート、第
16a図、第16b図、第16c図、第16d
図、第16e図および第16f図は、第2図に示
すモジユール制御ユニツトCCUのエラーチエツ
ク動作を示すフローチヤート、第17a図および
第17b図は第2図に示すシステム制御ユニツト
SCUのエラーチエツク動作およびエラー対処動
作を示すフローチヤート、第17c図はSCUの
モジユール制御ユニツトMCU―1エラーチエツ
ク動作を示すフローチヤート、第17d図は
SCUのCCUのエラーチエツク動作を示すフロー
チヤート、第18a図はSCUの詳細を示すブロ
ツク図、第18b図はSCUのRAM2のデータ記
憶領域を示す平面図、第19a図、第19b図、
第19c図および第19d図は、RAM2へのエ
ラー書込をおこなうまでのSCUのエラー検出お
よび判定動作を示すフローチヤート、第19e図
はRAM2へのSCUによる書込制御を示すフロー
チヤート、第19f図はSCUによるRAM2より
読出制御を示すフローチヤートである。 NCU:回線制御装置、MOD1〜MOD3:通信
信号変換ユニツト(モデム)、DCR:画信号処理
回路ユニツト、SCU:システム制御ユニツト、
SCA:スキヤナ、VPU:画信号処理ユニツト、
WE:記録制御ユニツト、PR:プロツタユニツ
ト、PSU:電源ユニツト、OP―PORT:操作・
表示ユニツト、MCU―1:モジユール制御ユニ
ツト(メカコントロール用)、CCU:モジユール
制御ユニツト(通信制御用)。
ブロツク図である。第2図は本発明のフアクシミ
リ装置の構成を示すブロツク図、第3図はその送
受信手順を示す平面図、第4図、第5図、第6
図、第7図、第8図、第9a図、第9b図、第1
0a図、第10b図、第10c図、第11図、第
12a図、第12b図、第13a図および第13
b図は、その動作制御に用いられる制御信号のビ
ツト構成を示す平面図、第14図は送信時の動作
タイミングを示すタイムチヤート、第15図は受
信時の動作タイミングを示すタイムチヤート、第
16a図、第16b図、第16c図、第16d
図、第16e図および第16f図は、第2図に示
すモジユール制御ユニツトCCUのエラーチエツ
ク動作を示すフローチヤート、第17a図および
第17b図は第2図に示すシステム制御ユニツト
SCUのエラーチエツク動作およびエラー対処動
作を示すフローチヤート、第17c図はSCUの
モジユール制御ユニツトMCU―1エラーチエツ
ク動作を示すフローチヤート、第17d図は
SCUのCCUのエラーチエツク動作を示すフロー
チヤート、第18a図はSCUの詳細を示すブロ
ツク図、第18b図はSCUのRAM2のデータ記
憶領域を示す平面図、第19a図、第19b図、
第19c図および第19d図は、RAM2へのエ
ラー書込をおこなうまでのSCUのエラー検出お
よび判定動作を示すフローチヤート、第19e図
はRAM2へのSCUによる書込制御を示すフロー
チヤート、第19f図はSCUによるRAM2より
読出制御を示すフローチヤートである。 NCU:回線制御装置、MOD1〜MOD3:通信
信号変換ユニツト(モデム)、DCR:画信号処理
回路ユニツト、SCU:システム制御ユニツト、
SCA:スキヤナ、VPU:画信号処理ユニツト、
WE:記録制御ユニツト、PR:プロツタユニツ
ト、PSU:電源ユニツト、OP―PORT:操作・
表示ユニツト、MCU―1:モジユール制御ユニ
ツト(メカコントロール用)、CCU:モジユール
制御ユニツト(通信制御用)。
Claims (1)
- 1 フアクシミリの送受信を制御するユニツト、
機械要素の動作制御用のユニツト、画信号をデー
タ圧縮或いは伸張する画信号処理回路ユニツト等
をモジユール化し、各々のモジユール制御ユニツ
トをシステム制御ユニツトからのコマンドにより
制御するフアクシミリ装置のエラー対処方式であ
つて、前記システム制御ユニツトから第1のコマ
ンドが発せられた時或いは前記第1のコマンドに
基づいてモジユール制御ユニツトから第2のコマ
ンドが発せられた時、予め決められた時間内にレ
スポンスが返らない場合、エラーと判別し、その
エラーに応じて判別可能なデータを割り当て、該
データを不揮発性メモリにスタツク記憶し、その
後、システムのエラー処理をすることを特徴とす
るフアクシミリ装置のエラー対処方式。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4646679A JPS55137765A (en) | 1979-04-16 | 1979-04-16 | Facsimile unit |
DE19803014687 DE3014687A1 (de) | 1979-04-16 | 1980-04-16 | Faksimile-sende-empfaenger |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4646679A JPS55137765A (en) | 1979-04-16 | 1979-04-16 | Facsimile unit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55137765A JPS55137765A (en) | 1980-10-27 |
JPS6217914B2 true JPS6217914B2 (ja) | 1987-04-20 |
Family
ID=12747938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4646679A Granted JPS55137765A (en) | 1979-04-16 | 1979-04-16 | Facsimile unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS55137765A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5911063A (ja) * | 1982-07-12 | 1984-01-20 | Ricoh Co Ltd | フアクシミリ装置 |
JPS6039975A (ja) * | 1983-08-12 | 1985-03-02 | Fujitsu Ltd | エラ−表示方法 |
JPS6059864A (ja) * | 1983-09-13 | 1985-04-06 | Dainippon Screen Mfg Co Ltd | 画像走査記録装置 |
JPS60127859A (ja) * | 1983-12-15 | 1985-07-08 | Matsushita Graphic Commun Syst Inc | フアクシミリ装置 |
JPH0669206B2 (ja) * | 1985-06-26 | 1994-08-31 | 株式会社日立製作所 | デイジタル画像データ処理装置 |
JPS63144750U (ja) * | 1988-03-17 | 1988-09-22 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5190246A (ja) * | 1975-02-04 | 1976-08-07 | ||
JPS5235500A (en) * | 1975-09-08 | 1977-03-18 | Oerlikon Buehrle Ag | Aiming unit in armored gun with firearm |
-
1979
- 1979-04-16 JP JP4646679A patent/JPS55137765A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5190246A (ja) * | 1975-02-04 | 1976-08-07 | ||
JPS5235500A (en) * | 1975-09-08 | 1977-03-18 | Oerlikon Buehrle Ag | Aiming unit in armored gun with firearm |
Also Published As
Publication number | Publication date |
---|---|
JPS55137765A (en) | 1980-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2910116B2 (ja) | インターフェース付ファクシミリ装置 | |
GB2166619A (en) | Image recording apparatus | |
JPH029744B2 (ja) | ||
US4405951A (en) | Facsimile control system | |
US6417935B1 (en) | Communication apparatus | |
US4704636A (en) | Facsimile apparatus | |
JPS6217914B2 (ja) | ||
US20070073911A1 (en) | Data processing system, data processing apparatus and handling method | |
JPH028510B2 (ja) | ||
JPH028511B2 (ja) | ||
US20050231750A1 (en) | Image output apparatus and method of controlling same | |
US7106463B1 (en) | Controlling packet length for transfer between devices | |
JPS6244455B2 (ja) | ||
JPH01213064A (ja) | ファクシミリ装置 | |
US6057939A (en) | Apparatus and method for automatically generating a facsimile document using a multi-functional image reading and recording device | |
JPS60160262A (ja) | 画像読取装置の読取制御方式 | |
JPH0342537B2 (ja) | ||
EP0590599A1 (en) | Facsimile apparatus | |
JP2501775B2 (ja) | ファクシミリ装置 | |
JPH03254565A (ja) | ファクシミリアダプタ装置 | |
JP3279736B2 (ja) | 画像通信装置 | |
JP3380544B2 (ja) | 画像通信装置 | |
JP2986655B2 (ja) | ファクシミリ装置 | |
JP2590637B2 (ja) | コンピュータ連動機能を有したファクシミリ装置 | |
JP3282951B2 (ja) | 画像記録装置およびその制御方法 |