JPS62169456A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路（以下においてＩＣという）
等の半導体装置に関し、特に半導体装置の静電破壊を低
減する際に適用して有効な技術に関する。

〔従来の技術〕

［日経エレクトロニクスＪ　（１９８４，４，２３号、
発行所日経マグロウヒル社、ｐｐ１７９〜１９３）には
、ＩＣパッケージに帯電した静電気がＩＣを破壊するこ
とが記載されている。

その概要は、パッケージ自身が帯電し１．この帯電電荷
が外部接続端子を通して放電すること、また高インピー
ダンスになっている外部接続端子からサージが入ること
、外部接続端子に帯電し、人体を径て放電することによ
って静電破壊が発生する等である。そして、上記静電破
壊は、ＩＣの輸送中やユーザの組立て工程において発生
し得るものであり、その対策の必要性が説かれている。

本発明者は、ＩＣ等の半導体装置、特に素子電極がワイ
ヤーを通して接続している外部接続端子と同電位になっ
ておらず静電破壊の発生しＪＰ丁いＴＴＬ−ＩＣの静電
破壊の低減について検討した。

以下は、公知とされた技術ではないが、本発明者によっ
て検討された技術であり、その概要は次のとおりである
。

（１）ＩＣを取扱う作業者の人体を接地状態にする。

（２）作業室にイオンを注入し、空気を介して放電を容
易にする。

（３）作業室に導電マットを設備し、人体による帯１を
低減する。

（４）作業室の湿度管理を行う。

〔発明が解決しようとする問題点〕

上記（１）の方法では、例えば手に導電性リング等をは
め、リードを介して接地するものであり、作業性がよく
ない。

上記（２）の方法では、作業者に頭痛等が発生しや丁い
口 上記（３）の方法では、導電マットが非常に高価であり
、コスト高になる。

上記（４）の方法では、湿度が高くなり、製造機器等に
露結することがある。

等の問題を有していることが本発明者の検討により明ら
かになった。

そこで、本発明者は、ＩＣの外部接続端子に電位差が発
生したとき、上記静電破壊が発生しや丁いＣとに着目し
、複数の外部接続端子を導電テープを介して接続し、い
わば複数の外部接続端子を短絡することを考えた。

上記方法によると、静電破壊の低減について効果がある
が、ユーザー実装時に導電テープをはが丁ための工程が
必要であり、更に接着剤が端子に付着するため半田付げ
不良が発生しゃ丁い、等の問題点を有していることが判
明した。

本発明の目的は、ＩＣの静電破壊を低減するとともに、
実装時の作業性を向上することのできろ半導体装置を提
供することにある。

本発明の上記ならびＫその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。

〔問題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に述べれば、下記のとおりである。

丁なわち、ＩＣの複数の外部接続端子を帯状、または糸
状の一連の半田によって導電可能に接続するものである
。

〔作　用〕

上記した手段によれば、上記複数の外部接続端が半田に
よって同電位になされるので、バッグー）等に帯電した
電荷が外部接続端子間を介してＩＣン′ 内に放電されることがなく、また上記半田をＩＣ実装用
の半田付は用に使用し得る等により、ＩＣの静電破壊を
低減するとともに実装時の作業性を向上せしめる、とい
う本発明の目的を達成することができる。

〔実施例−１〕 以下、第１図〜第５図を参照して本発明を適用した半導
体装置の第１実施例を説明する。なお、第１図及び第２
図は上記半導体装置の外形を示すものであり、第３図及
び第４図は外部接続端子と半田との関連を示し、第５図
は実装状況を示すものである。

本実施例の特徴は、デュアルインライン型ＩＣの各外部
接続端子（以下においてビンという）を半田にて短絡し
たことにあり、ＩＣとしては静電破壊の発生しゃ丁いＴ
ＴＬロジ・・り用ＩＣが好適である。

ＩＣＩにおいて、２はパッケージ、３はビンの一部を示
すものである。

上記各ビン３は、帯状の一連の半田４によって短絡され
ている。

上記半田４０両端部は、第３図に示すように外側に位置
するビン３ａに巻回されると同時に圧着されている。ま
た、上記ビン３ａに隣接して設けられた各ビン３と半田
４とは、軟性の半田４に硬性のビン３が喰い込んだよう
になっている。この結果、各ビン３，３ａは導電性を有
する半田４によって同電位になされる。

従りて、各ビン３，３ａ間に静電気が帯電することがな
い。パッケージ２に帯電した静電気は、各ビン３，３ａ
に電位差がないので、電位差に対応したＩＣＩ内への放
電がない。故に、ＩＣＩの運搬中はもとより、マガジン
への収納作業中、実装中においても、静電気によるＩＣ
Ｉの破壊の低減が行われる。

上記ビン３，３ａへの半田４の接続は、ＩＣ１の検査終
了後に上記各ビン３，３ａを挾む工程を利用して行われ
る。従って、半田４に上記の如く各ビン３，３ａが喰い
込むようになる。半田４は上記のように軟性であり、し
かも粘性を有している。

従って、各ビン３，３ａの側面に半田４を当接し、両者
な押圧することＫよって半田４に各ビン３．３ａが喰い
込むようになり、両者の圧着が行われる。半田４は、特
に引きはがしゲ行わない限り、例えばマガジンに収納す
る工程等で脱落することはない。

次に、実装状況について述べる。

各ビン３，３ａに上記のように半田４が設けられている
ので、回路パターンへのＩＣＩの実装は、赤外園リフロ
一方法を採用することができる。

赤外ＭＩＪフロ一方法は、例えばプリント基板に形成さ
れた所定の回路パターン上に、ＩＣ１等の部品をマウン
トし、その上部から赤外ｉを照射し、両者を半田付はす
るものである。上記方法では、半田付は位置に、予め半
田を設けておく必要があるが、しかし、上記ＩＣＩでは
、各ビン３，３ａに丁でに半田４が設けられているので
、ユーザーが特に半田を準備する必要がない。

実装時には、プリント基板ｌｌ上に形成された回路パタ
ーン１２のビン挿通孔に上記各ビン３゜３ａを挿通せし
める。挿通度は、半田４が回路パターン１２に接触する
程度でよい。換言てれは、半田４はマウント時にスト！
バーとしても機能する。

この状態で赤外線により照射すると、半田４が溶融して
各ビン３，３ａと回路パターン１２とを半田付けてる。

半田４は赤外線照射によりビン３゜３ａに油って溶は落
ちるようになるので、半田４による各ビン３，３ａの短
絡はなくなり、回路バ・ターン１２上のビン３，３ａの
挿通位置にたまるようになり、両者の半田付けが行われ
る。

（１）ＩＣの各外部接続端子を半田を用いて短絡したの
で、上記各外部接続端子間の電位が同電位になり、電位
差にもとず＜ＩＣ内への静電気の放電がないという作用
で、ＩＣの破壊を低減する、という効果が得られる。

（２）上記（１）により、ＩＣ製産の歩留りが向上する
、という効果が得られる。

（３）上記（２）により、ＩＣの生産コストが低減する
、という効果が得られる。

（４）上記（１）により、帯電を低減するための特別の
取扱いを配慮する必要がな（、作業性が向上する、とい
う効果が得られる。

（５３ＩＣの各外部接続端子を短絡する半田ｌ実装用半
田として利用することにより、ユーザー側において実装
用半田を準備する必要がないという作用で、実装時の作
業工程を短縮し得る、という効果が得られる。

（６）上記（５）により、実装時の作業性が向上し、生
産コストを低減する、という効果が得られる。

（７）上記（５）により、赤外線リフローによるＩＣの
実装が可能になるので、作業性が向上する、という効果
が得られる。

〔実施例−２〕 次に、第６図を参照して本発明の第２実施例を説明する
。

なお、本実施例と上記第１実施例との相違点は、各ビン
の両側面に半田を設けたことにあり、上記第１実施例と
同一の部分には同一の符号を付して説明の重複をさげる
ものとする。

丁なわち、各ビン３，３ａの両側面から、半田４．１４
を圧着する。

この結果、各ビン３，３ａは２枚の半田４，１４０両方
に喰い込むようになり、しかも各ビン３゜３ａの中間部
分では、半田４，１４どうじが互いに押圧されて、互い
に喰い込むようになる。換言丁れば、半田４，１４が１
個の半田のようになり、その内部に各ビン３，３ａが圧
入されるような状況になる。しかも、各ビン３，３ａと
上記半田４゜１４との圧着は、複数のビンについてそれ
ぞれ行われるのであるから、半田４，１４の抜落ちは殆
んどない。

従って、ビン３ａについてみれば、半田４．１４を巻回
丁必要がな（、各ビン３，３ａに半田４゜１４を設ける
場合の作業性が向上する。

故に、本実施例に示すＩＣは、上記第１実施例で述べた
作用効果を有するうえに、 （８）ＩＣの各ビンの両側面から導電性を有する半田を
圧着することにより、両者の接続が強固になリ、牛田の
抜落ちが低減するという作用で、ＩＣの破壊防止が確実
になる。という効果が得られる。

（９）上記（８）により、半田量が２倍になるので、実
装時における半田不足等の不測の事故が発生しない。

α〔この半田の終端部が互いに圧着されてほぼ一体にな
るので、終端部をビンに巻回わ丁必要がなく、半田を設
けるための作業性が向上する、という効果が得られる。

以上釦、本発明者によってなされた発明を実施例にもと
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
形可能であることはいうまでもない。

例えば、半田４，１４は帯状のものが使用されているが
、糸状のものであってもよい。

また、デュアルインライン型ＩＣに限定されず、他の形
状のＩＣにも適用できる。

以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野であるＴＴＬロジックＩ
Ｃに適用した場合について説明したが、それに限定され
るものではなく、トランジスタン含む半導体装置全搬に
利用することができる。

特に、二酸化シリコンによる酸化膜を有し、入力インピ
ーダンスの高いＭＯ３ＩＣに利用することができる。

【図面の簡単な説明】

第１図〜第５図は本発明を適用した半導体装置の第１実
施例を示すものであり、 第１図は半導体装置における半田設置な示す斜視図、 第２図は上記半導体装置の一側面図、 第３図はピンと牛田の端部とを示す要部の拡大斜視図、 第４図はビンと牛田の圧着状況を示す要部の拡大斜視図
。 第５図はＩＣの実装状況を示す要部の斜視図、第６図は
本発明の第２実施例を示すピンと半田との要部の拡大斜
視をそれぞれ示すものである。 １・・・ＩＣ１２・・・パッケージ、３，３ａ・・・外
部接続端子、４．１４・・・半田、１１・・・プリント
基板、１２・・・回路パターン。 第　　１　　図 第　　２　　図 ／−工Ｃ ４−ギ田 第　　３　　図 第　　４　　図

Claims (1)

【特許請求の範囲】
1. １、半導体装置の複数の外部接続端子に、該半導体装置
   の実装以前において該複数の外部接続端子を短絡により
   同電位となし、実装時に溶融して該複数の外部接続端子
   を所定の回路パターンに半田付けする一連の半田を設け
   たことを特徴とする半導体装置。