JPS62165276A - Picture processor - Google Patents
Picture processorInfo
- Publication number
- JPS62165276A JPS62165276A JP724686A JP724686A JPS62165276A JP S62165276 A JPS62165276 A JP S62165276A JP 724686 A JP724686 A JP 724686A JP 724686 A JP724686 A JP 724686A JP S62165276 A JPS62165276 A JP S62165276A
- Authority
- JP
- Japan
- Prior art keywords
- display
- image
- output
- image data
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Or Creating Images (AREA)
Abstract
Description
【発明の詳細な説明】
し産業上の利用分野Ｊ
この発明は１表示画像の濃淡変換などの処理を行なう画
像処理装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION FIELD OF INDUSTRIAL APPLICATION J This invention relates to an image processing device that performs processing such as gray scale conversion of a single displayed image.
第２図は、従来のこの釉の画像処理装置の図である。第
２図において、（１）はディジタル化された画壇データ
を記憶する画像メモリであり一画面分の記憶容量金儲え
ている。（２１はこの画像メモ１月１１工り出力される
画像データのτ４淡変換を行なっための書変え可能なル
ック・アップ・テーブル・メモリ（以下「ＬＵＴｊと略
す）である。（３）はこのＬＵＴ＋２１エリ濃淡変換出
力される画像データから画像表示信号を作成する表示部
インタフェースである。（４）はこの表示部インタフェ
ース（３）より出力される画像表示信号によって画像を
表示する表示部である。（５）は上記画像メモ１月１）
と外部との間で画像データの入出力を行なうための外部
入出力インタフェースである。（６）ハこの外部入出力
インタフェースを介して画像データを入出力する上記画
像メモ１月１）のアドレスを作成するための外部入出力
アドレスカウンタである。（７）は上記表示部（４）に
表示する画像データを出力する上記画像メモリ（１）の
アドレスを作成する表示出力アドレスカウンタである。FIG. 2 is a diagram of a conventional glaze image processing apparatus. In FIG. 2, (1) is an image memory that stores digitized art data, and has a storage capacity of one screen. (21 is a rewritable look-up table memory (hereinafter abbreviated as "LUTj") for performing τ4 light conversion of the image data output from this image memo. (3) is This is a display unit interface that creates an image display signal from the image data that is output from the LUT+21 area gradation conversion. (4) is a display unit that displays an image based on the image display signal that is output from this display unit interface (3). (5) is the above image memo January 1)
This is an external input/output interface for inputting and outputting image data between the computer and the outside. (6) C is an external input/output address counter for creating an address for the above-mentioned image memo (January 1) for inputting and outputting image data via this external input/output interface. (7) is a display output address counter that creates an address of the image memory (1) that outputs image data to be displayed on the display section (4).
（８１はこの表示出力アドレスカウンタ（７）と上記外
部入出力アドレスカウンタ（６）の出力を上記ｔｊ像メ
モ１月１）に切換え供給するためのマルチプレクサであ
る。（９）はこのマルチプレクサ＋８１． ＬＵＴ＋
２＋、表示部インタフェース（３）、外部入出力インタ
フェース＋５＋、ＩＡ部大入出力アドレスカウンタ６）
および表示出力アドレスカウンタ（７）の動作タイミン
グを作成してこれらのノ・−ドウエア制御全行なう制御
信号作成部である。αＧは汎用的な各種の演算処理機能
、情報の記憶および入出力機能を備え装置の動作全体を
制御・管理するプロセッサである。(81 is a multiplexer for switching and supplying the outputs of the display output address counter (7) and the external input/output address counter (6) to the TJ image memo January 1). (9) is this multiplexer +81. LUT+
2+, display interface (3), external input/output interface +5+, IA section large input/output address counter 6)
and a control signal generating section which generates the operation timing of the display output address counter (7) and performs all these node-ware controls. αG is a processor that has various general-purpose arithmetic processing functions, information storage, and input/output functions, and controls and manages the entire operation of the device.
αυはこのプロセッサαＧに人が装置の制御内容を指示
するための操作部である。ｆｆ２はこの操作部αυの操
作内容を上記プロセッサＣＩ（１に伝達するための操作
部インタフェースである。αυ is an operation unit through which a person instructs the processor αG to control the device. ff2 is an operating unit interface for transmitting the operation contents of the operating unit αυ to the processor CI (1).
次に動作について説明する。この画像処理装置はＬＵＴ
（２１’ｉ中心として主に表示画像の濃淡変換処理を行
なうものである。画像データは外部入出力インタフェー
ス（５）ヲ介して画像メモリ＋１１の外部入出力アドレ
スカウンタ（６）にて入力順に指定されるアドレスに記
憶される。画像メモ１月１）に記憶された画像データは
１表示出力アドレスヵウンタ（７）にて表示出力順に指
定されるアドレスから読出され、ＬＵＴ（２）のアドレ
ス端子に供給される。このＬＵＴＩ２＋の該当アドレス
の内容が表示画像データとして表示部インタフェース（
３）ヲ介してｆｆ 承部ｔ４１に表示される。画像デー
タは１画素ごとの濃淡を示すものであるので、ＬＵＴ＋
２１の内容をプロセッサαＣの制御で適宜書き変えるこ
とで、その内容に応じた表示画像の濃淡変換処理が行な
われる。Next, the operation will be explained. This image processing device is LUT
(21'i mainly performs gray scale conversion processing of the displayed image. Image data is specified in the input order by the external input/output address counter (6) of the image memory +11 via the external input/output interface (5). The image data stored in the image memo (January 1) is read out from the address specified in the display output order by the 1 display output address counter (7) and supplied to the address terminal of the LUT (2). be done. The contents of the corresponding address of this LUTI2+ are displayed as display image data on the display unit interface (
3) Displayed in the ff section t41 via. Since the image data indicates the shading of each pixel, LUT+
By appropriately rewriting the contents of 21 under the control of the processor αC, the grayscale conversion process of the display image is performed in accordance with the contents.
従来の画像処理装置は以上のように構成されており、Ｌ
ＵＴ、表示部インタフェース、表示部及び表示出力アド
レスカウンタを各々１つしか備えていないため・複数の
種類の濃淡変換処理をした画像を同時に表示することが
できず、どのような濃淡変換処理が最も適切かという比
較検討および判定がしにくいという問題点があった。The conventional image processing device is configured as described above, and L
Since it has only one UT, display unit interface, display unit, and display output address counter, it is not possible to display images that have undergone multiple types of grayscale conversion processing at the same time. There was a problem in that it was difficult to compare and judge whether it was appropriate.
この発明は上記のような問題点を解消するためになされ
たもので、複数の種類の濃淡変換処理画像を同時に表示
することができる画像処理装置を得ることを目的として
いる。The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide an image processing device that can simultaneously display a plurality of types of gradation-converted images.
この発明に係る画像処理装置は、濃淡変換処理を行なう
ＬＵＴ 、このＬＵＴより出力される画像データから画
像表示信号を作成する光示部インタフェース、この表示
部インタフェースより出力される画像表示信号によって
画像を表示する表示部およびこの表示部に表示する画像
データの画像メモリ上のアドレスを作成する表示出力ア
ドレスカウンタを、各々複数個設置し、更に画像データ
を記憶する画像メモリと、この画像メモリと外部との間
で画像データの入出力を行なう外部入出力インタフェー
スおよび外部入出力アドレスカウンタと、この外部入出
力アドレスカウンタと上記複数の表示出力アドレスカウ
ンタの出力を画像メモリに切換え供給するマルチプレク
サと、各部のハードウェア制御を行なう制御信号作成部
と、制御内容を指示入力する操作部および操作部インタ
フェースと、装置の全体を制御・管理するプロセッサを
備えたものである。The image processing device according to the present invention includes an LUT that performs grayscale conversion processing, an optical display interface that creates an image display signal from image data output from the LUT, and an image display signal that is output from the display interface. A plurality of display units are installed, and a plurality of display output address counters are installed to create addresses on the image memory for image data to be displayed on this display unit. an external input/output interface and an external input/output address counter for inputting and outputting image data between the It is equipped with a control signal generation section that performs hardware control, an operation section and an operation section interface that input instructions for control contents, and a processor that controls and manages the entire device.
この発明においては、ＬＵＴ、 表示部インタフェー
ス、表示部および表示出力アドレスカウンタを各々被数
個備えているので、各ＬＵＴにプロセッサの制御によっ
て異なる１５淡変換データを書込むことにより各表示部
に異なる濃淡変換処理画像が同時に表示されることにな
る。In this invention, since the LUT, the display part interface, the display part, and the display output address counter are each provided in number, different 15-light conversion data can be written to each LUT under the control of the processor, thereby providing different values to each display part. The gray scale conversion processed images will be displayed at the same time.
第１図は、この発明の一実施例である。第１図において
、（１１はディジタル化された画像データを記憶する画
像メモリであり１画面分の記憶容量を備えている。（２
Ａ）（２Ｂ）は各々この画像メモリ（１）より出力され
る画像データの濃淡変換を行なうための書き変え可能な
ＬＵＴである。（３Ａ） （！１Ｂ）はこれらのＬＵＴ
（２Ａ）（２Ｂ） に対応して設置され各々Ｌ Ｕ
Ｔ （２Ａ）（２Ｂ）エリ濃淡変換出力される画像デー
タから画像表示信号を作成する表示部インタフェースで
ある。（４Ａ）（４Ｂ）はこれらの表示部インタフェー
ス（３Ａ）（３Ｂ）に対応して設置され各々表示部イン
タフェース（３ＡＸ３Ｂ） エリ出力される画像表示
信号によって画像を表示する表示部である。FIG. 1 shows an embodiment of the present invention. In FIG. 1, (11 is an image memory that stores digitized image data and has a storage capacity for one screen. (2
A) and (2B) are rewritable LUTs for performing gray scale conversion of image data output from the image memory (1). (3A) (!1B) are these LUTs
(2A) and (2B) are installed corresponding to each L U
T (2A) (2B) This is a display unit interface that creates an image display signal from the image data that is subjected to grayscale conversion and output. (4A) and (4B) are display sections that are installed corresponding to these display section interfaces (3A) and (3B) and display images based on image display signals outputted from the respective display section interfaces (3AX3B).
（５）は上記画像メモ１月１）と外部との間で画像デー
タの入出力を行なうための外部入出力インタフェースで
ある。（６）はこの外部入出力インタフェースを介して
画像データを入出力する上記画像メモリ（１）のアドレ
スを作成するための外部入出力アドレスカウンタである
。（７Ａ）（７Ｂ）は上記表示部（４Ａ）（４Ｂ）に対
応して設置され各々表示部（４Ａ）（４Ｂ）に表示する
画像データ全出力する上記画像メモリｆｉ＋のアドレス
を作成する表示出力アドレスカウンタである。（８）は
これらの表示出力アドレスカウンタ（７ＡＸ７Ｂ）およ
び上記外部入出力アドレスカウンタ（６）の出力全上記
画像メモリ（１）に切換え供給するためのマルチプレク
サである。（９）はこのマルチプレクサ＋８１ 、 Ｌ
Ｕ Ｔ （２Ａ）（２Ｂ） 、表示部インタフェース
（りＡ）（３Ｂ） 、外部入出力インタフェース（５）
・外部入出力アドレスカウンタ（６）および表示出力ア
ドレスカウンタ（７Ａ ）（７Ｂ）の動作タイミング全
作成してこれらのハードウェア制御を行なう制御信号作
成部である。Ｈに汎用的な各種の演算処理機能、情報の
記憶および入出力機能を備え装置の動作全体を制御・管
理するプロセッサである。（ｌυはこのプロセッサ１１
に人が装置の制御内容を指示するための操作部である。(5) is an external input/output interface for inputting/outputting image data between the image memo January 1) and the outside. (6) is an external input/output address counter for creating an address of the image memory (1) to which image data is input/output via this external input/output interface. (7A) and (7B) are installed corresponding to the display units (4A) and (4B), respectively, and display outputs that create addresses for the image memory fi+ that outputs all image data to be displayed on the display units (4A and 4B), respectively. It is an address counter. (8) is a multiplexer for switching and supplying all the outputs of the display output address counter (7AX7B) and the external input/output address counter (6) to the image memory (1). (9) is this multiplexer +81, L
U T (2A) (2B), display interface (RIA) (3B), external input/output interface (5)
- A control signal generation unit that generates all the operation timings of the external input/output address counter (6) and display output address counters (7A) (7B) and controls their hardware. This processor is equipped with various general-purpose arithmetic processing functions, information storage, and input/output functions, and controls and manages the entire operation of the device. (lυ is this processor 11
This is the operation section for a person to instruct the control details of the device.
ｃＩっはこの操作部αυの操作内容を上記プロセッサα
〔に伝達するための操作部インタフェースである。cI inputs the operation contents of this operation section αυ to the processor α.
[This is the operation unit interface for transmitting information to [.
上記のように構成された画像処理装置において。In an image processing apparatus configured as described above.
画像メモＩＪ（１１に記憶されている画像データは、各
表示出力アドレスカウンタ（７Ａ）（７Ｂ）にて表示出
力順に指定されるアドレスから読出され、各ＬＵＴ（２
Ａ）（２Ｂ）にて濃淡変換処理が行なわれ、各表示部イ
ンタフェース（３ＡＸＩＢ） を介して、ＬＵＴ（２
Ａ）（２Ｂ）によって濃淡変換処理が行なわれた画像が
各表示部（４Ａ）（４Ｂ）に表示される。−万ＬＵＴ（
２Ａ） （２Ｂ ） には、操作部（Ｉυからの操作入
力に応じた濃淡変換データをプロセッサα〔の制御によ
って書込むようになっており、ＬＵＴ（２Ａ）とＬＵＴ
（２Ｂ）には異なる濃淡変換データを書込むことができ
る。The image data stored in the image memo IJ (11) is read from the address specified in the display output order by each display output address counter (7A) (7B), and is stored in each LUT (2).
Grayscale conversion processing is performed in A) and (2B), and LUT (2
The image subjected to the grayscale conversion process in A) and (2B) is displayed on each display section (4A) and (4B). - million LUTs (
2A) (2B) is designed to write grayscale conversion data according to the operation input from the operation unit (Iυ) under the control of the processor α, and the LUT (2A) and LUT
Different grayscale conversion data can be written in (2B).
すなわち・表示部（４Ａ）（４Ｂ）には異なる濃淡変換
処理画像全同時に表示できることとなる。In other words, all different gradation conversion processed images can be displayed on the display sections (4A) and (4B) at the same time.
以上のようにこの発明によれば、ＬＵＴ、表示部インタ
フェース、表示部および表示出力アドレスカウンタを複
数個設置し・各ＬＵＴに異なる濃淡変換データを書込む
ことにより、各表示部に各ＬＵＴの内容に応じｆｃ＃淡
変換処理画像を表示できるように構成したので、複数の
異なる濃淡変換処理画像を同時に表示でき、どのような
濃淡変換処理がもつとも適切かという比較検討および判
定がしやすいという効果がある。As described above, according to the present invention, by installing a plurality of LUTs, display section interfaces, display sections, and display output address counters, and writing different grayscale conversion data to each LUT, the contents of each LUT can be displayed on each display section. Since it is configured so that it can display fc#light conversion processed images according to the fc#, it is possible to display a plurality of different shade conversion processed images at the same time, which has the effect of making it easier to compare and judge which type of shade conversion processing is most appropriate. be.
第１図はこの発明の画像処理装置の一実施例の図、第２
図は従来の画像処理装置を示す図である。
図において、（１）は画像メモリ、 （２Ａ）（２Ｂ
）はＬＵＴ 、 （３１（３Ａ）（５Ｂ）は表示部イン
タフェース。
＋４１ （４ＡＸ４Ｂ）は表示部、（５）は外部入出力
インタフｘ −ス、 （６１は外部入出力アドレスヵウ
ンタ、（７）（７ＡＸ７Ｂ）は表示出力アドレスカウン
タ、（８）はマルチプレクサ、（９）は制御信号作成部
、Ｈはプロセッサ・ａυは操作部、＋１２ｉ操作部イン
タフェースである。
なお、各図中同一符号は同一または相当部分を示す。FIG. 1 is a diagram of one embodiment of the image processing device of the present invention, and FIG.
The figure shows a conventional image processing device. In the figure, (1) is the image memory, (2A) (2B
) is the LUT, (31 (3A) (5B) is the display section interface. +41 (4AX4B) is the display section, (5) is the external input/output interface ) is a display output address counter, (8) is a multiplexer, (9) is a control signal generator, H is a processor, aυ is an operation unit, and +12i is an interface for the operation unit. Note that the same reference numerals in each figure indicate the same or equivalent parts. shows.
Claims (1)
、この画像メモリより出力される画像データの濃淡変換
を行なう複数のルック・アップ・テーブル・メモリと、
これらのルック・アップ・テーブル・メモリに対応して
設置されルック・アップ・テーブル・メモリより濃淡変
換出力される画像データから画像表示信号を作成する複
数の表示部インタフェースと、これらの表示部インタフ
ェースに対応して設置され表示部インタフェースより出
力される画像表示信号によつて各々の画像を表示する複
数の表示部と、上記画像メモリと画像データの入出力を
行なう外部入出力インタフェースと、この外部入出力イ
ンタフェースより画像データを入出力する上記画像メモ
リのアドレスを作成する外部入出力アドレスカウンタと
、上記複数の表示部に表示する画像データの上記画像メ
モリ上のアドレスを作成する複数の表示出力アドレスカ
ウンタと、これら複数の表示出力アドレスカウンタと上
記外部入出力アドレスカウンタの出力を上記画像メモリ
に切換え供給するためのマルチプレクサと、このマルチ
プレクサ及び上記各部のハードウェア制御を行なう制御
信号作成部と、上記各部を制御・管理するプロセッサと
、人がこのプロセッサに制御内容を指示するための操作
部および操作部インタフェースとを備えたことを特徴と
する画像処理装置。an image memory that stores digitized image data; a plurality of look-up table memories that perform grayscale conversion of the image data output from the image memory;
A plurality of display interfaces are installed corresponding to these look-up table memories, and create image display signals from image data that is gray-scale-converted and output from the look-up table memories, and these display interfaces a plurality of display sections that are installed correspondingly and display respective images based on image display signals output from the display section interface; an external input/output interface that inputs and outputs image data to and from the image memory; an external input/output address counter that creates addresses in the image memory for inputting and outputting image data from an output interface; and a plurality of display output address counters that create addresses in the image memory for image data to be displayed on the plurality of display units. , a multiplexer for switching and supplying the outputs of the plurality of display output address counters and the external input/output address counter to the image memory, a control signal generation section for performing hardware control of the multiplexer and each of the above sections, and each of the above sections. What is claimed is: 1. An image processing device comprising: a processor that controls and manages the processor; and an operation unit and an operation unit interface through which a person instructs the processor to control contents.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP724686A JPS62165276A (en) | 1986-01-17 | 1986-01-17 | Picture processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP724686A JPS62165276A (en) | 1986-01-17 | 1986-01-17 | Picture processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62165276A true JPS62165276A (en) | 1987-07-21 |
Family
ID=11660658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP724686A Pending JPS62165276A (en) | 1986-01-17 | 1986-01-17 | Picture processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62165276A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0214377A (en) * | 1988-03-18 | 1990-01-18 | Fuji Photo Film Co Ltd | Radiographic image reader |
-
1986
- 1986-01-17 JP JP724686A patent/JPS62165276A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0214377A (en) * | 1988-03-18 | 1990-01-18 | Fuji Photo Film Co Ltd | Radiographic image reader |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930013968A (en) | Scalable multi-image buffer for graphics systems | |
| JPS61107392A (en) | Image processing system | |
| EP0201210B1 (en) | Video display system | |
| US5028917A (en) | Image display device | |
| US5818466A (en) | Apparatus for providing multi-layer sprite graphic for an on-screen-graphic of television | |
| JPS62165276A (en) | Picture processor | |
| US5097256A (en) | Method of generating a cursor | |
| JPH0697390B2 (en) | Image display control circuit | |
| JP2508544B2 (en) | Graphic display device | |
| JPH08211849A (en) | Display control device | |
| JPH11231847A (en) | Liquid crystal display controller | |
| JPH09222874A (en) | Image display processor | |
| JPH06343142A (en) | Image display device | |
| JP3043077B2 (en) | Frame buffer controller | |
| JPS62168274A (en) | Picture processor | |
| JPH05108026A (en) | Multilevel display device | |
| KR890006505Y1 (en) | Moniter mode conversion circuits in graphic | |
| EP0242139A2 (en) | Display controller | |
| JP3017003B2 (en) | Image processing device | |
| JPH11184450A (en) | Image processor | |
| JP3292960B2 (en) | Circuit for translating pixel data stored in a frame buffer into pixel data to be displayed on an output display of a computer device | |
| JPH0432894A (en) | Image display device | |
| JPS61234474A (en) | Picture image storage device | |
| JPH06334847A (en) | Picture processor and its method | |
| JPS61264482A (en) | Picture converting system |