JP3017003B2 - Image processing device - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、ディジタル画像処理装
置に係り、特に、フレームバッファに記憶された画像デ
ータを、画素単位に加工して表示するビットマップディ
スプレイに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital image processing apparatus and, more particularly, to a bit map display for processing image data stored in a frame buffer in units of pixels and displaying the processed image data.

【０００２】[0002]

【従来の技術】近年、情報処理システムが発展し、ウイ
ンドウシステムやマルチメディアアプリケーションが搭
載されるシステムにおいては、テキストデータやフルカ
ラー画像データなどの様々なデータが同一画面上に混在
して表示されるようになってきた。2. Description of the Related Art In recent years, information processing systems have been developed, and in a system in which a window system or a multimedia application is mounted, various data such as text data and full-color image data are mixedly displayed on the same screen. It has become.

【０００３】このように同一画面上に複数のデータを混
在させて表示する場合、従来の画像表示装置では、画面
上に表示されるアプリケーションは単一であるという考
えの下に画面モードを設け、画面モードを保持するモー
ドレジスタ（２１）によってフレームバッファの構成を
変えて様々なアプリケーションに対応したり（図５）、
テキストメモリ（２５）、グラフィックメモリ（２
６）、フルカラーメモリ（２７）などの各種のメモリを
個別に用意して、それらを重ね合わせ回路（２８）によ
り重ね合わせることにより、同一画面に各データを表示
する対応を行って来た（図６）。When a plurality of data are mixedly displayed on the same screen as described above, a screen mode is provided in the conventional image display device under the idea that only one application is displayed on the screen. The mode register (21) holding the screen mode changes the configuration of the frame buffer to support various applications (FIG. 5),
Text memory (25), graphic memory (2
6), various memories, such as full-color memory (27) are individually prepared by superimposing the circuit superimposing them (28), I went corresponding to display each data on the same screen (Fig. 6).

【０００４】[0004]

【発明が解決しようとする課題】しかしながら、上記の
画面モードを設ける方法では、同一画面上に各種データ
を混在させることが出来ないという問題点があった。ま
た、上記の複数画面を重ね合わせる方法では、各画面用
にメモリを用意しなければならず、フレームバッファの
メモリ容量が大きくなり、回路規模の増大に伴い装置が
大きくなったり、消費電力が増大したり、製造コスト及
び運用コストが増大するという問題点があった。以上の
問題点に鑑み、本発明の課題は、フレームバッファの容
量を増大させることなく、画像の任意のエリアに対し
て、それぞれ異なる表示能力を与える画像処理装置を提
供することである。However, the method of providing the above-mentioned screen mode has a problem that various data cannot be mixed on the same screen. In addition, in the above-described method of superimposing a plurality of screens, a memory must be prepared for each screen, the memory capacity of the frame buffer increases, and the device becomes larger or the power consumption increases with an increase in circuit scale. In addition, the manufacturing cost and the operating cost increase. In view of the above problems, an object of the present invention is to provide an image processing apparatus that provides different display capabilities to arbitrary areas of an image without increasing the capacity of a frame buffer.

【０００５】[0005]

【課題を解決するための手段】上記課題を解決するた
め、本発明は次の構成を有する。すなわち、本発明は、
各画素ごとのデータ容量がＭ（Ｍ：自然数）ビットであ
る画像データを格納するフレームバッファと、該フレー
ムバッファの各画素に対応する制御情報で構成され、該
フレームバッファの画素数と同じ制御情報数からなるイ
メージフィルターと、前記フレームバッファの各画素に
対して、前記フレームバッファのＭビットの画像データ
をＮ等分してＮ面の画像データを生成し、該Ｎ面の画像
データを重ね合わせたＭ／Ｎビットのデータを得る画像
処理部と、各画素に対して前記イメージフィルターの制
御情報に従って、前記画像処理部の出力とフレームバッ
ファの出力のうちいずれか１つを選択し出力する選択部
と、を備えることを特徴とする画像処理装置である。In order to solve the above problems, the present invention has the following arrangement. That is, the present invention
The data capacity of each pixel is M (M: natural number) bits
A frame buffer for storing that image picture data, said frame
And control information corresponding to each pixel of the system buffer.
An image consisting of the same number of control information as the number of pixels in the frame buffer
Image filter and each pixel of the frame buffer
On the other hand, M-bit image data of the frame buffer
Is divided into N parts to generate N-plane image data, and the N-plane image data is generated.
Image to obtain M / N bit data with data superimposed
A processing unit and control of the image filter for each pixel.
The output of the image processing unit and the frame buffer
Selector for selecting and outputting one of the output
When an image processing apparatus comprising: a.

【０００６】[0006]

【作用】本発明は、上記構成により、フレームバッファ
の画素数と同じ大きさの少なくとも１面のイメージフィ
ルタを設け、図３に示すように、フレームバッファの前
面にイメージフィルタを配置して、このイメージフィル
タを通してフレームバッファの画像を見るという構成を
実現する。上記のイメージフィルタは、フレームバッフ
ァの各画素に対応する制御ビットをフレームバッファの
画素数と同数有するシングルプレーンであってもよい。According to the present invention, at least one image filter having the same size as the number of pixels of the frame buffer is provided, and the image filter is arranged in front of the frame buffer as shown in FIG. A configuration in which an image in a frame buffer is viewed through an image filter is realized. The above-mentioned image filter may be a single plane having the same number of control bits corresponding to each pixel of the frame buffer as the number of pixels of the frame buffer.

【０００７】上記イメージフィルタは、フレームバッフ
ァ内の各画素に対する処理操作のマスクとして働くもの
であり、図３は、Ａ，Ｂ，Ｃからなる３面のイメージフ
ィルタ（２、３、４）の処理操作マスク機能を説明する
模式図である。同図において、イメージフィルタＡ
（２）の黒く塗りつぶされた領域は、イメージフィルタ
内の制御ビットが”１”の値を有する領域に対応し、そ
のイメージフィルタに定義された機能が有効（アクティ
ブ）となる領域である。一方、イメージフィルタ内の制
御ビットが”０”の値を有する領域は、そのイメージフ
ィルタに定義された機能が無効（インアクティブ）とな
る領域である。The image filter serves as a mask for a processing operation on each pixel in the frame buffer. FIG. 3 shows the processing of the three-sided image filters (2, 3, 4) consisting of A, B, and C. It is a schematic diagram explaining an operation mask function. In FIG.
The black-out area of (2) corresponds to the area where the control bit in the image filter has a value of “1”, and is the area where the function defined in the image filter becomes effective (active). On the other hand, an area where the control bit in the image filter has a value of “0” is an area where the function defined in the image filter is invalid (inactive).

【０００８】図３の例は、３面のイメージフィルタ
（２、３、４）が、それぞれイメージａ，ｂ，ｃのディ
スプレイ表示上の処理を指定する場合である。各イメー
ジフィルタ（２、３、４）は、それぞれのイメージフィ
ルタ毎に定められた画像処理機能が、各画素毎に有効と
なるか無効となるかを指定するマスクとして作用する。
すなわち、フレームバッファ（１）から読み出された各
画素に対して、対応するイメージフィルタの制御ビット
の値が”１”のとき、画像処理部は画像処理機能を実行
し、同制御ビットの値が”０”のとき、画像処理部は画
像処理機能を実行しない。このとき、フレームバッファ
内の１つの画素に対して複数のイメージフィルタの制御
ビットが”１”であれば、所定のイメージフィルタ優先
度にしたがって、優先度の最も高いイメージフィルタで
指定される処理が処理出力として選択されるようにして
もよい。FIG. 3 shows an example in which three image filters (2, 3, 4) designate processing on the display of images a, b, and c, respectively. Each image filter (2, 3, 4) acts as a mask that specifies whether the image processing function defined for each image filter is enabled or disabled for each pixel.
That is, for each pixel read from the frame buffer (1), when the value of the control bit of the corresponding image filter is "1", the image processing unit executes the image processing function and sets the value of the control bit. Is "0", the image processing unit does not execute the image processing function. At this time, if the control bits of the plurality of image filters are “1” for one pixel in the frame buffer, the process specified by the image filter with the highest priority is performed according to the predetermined image filter priority. You may make it select as a process output.

【０００９】[0009]

【実施例】次に、図面を参照して本発明の実施例を詳細
に説明する。図１は、本発明に係る画像処理装置の第１
実施例を示すブロック図である。同図において、本発明
の画像処理装置は、画像データを記憶するフレームバッ
ファ（１）と、それぞれフレームバッファ（１）の画素
数と同じ制御情報ビット数を有する３面のイメージフィ
ルターＡ（２）、イメージフィルターＢ（３）及びイメ
ージフィルターＣ（４）と、各イメージフィルター毎の
処理機能を実行する画像処理部Ａ（５）、画像処理部Ｂ
（６）及び画像処理部Ｃ（７）と、これらの画像処理部
の出力を所定の優先度に従って選択し出力する出力選択
部（８）と、出力選択部（８）の出力をディジタル／ア
ナログ変換するディジタル／アナログ変換器（９）と、
カラーＣＲＴを使用したディスプレイモニタ（１０）と
を備える。Next, an embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 shows a first example of the image processing apparatus according to the present invention.
It is a block diagram showing an example. In the figure, an image processing apparatus according to the present invention includes a frame buffer (1) for storing image data, and a three-surface image filter A (2) each having the same number of control information bits as the number of pixels of the frame buffer (1). , An image filter B (3) and an image filter C (4), and an image processing unit A (5) and an image processing unit B which execute a processing function for each image filter.
(6) and an image processing unit C (7), an output selection unit (8) for selecting and outputting the outputs of these image processing units according to a predetermined priority, and a digital / analog output from the output selection unit (8). A digital / analog converter (9) for conversion;
A display monitor (10) using a color CRT.

【００１０】図１に示された第１実施例の動作は以下の
通りである。フレームバッファ（１）から読み出された
画像データは、各画像処理部（５、６、７）に並列に送
られる。それぞれの画像処理部（５、６、７）では、フ
レームバッファ（１）から読み出された画像データと、
フレームバッファ（１）からの画像データの読み出しに
同期して、それぞれ対応するイメージフィルタ（２、
３、４）のいずれかから読み出された制御ビットとが入
力される。そして、制御ビットの値が”１”か”０”か
に応じて、それぞれの画像処理部（５、６、７）は、各
画素毎に所定の画像処理を実行したり抑止したりする。
それぞれの画像処理部（５、６、７）において、各画素
毎に画像処理されたデータは、出力選択部８により、画
像処理部Ａ（５）＞画像処理部Ｂ（６）＞画像処理部Ｃ
（７）の優先度順に選択されて出力され、ディジタル／
アナログ変換器（９）を介してアナログ信号に変換後、
ディスプレイモニタ（１０）へ出力される。The operation of the first embodiment shown in FIG. 1 is as follows. The image data read from the frame buffer (1) is sent in parallel to each image processing unit (5, 6, 7). In each of the image processing units (5, 6, 7), the image data read from the frame buffer (1) and
In synchronization with the reading of the image data from the frame buffer (1), the corresponding image filters (2,
3 and 4) are input. Then, depending on whether the value of the control bit is “1” or “0”, each of the image processing units (5, 6, 7) executes or suppresses predetermined image processing for each pixel.
In each of the image processing units (5, 6, 7), the data subjected to image processing for each pixel is output to the image processing unit A (5)> the image processing unit B (6)> the image processing unit by the output selection unit 8. C
It is selected and output in the priority order of (7),
After converting to an analog signal via the analog converter (9),
Output to the display monitor (10).

【００１１】図２は、本発明に係る画像処理装置の第２
実施例を示すブロック図である。同図は、本発明を画像
表示装置に適用した実施例であり、第１実施例の構成要
素と同じ構成要素には、同じ符号が付与されている。図
２において、本第２実施例の画像処理装置は、フレーム
バッファ（１）と、イメージフィルタ（２）と、８ビッ
ト２ウェイセレクタ（３１、３２）と、２５６ワード×
２４ビットのＲＡＭにより構成されたパレット（３３）
と、２４ビット２ウェイセレクタ（３４）と、ディジタ
ル／アナログ変換器（９）と、８入力ＮＯＲ回路（３
６、３７）とにより構成される。FIG. 2 shows a second embodiment of the image processing apparatus according to the present invention.
It is a block diagram showing an example. FIG. 9 shows an embodiment in which the present invention is applied to an image display device, and the same reference numerals are given to the same components as those of the first embodiment. In FIG. 2, the image processing apparatus according to the second embodiment includes a frame buffer (1), an image filter (2), an 8-bit 2-way selector (31, 32), and 256 words ×
Palette (33) composed of 24-bit RAM
, A 24-bit 2-way selector (34), a digital / analog converter (9), and an 8-input NOR circuit (3
6, 37).

【００１２】フレームバッファ（１）の大きさは、１０
２４×１０２４画素、奥行き（各画素のデータ容量）２
４ビットでメモリ容量３ＭＢである。また、イメージフ
ィルタ（２）は、１０２４×１０２４ビット（メモリ容
量１２８ｋＢ）の構成である。このフレームバッファ
（１）は、奥行きが２４ビットあるので、最大１６７０
万色のフルカラー表示が可能である。本第２実施例で
は、イメージフィルタ（２）の機能をフルカラーフィル
タと定義する。The size of the frame buffer (1) is 10
24 × 1024 pixels, depth (data capacity of each pixel) 2
The memory capacity is 3 MB with 4 bits. The image filter (2) has a structure of 1024 × 1024 bits (memory capacity of 128 kB). Since this frame buffer (1) has a depth of 24 bits, a maximum of 1670
All colors can be displayed in full color. In the second embodiment, the function of the image filter (2) is defined as a full color filter.

【００１３】このフルカラーフィルタを通したフレーム
バッファ（１）の各画素の表示は、フィルタを構成する
制御ビットの値が”１”のとき、１６７０万色のフルカ
ラー１面の表示となり、同制御ビットの値が”０”のと
き、２５６色（奥行き８ビット）×３面の表示とする。
そして、２５６色面である８ビットの画素情報は、１６
７０万色パレットを通して２４ビットのフルカラーデー
タに変換される。The display of each pixel of the frame buffer (1) through the full-color filter becomes a display of one full color screen of 16.7 million colors when the value of a control bit constituting the filter is "1". Is "0", 256 colors (8 bits in depth) .times.3 screens are displayed.
The 8-bit pixel information of the 256 color plane is 16 bits.
It is converted to 24-bit full color data through a 700,000 color palette.

【００１４】フレームバッファ（１）に格納された画像
データとフルカラーフィルタとして定義されたイメージ
フィルタ（２）のデータとは、第１実施例と同様に同期
して読み出される。イメージフィルタ（２）から読み出
された制御ビットのデータは、２４ビット２ウェイセレ
クタ（３４）の切換信号となるように接続されており、
その制御ビットの値が”１”のときは、２４ビット２ウ
ェイセレクタ（３４）はフレームバッファ（１）から読
み出されたデータを選択して出力し、その制御ビットの
値が”０”のときは、２４ビット２ウェイセレクタ（３
４）は２５６色データとして処理されたパレット（３
３）からの出力を選択して出力する。The image data stored in the frame buffer (1) and the data of the image filter (2) defined as a full color filter are read out synchronously as in the first embodiment. The control bit data read from the image filter (2) is connected to be a switching signal of a 24-bit 2-way selector (34),
When the value of the control bit is "1", the 24-bit 2-way selector (34) selects and outputs the data read from the frame buffer (1). At this time, the 24-bit 2-way selector (3
Palette (3) processed as 256-color data
Select and output the output from 3).

【００１５】２５６色データ処理は、最初に３面の重ね
合わせの処理が行われる。フレームバッファ（１）から
読み出された２４ビットの画素データ（Ｄ２３〜Ｄ０）
のうち、Ｄ２３〜Ｄ１６をスクリーン０、Ｄ１５〜Ｄ８
をスクリーン１、Ｄ７〜Ｄ０をスクリーン２のデータと
する。そして表示のプライオリティを、スクリーン０＞
スクリーン１＞スクリーン２とする。In the 256-color data processing, first, processing for superimposing three surfaces is performed. 24-bit pixel data (D23 to D0) read from the frame buffer (1)
Among them, D23 to D16 are screen 0, D15 to D8
Are screen 1 data, and D7 to D0 are screen 2 data. And the priority of the display, screen 0>
It is assumed that screen 1> screen 2.

【００１６】最初に、スクリーン０のデータとスクリー
ン１のデータとをセレクタ（３１）に入力するととも
に、スクリーン０のデータを８入力ＮＯＲ回路（３６）
に入力する。８入力ＮＯＲ回路（３６）の出力はセレク
タ（３１）の選択信号に接続されている。このとき、ス
クリーン０のデータが１〜２５５の値なら８入力ＮＯＲ
（３６）の出力は、”０”となり、セレクタ（３１）は
スクリーン０のデータを出力する。また、スクリーン０
のデータが０（オール”０”）なら８入力ＮＯＲ（３
６）の出力は、”１”となり、セレクタ（３１）はスク
リーン１のデータを出力する。First, the data of the screen 0 and the data of the screen 1 are inputted to the selector (31), and the data of the screen 0 is inputted to an 8-input NOR circuit (36).
To enter. The output of the 8-input NOR circuit (36) is connected to the selection signal of the selector (31). At this time, if the data of screen 0 is a value of 1 to 255, 8-input NOR
The output of (36) becomes "0", and the selector (31) outputs screen 0 data. Screen 0
Is 0 (all “0”), the 8-input NOR (3
The output of 6) becomes "1", and the selector (31) outputs the data of the screen 1.

【００１７】次に、セレクタ（３１）の出力データと、
スクリーン２のデータとをセレクタ（３２）に入力する
とともに、セレクタ（３１）の出力データを８入力ＮＯ
Ｒ回路（３７）に入力する。８入力ＮＯＲ回路（３７）
の出力はセレクタ（３２）の選択信号に接続されてい
る。この選択動作は上記と同様に、セレクタ（３１）の
出力データが１〜２５５の値なら８入力ＮＯＲ（３７）
の出力は、”０”となり、セレクタ（３２）はセレクタ
（３１）の出力データを出力する。また、セレクタ（３
１）の出力データが０（オール”０”）なら８入力ＮＯ
Ｒ（３７）の出力は、”１”となり、セレクタ（３２）
はスクリーン２のデータを出力する。Next, the output data of the selector (31),
The data of the screen 2 is input to the selector (32), and the output data of the selector (31) is input by eight inputs.
Input to the R circuit (37). 8-input NOR circuit (37)
Is connected to the selection signal of the selector (32). This selection operation is similar to the above, and if the output data of the selector (31) is a value of 1 to 255, an 8-input NOR (37)
Is "0", and the selector (32) outputs the output data of the selector (31). In addition, the selector (3
If the output data of 1) is 0 (all "0"), 8 input NO
The output of R (37) becomes "1" and the selector (32)
Outputs screen 2 data.

【００１８】この一連の処理により、セレクタ（３２）
の出力には、２５６色３面を重ね合わせた８ビットのデ
ータが得られる。この８ビットのデータは、１６７０万
色中の２５６色を記憶するパレット（３３）の読み出し
アドレスとなる。パレット（３３）は、指定されたアド
レスに格納された２４ビットの表示色データを出力す
る。By this series of processing, the selector (32)
Output, 8-bit data obtained by superposing three surfaces of 256 colors is obtained. The 8-bit data serves as a read address of a palette (33) that stores 256 colors out of 16.7 million colors. The pallet (33) outputs 24-bit display color data stored at the designated address.

【００１９】フレームバッファ（１）の読み出しデータ
と、パレット（３３）により変換されたパレットデータ
とは、イメージフィルタ（２）から読み出されたフルカ
ラー指示を行う制御ビットの指示に従って、最終のセレ
クタであるセレクタ（３４）から表示データとして出力
される。この最終セレクタ（３４）の選択信号が、上記
のフルカラーフィルタとして定義されたイメージフィル
タの読み出し出力であり、読み出し出力が”０”ならパ
レットデータが、読み出し出力が”１”ならフルカラー
データがセレクタ（３４）から出力される。The read data of the frame buffer (1) and the pallet data converted by the pallet (33) are converted by the final selector according to the instruction of the control bit for performing the full color instruction read from the image filter (2). The data is output as display data from a certain selector (34). The selection signal of the final selector (34) is the read output of the image filter defined as the above-described full color filter. If the read output is "0", the palette data is selected. If the read output is "1", the full color data is selected. 34).

【００２０】セレクタ（３４）から出力されたデータ
は、ディジタル／アナログ変換器（９）によってアナロ
グＲＧＢ信号に変換され、ディスプレイモニタ（１０）
に出力される。以上の一連の処理により、フレームバッ
ファ（１）から読み出された画像データは、イメージフ
ィルタ（２）に記憶された領域形状に応じて、フルカラ
ーデータとして表示されたり、２５６色データとして表
示されたりすることができる。The data output from the selector (34) is converted into an analog RGB signal by a digital / analog converter (9), and the display monitor (10)
Is output to Through the above series of processing, the image data read from the frame buffer (1) is displayed as full-color data or displayed as 256-color data according to the region shape stored in the image filter (2). can do.

【００２１】[0021]

【発明の効果】以上説明したように本発明によれば、単
一構成のフレームバッファの容量を増加させることな
く、各種の表現力を有する画像処理装置を提供できると
いう効果がある。また、本発明によれば、画素単位に画
像処理機能を設定することが可能となり、きめ細かい画
像処理機能を有する画像処理装置を提供できるという効
果がある。また、本発明によれば、フレームバッファと
は独立して、表示能力をバージョンアップできるという
効果がある。更に、本発明によれば、イメージフィルタ
を複数面備えることにより、それぞれのフィルタに表示
機能を定義すると、単一のフレームバッファにもかかわ
らず多彩な表示が同一画面上に表現出来るという効果が
ある。As described above, according to the present invention, it is possible to provide an image processing apparatus having various expressions without increasing the capacity of a single frame buffer. Further, according to the present invention, it is possible to set an image processing function for each pixel, and it is possible to provide an image processing apparatus having a fine image processing function. Further, according to the present invention, there is an effect that the display capability can be upgraded independently of the frame buffer. Furthermore, according to the present invention, when a display function is defined for each filter by providing a plurality of image filters, various displays can be expressed on the same screen in spite of a single frame buffer. .

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明に係る画像処理装置の第１実施例の構成
を示すブロック図である。FIG. 1 is a block diagram illustrating a configuration of a first embodiment of an image processing apparatus according to the present invention.

【図２】本発明に係る画像処理装置の第２実施例の構成
を示すブロック図である。FIG. 2 is a block diagram showing the configuration of a second embodiment of the image processing apparatus according to the present invention.

【図３】本発明に係る画像処理装置に用いられるイメー
ジフィルタの機能説明図である。FIG. 3 is an explanatory diagram of functions of an image filter used in the image processing apparatus according to the present invention.

【図４】本発明に係る画像処理装置の第２実施例に用い
られるイメージフィルタの説明図である。FIG. 4 is an explanatory diagram of an image filter used in a second embodiment of the image processing apparatus according to the present invention.

【図５】従来の画像処理装置の画面モードを設けた例を
示すブロック図である。FIG. 5 is a block diagram illustrating an example in which a screen mode of a conventional image processing apparatus is provided.

【図６】従来の画像処理装置の表示データ毎にメモリを
用意して重ね合わせ表示する例のブロック図である。FIG. 6 is a block diagram of an example in which a memory is prepared for each display data of a conventional image processing apparatus and superimposed display is performed.

【符号の説明】[Explanation of symbols]

１ フレームバッファ ２ イメージフィルタＡ ３ イメージフィルタＢ ４ イメージフィルタＣ ５ 画像処理部Ａ ６ 画像処理部Ｂ ７ 画像処理部Ｃ ８ 出力選択部 ９ ディジタル／アナログ変換器（ＤＡＣ） １０ ディスプレイモニタ（ＣＲＴ） ３１、３２ ８ビット２ウェイセレクタ ３３ パレット（ＲＡＭ） ３４ ２４ビット２ウェイセレクタ ３６、３７ ８入力ＮＯＲ回路 Reference Signs List 1 frame buffer 2 image filter A 3 image filter B 4 image filter C 5 image processing unit A 6 image processing unit B 7 image processing unit C 8 output selection unit 9 digital / analog converter (DAC) 10 display monitor (CRT) 31 , 32 8-bit 2-way selector 33 Palette (RAM) 34 24-bit 2-way selector 36, 378 8-input NOR circuit

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 5/377 G09G 5/395 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. ⁷ , DB name) G09G 5/377 G09G 5/395

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 各画素ごとのデータ容量がＭ（Ｍ：自然
数）ビットである画像データを格納するフレームバッフ
ァと、 該フレームバッファの各画素に対応する制御情報で構成
され、該フレームバッファの画素数と同じ制御情報数か
らなるイメージフィルターと、 前記フレームバッファの各画素に対して、前記フレーム
バッファのＭビットの画像データをＮ等分してＮ面の画
像データを生成し、該Ｎ面の画像データを重ね合わせた
Ｍ／Ｎビットのデータを得る画像処理部と、 各画素に対して前記イメージフィルターの制御情報に従
って、前記画像処理部の出力とフレームバッファの出力
のうちいずれか１つを選択し出力する選択部と、 を備えることを特徴とする画像処理装置。 The data capacity of each pixel is M (M: natural).
Frame buffer for storing images data is a number) bits
And the control information corresponding to each pixel of the frame buffer.
Is the same number of control information as the number of pixels in the frame buffer?
An image filter comprising:
The M-bit image data in the buffer is divided into N equal parts,
Image data was generated, and the N-plane image data was superimposed.
An image processing unit to obtain data M / N bits, follow the control information of the image filter for each pixel
Thus, the output of the image processing unit and the output of the frame buffer
And a selecting unit for selecting and outputting any one of the image processing apparatuses.