JPS62157929A - マウスコントロ−ラ - Google Patents
マウスコントロ−ラInfo
- Publication number
- JPS62157929A JPS62157929A JP60297878A JP29787885A JPS62157929A JP S62157929 A JPS62157929 A JP S62157929A JP 60297878 A JP60297878 A JP 60297878A JP 29787885 A JP29787885 A JP 29787885A JP S62157929 A JPS62157929 A JP S62157929A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- count
- flip
- clock
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Position Input By Displaying (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明１ま、所定の位相関係を有するマウスからの２つ
の出力パルスから、フリップフロップによって構成され
る位相検出手段によって動作クロック幅Ｔ のカウン
トアツプパルス又はカラン１ヘダウンパルスを前記位相
関係に応じて選択的に検出出力する場合、該各パルスの
後半のＴ ／２のパルス部分のみを有効として出力
するカランＩ・パルス発生手段を有することにより、カ
ウントパルス立上り時のスパイク雑音を除去することが
でき、これによりアンプダウンカウンタによるカウント
ミスを除き、マウスからの移動情報を正確に検出するこ
とができるマウスコントローラである。
の出力パルスから、フリップフロップによって構成され
る位相検出手段によって動作クロック幅Ｔ のカウン
トアツプパルス又はカラン１ヘダウンパルスを前記位相
関係に応じて選択的に検出出力する場合、該各パルスの
後半のＴ ／２のパルス部分のみを有効として出力
するカランＩ・パルス発生手段を有することにより、カ
ウントパルス立上り時のスパイク雑音を除去することが
でき、これによりアンプダウンカウンタによるカウント
ミスを除き、マウスからの移動情報を正確に検出するこ
とができるマウスコントローラである。
本発明は、マウスの移動方向と位置を検出するマウスコ
ントローラに係り、特にマウスのエンコーダ出力信号Ａ
、Ｂの位相差からマウスの移動方向を検出し、ＵＰ／Ｄ
ＯＷＮカウンタにＵＰ信号又はＤＯＷＮ信号を出力しそ
の場合のカウンタの誤動作を防止することのできるマウ
スコントローラに関する。
ントローラに係り、特にマウスのエンコーダ出力信号Ａ
、Ｂの位相差からマウスの移動方向を検出し、ＵＰ／Ｄ
ＯＷＮカウンタにＵＰ信号又はＤＯＷＮ信号を出力しそ
の場合のカウンタの誤動作を防止することのできるマウ
スコントローラに関する。
マウスはコンピュータのグラフィック処理及びその他の
画面操作のためのデータ入力手段として非常に便利な装
置である。マウスはその移動量と移動方向に応じて、画
面上のカーソル位置を自由に制御することができる。
画面操作のためのデータ入力手段として非常に便利な装
置である。マウスはその移動量と移動方向に応じて、画
面上のカーソル位置を自由に制御することができる。
マウスの基本的な原理は、まず、第４図に示すように１
つの回転軸１０に円板１１が直結されており、円板１１
をはさんでパルス検出器１２を有する。円板１１には同
図（ａ）に示すようにスリットＳがあけられており、ま
たパルス検出器１２は同図ｔａｇ、 （ｔ））に示すよ
うに、円板１１をはさんで２組の発光ダイオードとフォ
トトランジスタ（ＤＡ。
つの回転軸１０に円板１１が直結されており、円板１１
をはさんでパルス検出器１２を有する。円板１１には同
図（ａ）に示すようにスリットＳがあけられており、ま
たパルス検出器１２は同図ｔａｇ、 （ｔ））に示すよ
うに、円板１１をはさんで２組の発光ダイオードとフォ
トトランジスタ（ＤＡ。
ＴＡ）及び（ＤＢ、ＴＢ）が配置されている。そして、
各スリットＳの間隔と幅は共に円板１１上の円弧ｒ （
第５図）に沿って等しい長さｄにとられ、２組の発光ダ
イオードとフォトトランジスタ（ＤＡ、ＴＡ）及び（Ｄ
Ｂ、ＴＢ）は、円弧ｒ上でそれらの間隔が７ｄ／４にな
るように配置されている。
各スリットＳの間隔と幅は共に円板１１上の円弧ｒ （
第５図）に沿って等しい長さｄにとられ、２組の発光ダ
イオードとフォトトランジスタ（ＤＡ、ＴＡ）及び（Ｄ
Ｂ、ＴＢ）は、円弧ｒ上でそれらの間隔が７ｄ／４にな
るように配置されている。
今、ある時刻ｔａにおいて、２組のフォトトランジスタ
ＴＡ、ＴＢと円板１１とが第５図に示すような位置関係
にあり、ｔｂ、ｔｃと時刻が経過するに従いマウスがあ
る方向に移動し、円板１１が同図の方向に回転したとす
る。この場合、時刻ｔａではフォトトランジスタＴＡ、
ＴＢともスリット上にないため発光ダイオードＤＡ、Ｄ
Ｂからの光は円板でさえぎれ、ＴＡ、ＴＢから信号は出
力されない。次に時刻ｔｂにおいて、まずＴＡがスリッ
トＳ２上に入りＴＡのみが信号を出力し、続いて時刻ｔ
ｃにおいて、ＴＢがスリットＳ３上に入りＴＢも信号を
出力する。この動作により、フォトトランジスタＴＡ、
ＴＢは第５図のように円板１１が回転すると、各々第７
図ｆａｔに示すパルスＡ、Ｂを出力する。今、パルスＡ
、Ｂの周期ＴＡＢはマウスの単位時間あたりの移動量、
すなわち円板１１の移動速度に反比例し、円板１１が円
弧ｒに沿ってフォトトランジスタＴＡまたはＴＢ上を距
離２ｄだけ進む毎に同じパルスを周期的に出力する。そ
して第５図の場合、パルスＢはパルス八に比べてＴＡｅ
／４だけ位相が遅れて出力される。
ＴＡ、ＴＢと円板１１とが第５図に示すような位置関係
にあり、ｔｂ、ｔｃと時刻が経過するに従いマウスがあ
る方向に移動し、円板１１が同図の方向に回転したとす
る。この場合、時刻ｔａではフォトトランジスタＴＡ、
ＴＢともスリット上にないため発光ダイオードＤＡ、Ｄ
Ｂからの光は円板でさえぎれ、ＴＡ、ＴＢから信号は出
力されない。次に時刻ｔｂにおいて、まずＴＡがスリッ
トＳ２上に入りＴＡのみが信号を出力し、続いて時刻ｔ
ｃにおいて、ＴＢがスリットＳ３上に入りＴＢも信号を
出力する。この動作により、フォトトランジスタＴＡ、
ＴＢは第５図のように円板１１が回転すると、各々第７
図ｆａｔに示すパルスＡ、Ｂを出力する。今、パルスＡ
、Ｂの周期ＴＡＢはマウスの単位時間あたりの移動量、
すなわち円板１１の移動速度に反比例し、円板１１が円
弧ｒに沿ってフォトトランジスタＴＡまたはＴＢ上を距
離２ｄだけ進む毎に同じパルスを周期的に出力する。そ
して第５図の場合、パルスＢはパルス八に比べてＴＡｅ
／４だけ位相が遅れて出力される。
これに対して、マウスが逆方向に移動し円板１１が第６
図のように第５図とは逆に回転した場合、ある時刻ｔｄ
から始まり時刻ｔｅでまずフォトトランジスタＴＢが信
号を出力し、続いて時刻ｔｆでＴＡも信号を出力する。
図のように第５図とは逆に回転した場合、ある時刻ｔｄ
から始まり時刻ｔｅでまずフォトトランジスタＴＢが信
号を出力し、続いて時刻ｔｆでＴＡも信号を出力する。
これによりＴＡ。
ＴＢは第７図（ｂｌに示すパルスＡ、 Ｂを出力する。
この場合には、パルスＢは同図（ａ）とは逆にパルス八
に比べてＴＡｌ］／４だけ位相が進んで出力される。
に比べてＴＡｌ］／４だけ位相が進んで出力される。
以上の動作により、マウスの移動速度及び移動方向を周
期Ｔ Ａ ｏ及び位相関係の異なるパルスＡ。
期Ｔ Ａ ｏ及び位相関係の異なるパルスＡ。
Ｂとして検出することができる。このような機構を互い
に直交する回転軸に対して各々設ければ、マウスの２次
元的な動きを検出することができる。
に直交する回転軸に対して各々設ければ、マウスの２次
元的な動きを検出することができる。
次に第８図は第７図のパルスΔ、Ｂからマウスの移動位
置を検出する従来のマウスコン］・ローラの構成図であ
る。このマウスコントローラは、第７図（ａｌのような
パルスＡ、 Ｂが入力した場合、周期ＴＡＩＩにＸつず
つのｔＪＰ’パルスを８ヒントＵＰ／ＤＯＷＮカウンタ
１５に出力し、逆に第７図ｆｂｌのようなパルスＡ、Ｂ
が入力した場合同じくＪＩＴＡｏに１つずつのＤＯＷＮ
’パルスを８ピントＵＰ／ＤＯＷＮ力ウンク１５に出力
する。そして８ピッＩ−ＵＰ／ＤＯＷＮカウンク１５の
内容は所定時間毎に読み出された後、クリアされる（そ
の回路は特には図示しない）。これにより、マウスが所
定時間内にどちらの方向にどれだけ移動したかを知るこ
とができる。すなわち、マウスがある１方向の正の方向
に移動した時に、第７図（ａ）の位相関係にあるパルス
Ａ、Ｂが出力されると、８ビツトＵＰ／ＤＯＷＮカウン
タ１５はＵＰ’パルスに従ってカウントアツプする。今
、８ビツトＵＰ／ＤＯＷＮカウンタ１５の最上位ビット
（ＭＳＢ＝８ビット目）を符号ビットとすれば、マウス
の移動速度が大きいほど周期ＴＡｅ （第７図）は短か
（なり所定時間内のカウント数は大きくなる。これによ
り、所定時間内のマウスの０〜＋１２７までの正方向の
移動量を検出できる。一方、マウスが負の方向に移動し
た時に第７図（ｂ）の位相関係にあるパルスＡ、Ｂが出
力されると、８ビツトＵＰ／ＤＯＷＮカウンタ１５はＤ
ＯＷＮ’パルスに従ってカウントダウンする。今、カウ
ンタの初期値は０なので、カウントダウンするとカウン
タ１５の値はＩＩＩＩＩＩＩＬ １１１１１１１０．１
１１１１１００． ・・・と減ってゆく。これは、Ｍ
ＳＢを符号ピントとすれば、所定時間内のマウスの−１
〜−１２８までの負の方向の移動量を補数表現によって
検出できることになる。
置を検出する従来のマウスコン］・ローラの構成図であ
る。このマウスコントローラは、第７図（ａｌのような
パルスＡ、 Ｂが入力した場合、周期ＴＡＩＩにＸつず
つのｔＪＰ’パルスを８ヒントＵＰ／ＤＯＷＮカウンタ
１５に出力し、逆に第７図ｆｂｌのようなパルスＡ、Ｂ
が入力した場合同じくＪＩＴＡｏに１つずつのＤＯＷＮ
’パルスを８ピントＵＰ／ＤＯＷＮ力ウンク１５に出力
する。そして８ピッＩ−ＵＰ／ＤＯＷＮカウンク１５の
内容は所定時間毎に読み出された後、クリアされる（そ
の回路は特には図示しない）。これにより、マウスが所
定時間内にどちらの方向にどれだけ移動したかを知るこ
とができる。すなわち、マウスがある１方向の正の方向
に移動した時に、第７図（ａ）の位相関係にあるパルス
Ａ、Ｂが出力されると、８ビツトＵＰ／ＤＯＷＮカウン
タ１５はＵＰ’パルスに従ってカウントアツプする。今
、８ビツトＵＰ／ＤＯＷＮカウンタ１５の最上位ビット
（ＭＳＢ＝８ビット目）を符号ビットとすれば、マウス
の移動速度が大きいほど周期ＴＡｅ （第７図）は短か
（なり所定時間内のカウント数は大きくなる。これによ
り、所定時間内のマウスの０〜＋１２７までの正方向の
移動量を検出できる。一方、マウスが負の方向に移動し
た時に第７図（ｂ）の位相関係にあるパルスＡ、Ｂが出
力されると、８ビツトＵＰ／ＤＯＷＮカウンタ１５はＤ
ＯＷＮ’パルスに従ってカウントダウンする。今、カウ
ンタの初期値は０なので、カウントダウンするとカウン
タ１５の値はＩＩＩＩＩＩＩＬ １１１１１１１０．１
１１１１１００． ・・・と減ってゆく。これは、Ｍ
ＳＢを符号ピントとすれば、所定時間内のマウスの−１
〜−１２８までの負の方向の移動量を補数表現によって
検出できることになる。
今、第８図において第７図（ａ）の位相関係にあるパル
スＡ、Ｂが入力した場合、各Ｄフリ・７プフロ・７プば
第２図のように動作する（図中ＵＰは第８図とは関係し
ない）。すなわちパルスＡ、Ｂが共にハイレベルにある
時に、各出力１Ｑ、３Ｑ。
スＡ、Ｂが入力した場合、各Ｄフリ・７プフロ・７プば
第２図のように動作する（図中ＵＰは第８図とは関係し
ない）。すなわちパルスＡ、Ｂが共にハイレベルにある
時に、各出力１Ｑ、３Ｑ。
４Ｑが時刻ｔ３〜ｔ５の間に１クロック周期Ｔの間りは
同時にハイレベルになることにより、ＮＡＮＤ回路１４
が負論理のＵＰ’パルスをカウンタ１５に出力する。一
方、第７図ｆｂ）の位相関係にあるパルスＡ、Ｂが入力
した場合、第８図の各Ｄフリッププロップは第３図のよ
うに動作する（図中ＤＯＷＮは第８図とは関係しない）
。ずなわちパルスΔ、Ｂが共にハイレベルにある時に、
各出力１Ｑ、３Ｑ、２Ｑが時刻ｔ１２〜ｔ１４の間に１
クロック周期Ｔ の間だけ同時にハイレベルになるこ
とにより、ＮＡＮＤ回路１３が負論理のＤＯＷＮ’パル
スをカウンタ１５に出力する。この回路により、マウス
の移動に関する情報を８ビツトＵＰ／ＤＯＷＮカウンタ
１５を介して簡単に知ることが可能となる。
同時にハイレベルになることにより、ＮＡＮＤ回路１４
が負論理のＵＰ’パルスをカウンタ１５に出力する。一
方、第７図ｆｂ）の位相関係にあるパルスＡ、Ｂが入力
した場合、第８図の各Ｄフリッププロップは第３図のよ
うに動作する（図中ＤＯＷＮは第８図とは関係しない）
。ずなわちパルスΔ、Ｂが共にハイレベルにある時に、
各出力１Ｑ、３Ｑ、２Ｑが時刻ｔ１２〜ｔ１４の間に１
クロック周期Ｔ の間だけ同時にハイレベルになるこ
とにより、ＮＡＮＤ回路１３が負論理のＤＯＷＮ’パル
スをカウンタ１５に出力する。この回路により、マウス
の移動に関する情報を８ビツトＵＰ／ＤＯＷＮカウンタ
１５を介して簡単に知ることが可能となる。
上記マウスコントローラは比較的簡単な回路で構成でき
るが、上記第２図又は第３図の動作タイミングによって
ｔＪＰ’パルス又はＤＯＷＮ’パルスが出力される場合
、各Ｄフリップフロップのセットアンプタイムの不足等
により回路が不安定となって、ＵＰ’パルスまたはＤＯ
ＷＮ’パルスの出力に第９図ｆａ）に示すようなスパイ
ク状の雑音を。
るが、上記第２図又は第３図の動作タイミングによって
ｔＪＰ’パルス又はＤＯＷＮ’パルスが出力される場合
、各Ｄフリップフロップのセットアンプタイムの不足等
により回路が不安定となって、ＵＰ’パルスまたはＤＯ
ＷＮ’パルスの出力に第９図ｆａ）に示すようなスパイ
ク状の雑音を。
生じることがある。このスパイクが生じた場合において
８ビツトＵＰ／ＤＯＷＮカウンタの動作点が同図ＴＨ付
近に設定されていると、同カウンタ１５は同図（ｂ）の
ようなカウントパルスが入ったものと判断してしまい、
誤カウントを行ってしまうことがあった。これにより、
第８図の従来例においては、マウスの正確な移動情報を
検出できないことが起るという問題点を有していた。
８ビツトＵＰ／ＤＯＷＮカウンタの動作点が同図ＴＨ付
近に設定されていると、同カウンタ１５は同図（ｂ）の
ようなカウントパルスが入ったものと判断してしまい、
誤カウントを行ってしまうことがあった。これにより、
第８図の従来例においては、マウスの正確な移動情報を
検出できないことが起るという問題点を有していた。
本発明は上記問題点を除くために、フリップフロップに
よって生成される各カウントパルスのうち各パルス幅の
後半分のみを有効なカウントパルスとして出力する手段
を有することによりスパイク状の雑音を除きカウントミ
スを除くことのできるマウスコントローラを提供するこ
とを目的とする。
よって生成される各カウントパルスのうち各パルス幅の
後半分のみを有効なカウントパルスとして出力する手段
を有することによりスパイク状の雑音を除きカウントミ
スを除くことのできるマウスコントローラを提供するこ
とを目的とする。
本発明は上記問題点を除くために、フリップフロップを
用いた位相検出手段（１，２，３，４）の選択的出力部
分に、上記フリップフロップの動作クロックと逆相の関
係にあるクロックを１人力するＮＡＮＤ回路（５，６）
によって構成されるカウントパルス発生手段を有する。
用いた位相検出手段（１，２，３，４）の選択的出力部
分に、上記フリップフロップの動作クロックと逆相の関
係にあるクロックを１人力するＮＡＮＤ回路（５，６）
によって構成されるカウントパルス発生手段を有する。
上記手段において、所定の位相関係を有するマウスから
２つの出力パルスから、前記位相検出手段（１，２，３
，４）によって動作クロック幅Ｔ の力うントアンプ
パルス又はカウントダウンパルスが前記位相関係に応じ
て各々選択的に検出出力されるが、これらは各々カウン
トパルス発生手段の各ＮＡＮＤ回路（５，６）によって
、パルス幅Ｔ のうち後半のＴ ／２のパルス部
分のみが前記逆相クロックによって有効とされて出力さ
れる。これにより、カウントパルス立上り時のスパイク
状の雑音を除去することができる。
２つの出力パルスから、前記位相検出手段（１，２，３
，４）によって動作クロック幅Ｔ の力うントアンプ
パルス又はカウントダウンパルスが前記位相関係に応じ
て各々選択的に検出出力されるが、これらは各々カウン
トパルス発生手段の各ＮＡＮＤ回路（５，６）によって
、パルス幅Ｔ のうち後半のＴ ／２のパルス部
分のみが前記逆相クロックによって有効とされて出力さ
れる。これにより、カウントパルス立上り時のスパイク
状の雑音を除去することができる。
以下、本発明の実施例につき詳細に説明を行う。
（マウスコントローラの構成（第１図））第１図は、本
発明によるマウスコントローラの回路構成図である。
発明によるマウスコントローラの回路構成図である。
まず、マウスエンコーダの部分は第４図の従来例の場合
と同様であり、マウスの正負の移動方向により第７図（
ａｌ又はｆｂ）のパルスＡ、Ｂが出力されるものとする
。そして、パルスＡはＤフリップフロップ１ （以下、
Ｄ−ＦＦＩと略す）の入力ＩＤに入力する。次に、Ｄ−
ＦＦ２の入力２ＤにばＤ−ＦＦ １の正論理出力１Ｑが
入力する。一方、パルスＢはＤ−ＦＦ３人力３Ｄに入力
し、Ｄ−ＦＦ４の入力りにはＤ−ＦＦ３の正論理出力３
Ｑが入力する。また、各Ｄ−ＦＦＩ〜４のクロック入力
Ｉ ＣＬＫ〜４ ＣＩ−Ｋには、クロックＣＬＫをイン
バータ８に通したクロックが入力する。次に、ＮＡＮＤ
回１ｉ’８５にはＤ−ＦＦＩの正論理出力１Ｑ。
と同様であり、マウスの正負の移動方向により第７図（
ａｌ又はｆｂ）のパルスＡ、Ｂが出力されるものとする
。そして、パルスＡはＤフリップフロップ１ （以下、
Ｄ−ＦＦＩと略す）の入力ＩＤに入力する。次に、Ｄ−
ＦＦ２の入力２ＤにばＤ−ＦＦ １の正論理出力１Ｑが
入力する。一方、パルスＢはＤ−ＦＦ３人力３Ｄに入力
し、Ｄ−ＦＦ４の入力りにはＤ−ＦＦ３の正論理出力３
Ｑが入力する。また、各Ｄ−ＦＦＩ〜４のクロック入力
Ｉ ＣＬＫ〜４ ＣＩ−Ｋには、クロックＣＬＫをイン
バータ８に通したクロックが入力する。次に、ＮＡＮＤ
回１ｉ’８５にはＤ−ＦＦＩの正論理出力１Ｑ。
Ｄ−ＦＦ２の負論理出力２Ｑ、Ｄ−ＦＦ３の正論理出力
３Ｑ、及びクロックＣＬＫをインバータ８゜７に通した
クロックが人力する。また、ＮＡＮＤ回路６にはＤ−Ｆ
’Ｆ１の正論理出力１Ｑ、Ｄ−ＦＦ３の正論理出力３Ｑ
、Ｉ）−ＦＦ４の負論理出力４Ｑ、及びクロックＣＬＫ
をインバータ８，７に通したクロックが入力する。ＮＡ
ＮＤ回路５の出力はカウントダウン信号ＤＯＷＮとして
、また、ＮＡＮＤ回路６の出力はカウントアツプ信号Ｕ
Ｐとして各々８ビツトＵＰ／ＤＯＷＮカウンタ９に入力
する。そして、同カウンタ９の出力は特には図示しない
ランチ回路に接続され、所定時間毎に読み出された後ク
リアされる。
３Ｑ、及びクロックＣＬＫをインバータ８゜７に通した
クロックが人力する。また、ＮＡＮＤ回路６にはＤ−Ｆ
’Ｆ１の正論理出力１Ｑ、Ｄ−ＦＦ３の正論理出力３Ｑ
、Ｉ）−ＦＦ４の負論理出力４Ｑ、及びクロックＣＬＫ
をインバータ８，７に通したクロックが入力する。ＮＡ
ＮＤ回路５の出力はカウントダウン信号ＤＯＷＮとして
、また、ＮＡＮＤ回路６の出力はカウントアツプ信号Ｕ
Ｐとして各々８ビツトＵＰ／ＤＯＷＮカウンタ９に入力
する。そして、同カウンタ９の出力は特には図示しない
ランチ回路に接続され、所定時間毎に読み出された後ク
リアされる。
（マウスコントローラの動作（第２図、３図））次に、
上記マウスコントローラの動作につき、第２図及び第３
図の動作タイミングチャートを用いて説明を行う。第２
図は、マウスが正方向に移動し第７図ｆａ）のパルスＡ
、 Ｂを出力した場合の、第１図番部の動作を示した
タイミングチャートである。まず、各Ｄ−ＦＦ １〜４
には、クロックＣＬＫをインバータ８に通したクロック
が入力しているため、全て同クロックＣＬＫの立下がり
時に動作する。今、パルスＡがハイレベルになると、ｔ
ｌにおいて、Ｉ）−ＦＦ １の正論理出力１Ｑがハイレ
ベルとなる。次に１クロツク後のｔ２において、Ｄ−Ｆ
Ｆ２の負論理出力２Ｑがローレベルとなり、ＮＡＮＤ回
（２＆５の動作を禁止する。これにより、第７図（ａｌ
の位相関係が検出される。続いて、パルスＢがハイレベ
ルになると、ｔ３においてＤ−ＦＦ３の正論理出力３Ｑ
がハイレベルとなる。
上記マウスコントローラの動作につき、第２図及び第３
図の動作タイミングチャートを用いて説明を行う。第２
図は、マウスが正方向に移動し第７図ｆａ）のパルスＡ
、 Ｂを出力した場合の、第１図番部の動作を示した
タイミングチャートである。まず、各Ｄ−ＦＦ １〜４
には、クロックＣＬＫをインバータ８に通したクロック
が入力しているため、全て同クロックＣＬＫの立下がり
時に動作する。今、パルスＡがハイレベルになると、ｔ
ｌにおいて、Ｉ）−ＦＦ １の正論理出力１Ｑがハイレ
ベルとなる。次に１クロツク後のｔ２において、Ｄ−Ｆ
Ｆ２の負論理出力２Ｑがローレベルとなり、ＮＡＮＤ回
（２＆５の動作を禁止する。これにより、第７図（ａｌ
の位相関係が検出される。続いて、パルスＢがハイレベ
ルになると、ｔ３においてＤ−ＦＦ３の正論理出力３Ｑ
がハイレベルとなる。
これにより、ＮＡＮＤ回路６に入力する各信号１Ｑ、３
Ｑ、４Ｑがｔ３より全てハイレベルとなる。この時ＮＡ
ＮＤｕ路６が動作すると、従来例の問題点の項で説明し
たようにその立上りにおいて第９図のようなスパイクを
生しることがある。
Ｑ、４Ｑがｔ３より全てハイレベルとなる。この時ＮＡ
ＮＤｕ路６が動作すると、従来例の問題点の項で説明し
たようにその立上りにおいて第９図のようなスパイクを
生しることがある。
そこで、ＮＡＮＤ回路６にはクロックＣＬ Ｋと同相の
信号をインバータ８，７を介して入力させておく。従っ
て、ＮＡＮＤ回路６はｔ３においてずくにオンとはなら
す、ｔ４のクロックＣＬＫの立上り時にはじめてオンと
なる。これにより、ＮＡＮＤ回路６よりＵＰパルスが８
ビツトＵＰ／ＤＯＷＮカウンタ９に出力される。そして
、Ｉ）−ＦＦ３の正論理出力３Ｑがハイレベルとなった
１クロツク後のｔ５において、Ｄ−ＦＦ４の負論理出力
４Ｑはローレベルになり、これによりＮＡＮＤ回路６は
オフにもどる。その後、パルスＡがローレベルになると
、ｔ６においてＤ−ＦＦＩの正論理出力１Ｑはローレベ
ルにもどり、１クロツク後のｔ７において、Ｄ−ＦＦ２
の負論理出力２Ｑがハイレベルにもどる。続いて、パル
スＢがローレベルになると、ｔ８においてＤ−ＦＦ３の
正論理出力３Ｑはローレベルにもどり、１クロツク後の
ｔ９において、Ｄ−ＦＦ４の負論理出力４Ｑがハイレベ
ルにもどる。上記動作により、パルスＡ。
信号をインバータ８，７を介して入力させておく。従っ
て、ＮＡＮＤ回路６はｔ３においてずくにオンとはなら
す、ｔ４のクロックＣＬＫの立上り時にはじめてオンと
なる。これにより、ＮＡＮＤ回路６よりＵＰパルスが８
ビツトＵＰ／ＤＯＷＮカウンタ９に出力される。そして
、Ｉ）−ＦＦ３の正論理出力３Ｑがハイレベルとなった
１クロツク後のｔ５において、Ｄ−ＦＦ４の負論理出力
４Ｑはローレベルになり、これによりＮＡＮＤ回路６は
オフにもどる。その後、パルスＡがローレベルになると
、ｔ６においてＤ−ＦＦＩの正論理出力１Ｑはローレベ
ルにもどり、１クロツク後のｔ７において、Ｄ−ＦＦ２
の負論理出力２Ｑがハイレベルにもどる。続いて、パル
スＢがローレベルになると、ｔ８においてＤ−ＦＦ３の
正論理出力３Ｑはローレベルにもどり、１クロツク後の
ｔ９において、Ｄ−ＦＦ４の負論理出力４Ｑがハイレベ
ルにもどる。上記動作により、パルスＡ。
Ｂの１周期ＴＡｌｌ毎に１パルスずつのＵＰパルスが、
８ビツトＵＰ／ＤＯＷＮカウンタ９に出力される。
８ビツトＵＰ／ＤＯＷＮカウンタ９に出力される。
次に、第３図は、第２図とは逆にマウスが負方向に移動
し第７図ｆｂ）のパルスＡ、Ｂを出力した場合の動作タ
イミングチャートである。この場合には、ｔｌｏにおい
てＤ−ＦＦ３の正論理出力３ＱがＩ）−ＦＦＩより先に
ハイレベルとなるため、１クロツク後のｔｌｌにおいて
、Ｄ−ＦＦ４の負論理出力４Ｑがローレベルになり、Ｎ
ＡＮＤ回路６の動作を禁止する。これにより、第７図ｆ
ｂ）の位相関係が検出される。続いて、パルス八がハイ
レベルとなり、ｔ１２においてＩ）−ＦＦ １の正論理
出力１Ｑがハイレベルとなる。これにより、ＮＡＮＤ回
路５に入力する各信号１Ｑ、２Ｑ、３Ｑがｔ１２より全
てハイレベルとなる。この場合も、前記第２図と同様に
ＮＡＮＤ回路５はすくにオンとはならず、ｔ１３のクロ
ックＣＬＫの立上り時にはじめてオンとなる。これによ
り、ＮＡＮＤ回路５よりＤＯＷＮパルスが８ビツトＵＰ
／ＤＯＷＮカウンタ９に出力される。そして、Ｉ）−Ｆ
ＦＩの正論理出力１Ｑがハイレベルとなった１クロツク
後のｔ＋３において、Ｄ−ＦＦ２の負論理出力２Ｑはロ
ーレベルになり、ＮＡＮＤ回路５はオフにもどる。以下
、ｔ１４〜ｔｌＢの動作の後、同様の動作を繰り返し、
パルスＡ、Ｂの１周期ＴＡＢ毎に１パルスずつのＤＯＷ
Ｎパルスが、８ビツトＵＰ／ＤＯＷＮカウンタ９に出力
される。
し第７図ｆｂ）のパルスＡ、Ｂを出力した場合の動作タ
イミングチャートである。この場合には、ｔｌｏにおい
てＤ−ＦＦ３の正論理出力３ＱがＩ）−ＦＦＩより先に
ハイレベルとなるため、１クロツク後のｔｌｌにおいて
、Ｄ−ＦＦ４の負論理出力４Ｑがローレベルになり、Ｎ
ＡＮＤ回路６の動作を禁止する。これにより、第７図ｆ
ｂ）の位相関係が検出される。続いて、パルス八がハイ
レベルとなり、ｔ１２においてＩ）−ＦＦ １の正論理
出力１Ｑがハイレベルとなる。これにより、ＮＡＮＤ回
路５に入力する各信号１Ｑ、２Ｑ、３Ｑがｔ１２より全
てハイレベルとなる。この場合も、前記第２図と同様に
ＮＡＮＤ回路５はすくにオンとはならず、ｔ１３のクロ
ックＣＬＫの立上り時にはじめてオンとなる。これによ
り、ＮＡＮＤ回路５よりＤＯＷＮパルスが８ビツトＵＰ
／ＤＯＷＮカウンタ９に出力される。そして、Ｉ）−Ｆ
ＦＩの正論理出力１Ｑがハイレベルとなった１クロツク
後のｔ＋３において、Ｄ−ＦＦ２の負論理出力２Ｑはロ
ーレベルになり、ＮＡＮＤ回路５はオフにもどる。以下
、ｔ１４〜ｔｌＢの動作の後、同様の動作を繰り返し、
パルスＡ、Ｂの１周期ＴＡＢ毎に１パルスずつのＤＯＷ
Ｎパルスが、８ビツトＵＰ／ＤＯＷＮカウンタ９に出力
される。
８ビツトＵＰ／ＤＯＷＮカウンタ９の内容は、従来例の
場合と同様に所定時間毎に読み出された後クリアされる
。これにより、マウスが所定時間内にどちらの方向にど
れだけ移動したかを知ることができる。
場合と同様に所定時間毎に読み出された後クリアされる
。これにより、マウスが所定時間内にどちらの方向にど
れだけ移動したかを知ることができる。
上記のように、本発明によるマウスコントローラにおい
ては、各Ｄ−ＦＦの出力がハイレベルとなった時点で、
ＮＡＮＤ回路５又は６はすぐにオンとはならず、半クロ
ツク後の立上り時にはしめてオンとなる。これにより、
Ｄ−ＦＦの動作が不安定であることによる立上り時のス
パイク（第９−１７＝ 図）が、８ビツトＵＰ／ＤＯＷＮカウンタ９に入力して
誤動作を行ってしまうことを防くことが可能となる。
ては、各Ｄ−ＦＦの出力がハイレベルとなった時点で、
ＮＡＮＤ回路５又は６はすぐにオンとはならず、半クロ
ツク後の立上り時にはしめてオンとなる。これにより、
Ｄ−ＦＦの動作が不安定であることによる立上り時のス
パイク（第９−１７＝ 図）が、８ビツトＵＰ／ＤＯＷＮカウンタ９に入力して
誤動作を行ってしまうことを防くことが可能となる。
なお、上記実施例はマウスの１方向の移動についてのみ
の実施例であったが、第４図のエンコーダを互いに直交
する回転軸に設け、第１図のマウスコントローラを各エ
ンコーダ毎に接続することにより、マウスの２次元的な
移動を検出することが可能となる。
の実施例であったが、第４図のエンコーダを互いに直交
する回転軸に設け、第１図のマウスコントローラを各エ
ンコーダ毎に接続することにより、マウスの２次元的な
移動を検出することが可能となる。
本発明によれば、簡単な回路変更を行うだけで、マウス
コントローラにおけるＵＰ／ＤＯＷＮパルスの立上り時
のスパイクをなくすことができ、誤動作を防止すること
が可能となる。
コントローラにおけるＵＰ／ＤＯＷＮパルスの立上り時
のスパイクをなくすことができ、誤動作を防止すること
が可能となる。
第１図は、本発明によるマウスコントローラの回路構成
図、 第２図、第３図は、マウスコントローラの動作タイミン
グチャート、 第４図ｔａｇ、 ｔｂ＋は、マウスエンコーダの構成図
、第５図、第６図は、マウスエンコーダの動作説明図、 第７図ｆａｌ、 （ｂｌは、マウスエンコーダの出力パ
ルスの説明図、 第８図は、従来のマウスコントローラの回路構成図、 第９図＋ａ）、 （ｂｌは、従来のマウスコントローラ
の問題点の説明図である。 １〜４・・・Ｄフリップフロップ（Ｄ −Ｆ Ｆ）、５
．６・・・ＮＡＮＤ回路、 ７．８・・・インバータ、 ９・・・８ビツトＵＰ／ＤＯＷＮカウンタ。 特許出願人 富士通株式会社 １Ｄフリツ７°フロツア ネ屓９川１；よるマウスコシトローラめ巨■各構六図第
謳図 平面図（０） ４則面図（ｂ） マウスエ〉コータ゛の誦、Ａ図 第４図 第５図 第６図 （ｂ） ７ウスエンコーダの出力パルスの貌耕＋ｔｂ第７図 従来のマウスコ〉ドローニアめ凹羅瀬り茂図第８図 従来めマウスコ；ドロー：７カ問題７虻め言た明凹第９
図
図、 第２図、第３図は、マウスコントローラの動作タイミン
グチャート、 第４図ｔａｇ、 ｔｂ＋は、マウスエンコーダの構成図
、第５図、第６図は、マウスエンコーダの動作説明図、 第７図ｆａｌ、 （ｂｌは、マウスエンコーダの出力パ
ルスの説明図、 第８図は、従来のマウスコントローラの回路構成図、 第９図＋ａ）、 （ｂｌは、従来のマウスコントローラ
の問題点の説明図である。 １〜４・・・Ｄフリップフロップ（Ｄ −Ｆ Ｆ）、５
．６・・・ＮＡＮＤ回路、 ７．８・・・インバータ、 ９・・・８ビツトＵＰ／ＤＯＷＮカウンタ。 特許出願人 富士通株式会社 １Ｄフリツ７°フロツア ネ屓９川１；よるマウスコシトローラめ巨■各構六図第
謳図 平面図（０） ４則面図（ｂ） マウスエ〉コータ゛の誦、Ａ図 第４図 第５図 第６図 （ｂ） ７ウスエンコーダの出力パルスの貌耕＋ｔｂ第７図 従来のマウスコ〉ドローニアめ凹羅瀬り茂図第８図 従来めマウスコ；ドロー：７カ問題７虻め言た明凹第９
図
Claims (1)
- 【特許請求の範囲】 １）移動速度に応じて周期Ｔ＿Ａ＿Ｂを有し正又は負の
各移動方向に応じて所定の位相関係を有する少なくとも
２つのパルス（Ａ、Ｂ）を出力するマウスにおいて、前
記周期Ｔ＿Ａ＿Ｂより短い周期Ｔを有するクロック（Ｃ
ＬＫ）に同期して動作し前記周期Ｔ＿Ａ＿Ｂ毎に１つず
つのパルス幅Ｔの位相検出パルスを前記位相関係に応じ
て選択的に出力するフリップフロップを用いた位相検出
手段（１、２、３、４）と、前記位相検出パルスのうち
後半のＴ／２のパルス部分をカウントアップパルス（Ｕ
Ｐ）又はカウントダウンパルス（ＤＯＷＮ）として前記
位相関係に応じて選択的に出力するカウントパルス発生
手段（５、６、７、８）と、該パルス発生手段からの前
記カウントアップパルス又はカウントダウンパルスの計
数を行うアップダウンカウンタ（９）とを有することを
特徴とするマウスコントローラ。 ２）前記位相検出手段は、マウスからの第１のパルス（
Ａ）が入力する第１のＤフリップフロップ（１）と、該
第１のＤフリップフロップの正論理出力（１Ｑ）が入力
する第２のＤフリップフロップ（２）と、マウスからの
第２のパルス（Ｂ）が入力する第３のＤフリップフロッ
プ（３）と、該第３のＤフリップフロップの正論理出力
（３Ｑ）が入力する第４のＤフリップフロップ（４）と
によって構成され、前記第１〜第４のＤフリップフロッ
プの各クロック入力（１ＣＫ〜４ＣＫ）にはクロック（
ＣＬＫ）を第１のインバータ（８）に通した反転クロッ
クが入力し、前記カウントパルス発生手段は、前記第１
のＤフリップフロップの正論理出力（１Ｑ）、第２のＤ
フリップフロップの負論理出力（２Ｑ）、第３のＤフリ
ップフロップの正論理出力（３Ｑ）、及び前記反転クロ
ックを第２のインバータ（７）に通したクロックが入力
しカウントダウンパルス（ＤＯＷＮ）を出力するＮＡＮ
Ｄ回路（５）と、前記第１及び第３のＤフリップフロッ
プの正論理出力（１Ｑ、３Ｑ）、第４のＤフリップフロ
ップの負論理出力（４Ｑ）、及び前記反転クロックを第
２のインバータ（７）に通したクロックが入力しカウン
トアップパルス（ＵＰ）を出力するＮＡＮＤ回路（６）
とによって構成されることを特徴とする特許請求の範囲
第１項記載のマウスコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60297878A JPS62157929A (ja) | 1985-12-28 | 1985-12-28 | マウスコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60297878A JPS62157929A (ja) | 1985-12-28 | 1985-12-28 | マウスコントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62157929A true JPS62157929A (ja) | 1987-07-13 |
Family
ID=17852286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60297878A Pending JPS62157929A (ja) | 1985-12-28 | 1985-12-28 | マウスコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62157929A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6014318A (ja) * | 1983-07-05 | 1985-01-24 | Fuji Xerox Co Ltd | 位置検出回路 |
| JPS6039151B2 (ja) * | 1981-07-03 | 1985-09-04 | 国産金属工業株式会社 | 樹脂表面の処理方法 |
-
1985
- 1985-12-28 JP JP60297878A patent/JPS62157929A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6039151B2 (ja) * | 1981-07-03 | 1985-09-04 | 国産金属工業株式会社 | 樹脂表面の処理方法 |
| JPS6014318A (ja) * | 1983-07-05 | 1985-01-24 | Fuji Xerox Co Ltd | 位置検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SE9002420D0 (sv) | Omriktare 3 | |
| JPS62157929A (ja) | マウスコントロ−ラ | |
| US4599600A (en) | Conversion of quadrature signals into counter control pulses | |
| JP3050027B2 (ja) | エンコーダのパルスカウント回路 | |
| KR101135253B1 (ko) | 전동기 속도 검출 방법 | |
| JP2778170B2 (ja) | 位置検出装置 | |
| JPH049266B2 (ja) | ||
| JPS6022672Y2 (ja) | 光電スイツチ装置 | |
| JPH0350288B2 (ja) | ||
| JP2541161B2 (ja) | パルスジェネレ―タ用微分信号カウンタの制御信号作成回路 | |
| KR0161383B1 (ko) | 플로피 디스크 드라이버 콘트롤러에서 인덱스 주기 검출장치 | |
| JPS62281795A (ja) | パルスモ−タ脱調検出装置 | |
| JPS6043701A (ja) | デイジタル誤差検出器 | |
| JPH05322909A (ja) | 回転速度検出装置 | |
| SU995335A1 (ru) | Реверсивный счетчик импульсов | |
| SU1695233A2 (ru) | Датчик углового положени и скорости вращени вала | |
| JPS59225355A (ja) | 速度検出装置 | |
| JPH0614289B2 (ja) | 位置検出装置 | |
| JPS61126421A (ja) | インクリメンタル・ロ−タリ・エンコ−ダ出力様の信号処理回路 | |
| JPS6286914A (ja) | エツジ検出回路 | |
| JPS59109866A (ja) | 回転数検出装置 | |
| JPS62213587A (ja) | モ−タ制御用パルス分周回路 | |
| JPS61177513A (ja) | モ−タ制御の誤差カウンタ回路 | |
| JPH0286326A (ja) | 分周装置 | |
| JPS62178182A (ja) | モ−タの回転パルス発生器及び回転速度誤差回転位相誤差検出装置 |