JPS61126421A - インクリメンタル・ロ−タリ・エンコ−ダ出力様の信号処理回路 - Google Patents
インクリメンタル・ロ−タリ・エンコ−ダ出力様の信号処理回路Info
- Publication number
- JPS61126421A JPS61126421A JP24886284A JP24886284A JPS61126421A JP S61126421 A JPS61126421 A JP S61126421A JP 24886284 A JP24886284 A JP 24886284A JP 24886284 A JP24886284 A JP 24886284A JP S61126421 A JPS61126421 A JP S61126421A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- output
- signal
- rotation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、インクリメンタル型のロータリ・エンコーダ
の出力などのように互いに90’位相の異なる信号を処
理し、角度・回転数などの計測に利用される信号を作成
する信号処理回路に関する。
の出力などのように互いに90’位相の異なる信号を処
理し、角度・回転数などの計測に利用される信号を作成
する信号処理回路に関する。
電動機などの回転部材を含む機器において、角度・回転
数を計測するためにロータリエンコーダが用いられてい
る。ロータリエンコーダのうち、最も広く用いられてい
るのは出力がインクリメンタル型のもので、人相とB相
と互いに90°位相の異なる信号が出力される。回転方
向により人相・B相は進み信号・遅れ信号と変化するが
、慣例として正回転の場合に人相が進み信号、逆回転の
場合に人相が遅れ信号となるように名づけている。
数を計測するためにロータリエンコーダが用いられてい
る。ロータリエンコーダのうち、最も広く用いられてい
るのは出力がインクリメンタル型のもので、人相とB相
と互いに90°位相の異なる信号が出力される。回転方
向により人相・B相は進み信号・遅れ信号と変化するが
、慣例として正回転の場合に人相が進み信号、逆回転の
場合に人相が遅れ信号となるように名づけている。
人相、B相の位相関係から、回転方向により別々にアッ
プパルス(正回転パルス)、ダウンパルス(逆回転パル
ス)を発生し、これらのパルスを計測することにより角
度(相対的角度)、回転数が得られる。アップパルス、
ダウンパルス発生回路として従来第3図の回路が使用さ
れている。この回路の動作を示すタイムチャートを第4
図に示す。進み信号AはAND回路3゜4の一方の入力
となる。他方遅れ信号Bは単安定マルチバイブレータ1
でその前縁で信号1aを、またNOT回路5.単安定マ
ルチパイプレーク2でその後縁から信号2aをつくり、
それぞれAND回路3および4の一方の入力としている
。従って正回転のときにAND回路3からアップパルス
列が、逆回転のときにAND回路4からダウンパルス列
が出力される。これらのパルスをアップダウンカウンタ
で計測すれば相対の回転角度を得ることができる。
プパルス(正回転パルス)、ダウンパルス(逆回転パル
ス)を発生し、これらのパルスを計測することにより角
度(相対的角度)、回転数が得られる。アップパルス、
ダウンパルス発生回路として従来第3図の回路が使用さ
れている。この回路の動作を示すタイムチャートを第4
図に示す。進み信号AはAND回路3゜4の一方の入力
となる。他方遅れ信号Bは単安定マルチバイブレータ1
でその前縁で信号1aを、またNOT回路5.単安定マ
ルチパイプレーク2でその後縁から信号2aをつくり、
それぞれAND回路3および4の一方の入力としている
。従って正回転のときにAND回路3からアップパルス
列が、逆回転のときにAND回路4からダウンパルス列
が出力される。これらのパルスをアップダウンカウンタ
で計測すれば相対の回転角度を得ることができる。
さて、上記回路では、第4図に示すように、アップパル
スのダウンパルスは入力信号の一周期ごとに出力パルス
が1個のみ出力する。従って計測精度(分解能)を上げ
るためには、符号盤を精密加工し、回転角あたりのパル
ス数な増大しなければならない。精密加工に限度がある
から、符号盤の直径を大きくして対処すると、かなり大
型のエンコーダになる。
スのダウンパルスは入力信号の一周期ごとに出力パルス
が1個のみ出力する。従って計測精度(分解能)を上げ
るためには、符号盤を精密加工し、回転角あたりのパル
ス数な増大しなければならない。精密加工に限度がある
から、符号盤の直径を大きくして対処すると、かなり大
型のエンコーダになる。
〔発明が解決[7ようとする問題点〕
本発明の目的は、上記の事情に鑑み、符号盤の直径を大
きくすることなく、分解能をあげることのできる信号処
理回路を提供することにある。
きくすることなく、分解能をあげることのできる信号処
理回路を提供することにある。
本発明の信号処理回路は、90°位相の異なる2相信号
の各々の立上り、立下りエツジを検出し4倍周波数の4
fパルスな発生するエツジ検出回路と、2相信号のうち
の1信号を入力し。
の各々の立上り、立下りエツジを検出し4倍周波数の4
fパルスな発生するエツジ検出回路と、2相信号のうち
の1信号を入力し。
4fパルスをクロック入力とするラッチ回路と。
前記ラッチ回路の出力と2相信号の他の1信号との排他
的論理和をとり、回転方向の識別信号を出力するEX−
OR回路と、前記識別信号により4fパルスを分離し、
それぞれ正回転パルス・逆回転パルスとして出力する回
転パルス発生手段とを具備したものである。
的論理和をとり、回転方向の識別信号を出力するEX−
OR回路と、前記識別信号により4fパルスを分離し、
それぞれ正回転パルス・逆回転パルスとして出力する回
転パルス発生手段とを具備したものである。
本発明の原理につき先ず説明する。第2図に図示したよ
うに、信号A、B(以下では進み信号A、遅れ信号Bを
単に信号A、Bと略称する)はそれぞれ90°位相差が
あり、各周期はiごとに点線に示すように4区画にわけ
られる。この各区画の信号A、Bの値をそれぞれAn+
BHとすると、An 、 Bnは′1”または@0″
の値をとる。
うに、信号A、B(以下では進み信号A、遅れ信号Bを
単に信号A、Bと略称する)はそれぞれ90°位相差が
あり、各周期はiごとに点線に示すように4区画にわけ
られる。この各区画の信号A、Bの値をそれぞれAn+
BHとすると、An 、 Bnは′1”または@0″
の値をとる。
いま各区画の状態を8=(An、Bn)で表わし、An
、 Bnの数値の組合せから4通りの状態を8’=(
0,0)、S”=(011)t 52=(1jO)#5
3=(1,1) と表示するものとする。第2図に示
す状態表示から正回転の場合には、各状態が5O−82
−83−81−80と逆回転の場合には5O−81−8
3−8−8Oと遷移することがわかる。
、 Bnの数値の組合せから4通りの状態を8’=(
0,0)、S”=(011)t 52=(1jO)#5
3=(1,1) と表示するものとする。第2図に示
す状態表示から正回転の場合には、各状態が5O−82
−83−81−80と逆回転の場合には5O−81−8
3−8−8Oと遷移することがわかる。
いま、正回転・逆回転の各状態をs AnとBn+1と
の排他的論理和An■Bn+□を附加して、第1表に示
す。
の排他的論理和An■Bn+□を附加して、第1表に示
す。
第 1 表
この表から正回転、逆回転の回転方向はAn6)B、1
4□を求めて、識別できることがわかる〇本発明は、上
記原理を利用したもので、信号A、倍信号の立上り、立
下りエツジから4fパルスを発生し、この4fパルスに
よって信号Anをラッチする。ラッチされた信号Anと
現在の信号BQ+1との排他的論理和回路で回転方向の
識別信号を得、この信号により区画ごとにパルスな分離
して正回転パルス、逆回転パルスとして出力する。なお
、またAn+t■Bnからも識別信号を得ることができ
ることは第1表で参考として示したとおりである。
4□を求めて、識別できることがわかる〇本発明は、上
記原理を利用したもので、信号A、倍信号の立上り、立
下りエツジから4fパルスを発生し、この4fパルスに
よって信号Anをラッチする。ラッチされた信号Anと
現在の信号BQ+1との排他的論理和回路で回転方向の
識別信号を得、この信号により区画ごとにパルスな分離
して正回転パルス、逆回転パルスとして出力する。なお
、またAn+t■Bnからも識別信号を得ることができ
ることは第1表で参考として示したとおりである。
本発明の一実施例を図面を参照して説明する。
第1図が回路ブロック図、第2図がタイムチャートであ
る。エンコーダから送られてきた信号A、Bはエツジ検
出回路10に入力し、この4fパルスの出力10aがD
型フリップフロップ12のクロックとして入力する。D
型フリップフロップ12は信号Aをラッチし、EX−O
R回路14はラッチされた信号Anと信号B11+1
との排他的論理和なとり、回転方向の識別信号14
aをANDゲート17 、18に供給する。N0Tl路
15 、16 、 ANDゲー) 17 、18よりな
る回路は回転パルス発生手段30を形成する。この回路
は4fパルスの出力10aを、識別信号14 aによっ
て、端子19に正回転パルス、端子肋に逆回転パルスと
して振りわけて出力する回路である。遅延回路11 、
13はエツジ検出回路10の遅延時間を考えデータ保持
時間を確保するための遅延回路である。
る。エンコーダから送られてきた信号A、Bはエツジ検
出回路10に入力し、この4fパルスの出力10aがD
型フリップフロップ12のクロックとして入力する。D
型フリップフロップ12は信号Aをラッチし、EX−O
R回路14はラッチされた信号Anと信号B11+1
との排他的論理和なとり、回転方向の識別信号14
aをANDゲート17 、18に供給する。N0Tl路
15 、16 、 ANDゲー) 17 、18よりな
る回路は回転パルス発生手段30を形成する。この回路
は4fパルスの出力10aを、識別信号14 aによっ
て、端子19に正回転パルス、端子肋に逆回転パルスと
して振りわけて出力する回路である。遅延回路11 、
13はエツジ検出回路10の遅延時間を考えデータ保持
時間を確保するための遅延回路である。
この回路の動作を第2図を参照して説明する。
信号A、Bがエツジ検出回路10に入力すると、EX−
OR回路101の出力が直接にあるいはNOT回路10
3で反転されて、単安定マルチバイブレータ102,1
04に入力するから結局信号A、倍信号の立上がり、立
下がりでパルスが生じ、エツジ回路の出力10 aが、
−周期を4等分した4fパルスとして出力する。この出
力10 aはD型フリップフロップ12にクロックとし
て入力し、信号Aを4等分した区画した値Anを次の区
画までラッチする。この結果、EX−OR回路14でA
。
OR回路101の出力が直接にあるいはNOT回路10
3で反転されて、単安定マルチバイブレータ102,1
04に入力するから結局信号A、倍信号の立上がり、立
下がりでパルスが生じ、エツジ回路の出力10 aが、
−周期を4等分した4fパルスとして出力する。この出
力10 aはD型フリップフロップ12にクロックとし
て入力し、信号Aを4等分した区画した値Anを次の区
画までラッチする。この結果、EX−OR回路14でA
。
とBn+1 との排他的論理和がとられ、回転方向の
識別信号14aが正回転で0”、逆回転で′″1゜とな
る。正回転ではNOT回路16で反転しANDゲート1
7を開くことで出力10 aのNOT回路15で反転し
た信号が正回転パルスとして端子19に生ずる。同様に
逆回転ではANDゲート18を開き逆回転パルスが端子
20に生ずる。
識別信号14aが正回転で0”、逆回転で′″1゜とな
る。正回転ではNOT回路16で反転しANDゲート1
7を開くことで出力10 aのNOT回路15で反転し
た信号が正回転パルスとして端子19に生ずる。同様に
逆回転ではANDゲート18を開き逆回転パルスが端子
20に生ずる。
以上、詳しく説明したように、本発明の回路はインクリ
メンタル・ロータリ・エンコーダの出力のように90°
位相の異なる2つの信号の位相関係を利用して両方の信
号の進み・遅れに従い、2つの区別した出力端子に一定
間隔のパルス列を出力するものである。このパルス列を
利用して角度・回転数などを計測できる。
メンタル・ロータリ・エンコーダの出力のように90°
位相の異なる2つの信号の位相関係を利用して両方の信
号の進み・遅れに従い、2つの区別した出力端子に一定
間隔のパルス列を出力するものである。このパルス列を
利用して角度・回転数などを計測できる。
本発明のパルス列は、信号を4等分して、4倍周波数と
して得られ、進み・遅れの識別信号は信号A、Bの4等
分された各区画の振幅値の対応関係の回転方向に対する
性質から求めるので、時間軸上での識別精度が高い。
して得られ、進み・遅れの識別信号は信号A、Bの4等
分された各区画の振幅値の対応関係の回転方向に対する
性質から求めるので、時間軸上での識別精度が高い。
このように、特別に符号盤を大きくすることなく、従来
の処理回路を本発明の処理回路におきかえることによっ
て、分解能を直ちに4倍とすることが可能になる。
の処理回路を本発明の処理回路におきかえることによっ
て、分解能を直ちに4倍とすることが可能になる。
なお4倍周波数パルスを正回転パルス・逆回転パルスに
振りわける本発明の回転パルス発生手段の回路は出力パ
ルスのパルス形式を従来のエンコーダ形式に合わせたも
ので、別の形式の出力信号とする場合には適宜回路を変
更すればよい。
振りわける本発明の回転パルス発生手段の回路は出力パ
ルスのパルス形式を従来のエンコーダ形式に合わせたも
ので、別の形式の出力信号とする場合には適宜回路を変
更すればよい。
また、本発明は主として、インクリメンタリ・ロータリ
・エンコーダの出力の信号処理回路として用いられるが
、必ずしもそれに限定されず、90°位相差の2信号を
発生するエンコーダならばいか彦るものにも適用される
ことはいうまでもない。
・エンコーダの出力の信号処理回路として用いられるが
、必ずしもそれに限定されず、90°位相差の2信号を
発生するエンコーダならばいか彦るものにも適用される
ことはいうまでもない。
第1図は本発明の一実施例のブロック図、第2図はその
動作タイムチャート、第3図、第4図は従来例の回路図
、タイムチャートである。 10・・・エツジ検出回路、11 、13・・・遅延回
路、12・・・D型フリップフロップ、14・・・EX
−OR回路、15 、16・・・NOT回路、17 、
18・・・ANDゲート、(9)・・・回転パルス発生
手段。
動作タイムチャート、第3図、第4図は従来例の回路図
、タイムチャートである。 10・・・エツジ検出回路、11 、13・・・遅延回
路、12・・・D型フリップフロップ、14・・・EX
−OR回路、15 、16・・・NOT回路、17 、
18・・・ANDゲート、(9)・・・回転パルス発生
手段。
Claims (1)
- 【特許請求の範囲】 回転計測の手段として、互いに90°位相の異なる2相
信号の位相関係から角度・回転数などを求める信号処理
回路において、 前記2相信号の各々の立上り、立下りエッジを検出し4
倍周波数の4fパルスを発生するエッジ検出回路と、2
相信号のうちの1信号を入力し、4fパルスをクロック
入力とするラッチ回路と、前記ラッチ回路の出力と2相
信号の他の1信号との排他的論理和をとり、回転方向の
識別信号を出力するEX−OR回路と、前記識別信号に
より4fパルスを分離しそれぞれ正回転パルス・逆回転
パルスとして出力する回転パルス発生手段と、を具備し
たことを特徴とする信号処理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24886284A JPS61126421A (ja) | 1984-11-26 | 1984-11-26 | インクリメンタル・ロ−タリ・エンコ−ダ出力様の信号処理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24886284A JPS61126421A (ja) | 1984-11-26 | 1984-11-26 | インクリメンタル・ロ−タリ・エンコ−ダ出力様の信号処理回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61126421A true JPS61126421A (ja) | 1986-06-13 |
Family
ID=17184526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24886284A Pending JPS61126421A (ja) | 1984-11-26 | 1984-11-26 | インクリメンタル・ロ−タリ・エンコ−ダ出力様の信号処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61126421A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS639818A (ja) * | 1986-06-30 | 1988-01-16 | Fanuc Ltd | 半導体磁気センサ− |
JPH0630706U (ja) * | 1992-09-29 | 1994-04-22 | 日本電気ホームエレクトロニクス株式会社 | エンコーダカウンタ |
-
1984
- 1984-11-26 JP JP24886284A patent/JPS61126421A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS639818A (ja) * | 1986-06-30 | 1988-01-16 | Fanuc Ltd | 半導体磁気センサ− |
JPH0630706U (ja) * | 1992-09-29 | 1994-04-22 | 日本電気ホームエレクトロニクス株式会社 | エンコーダカウンタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62162968A (ja) | 速度検出装置 | |
JPH0447765B2 (ja) | ||
JPS61126421A (ja) | インクリメンタル・ロ−タリ・エンコ−ダ出力様の信号処理回路 | |
JPS592107A (ja) | インタ−フエイス装置 | |
US4599600A (en) | Conversion of quadrature signals into counter control pulses | |
US4664523A (en) | Apparatus for increasing the resolution of a laser gyroscope | |
JPH04346069A (ja) | 速度信号生成回路 | |
JP2891472B2 (ja) | 速度信号検出回路 | |
JPH0434417Y2 (ja) | ||
JPH0619368B2 (ja) | 回転方向パルスの発生回路 | |
JP2541161B2 (ja) | パルスジェネレ―タ用微分信号カウンタの制御信号作成回路 | |
KR940003383Y1 (ko) | 모터의 회전속도 검출회로 | |
JPS61182579A (ja) | レゾルバ速度検出方式 | |
JPH0234613Y2 (ja) | ||
JPH11248488A (ja) | エンコーダの信号処理方法及び装置 | |
JP3045345B2 (ja) | Acサーボ用エンコーダ | |
JP2778170B2 (ja) | 位置検出装置 | |
JPS6127226Y2 (ja) | ||
JPS63119319A (ja) | 位相判別処理回路 | |
JPH0571982A (ja) | 位置・速度検出方式 | |
Gannavarapu et al. | Decoding Quadrature Signals using AT90CAN128 | |
JP2000213925A (ja) | 位置検出装置 | |
JPH0214617A (ja) | カウンタ装置 | |
JPH03199970A (ja) | モータの回転速度検出方法 | |
JPH01113670A (ja) | 回転検出器 |