JPS62151958A - 仮想アドレス変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、論理アドレスを物理アドレスに変換し、処理
を行う情報処理装置の仮想アドレス変換装置に関するも
のである。

従来の技術 従来の仮想アドレス変換装置としては、例えば特開昭５
８−１７５８６号公報に示されている。

第３図はこの従来の仮想アドレス変換装置ｊＴの構成図
を示すものである。

１０は論理アドレスレジスタ、１５ｏはアドレス変換テ
ーブル（以下ＡＣＴと記す）、１６０は物理ページ番号
ビット幅、３０はアドレス変換索引バッファ（ＴＬＢ）
、１了４は仮想ページ番号を示す信号、１７６はページ
内アドレスの−に１位２ビツトの信号、１７０はページ
内アドレス上位２ビット付加の仮想ページ番号を示す信
号、１７２ハハートウエアにより固定されるページ内の
ページ内アドレスの信号、１６２はハードウェアの構成
によって固定的に定まる大きさのページに」：る３ペー
ジ 物理ページ番号の信号、１５２は仮想ページと同じ大き
さの物理ページ番号の信号である。

以上のように構成された従来の仮想アドレス変換装置に
おいて、システムはハードウェアにより固定されている
ページサイズによりＴＬＢ３０をアクセスし、論理アド
レスレジスタ１ｏにより与えられる論理アドレスに対し
て対応する物理ページ番号を得、物理アドレスレジスタ
４０へ、ページ内アドレス１７２と供に格納し、物理ア
ドレスを得る。

プログラムとハードウェアでアクセスするページのサイ
ズは異っており、プログラムにおいては、ハードウェア
により決定されるページの内、連続した複数の論理ペー
ジを１つの仮想ページとみなし処理を行う。そのために
、アドレス変換時にＴＬＢ３０がミスヒツトすると、論
理アドレスレジスタより仮想ページ番号を信号１７４よ
り読み出し、ＡＣＴ１５０へ入力する。ＡＣＴ１５ｏに
おいて、仮想ページ番号と対応する物理ページ番号の変
換対が格納されており、入力された仮想ページ番号に対
応する物理ページ番−８１５２を出力する。この時仮想
ページ番号１７４及び物理ページ番号１５２はソフトウ
ェアにより決定される仮想ページのページ幅に対応して
いる。信号１５２をハードウェアでアクセス可能なペー
ジ幅に変更するために、仮想ページ内のアドレスの−に
１位ビット１７らを読み出す。この−に位ビｙ　ｌ□　
１７６ｉｌ’、ハードウェアにより決定されるページ幅
をこえる」二位のビットであり、ソフトウェアに」二り
このビット幅は決定され、仮想ページ内の固定サイズの
ページ数を示している。信号１５２及び信号１アロによ
りハードウェアでアクセス可能なページ幅に対応する物
理ページ番号１６０へ変換し、イ；）号１６２によって
ＴＬＢ３０に入力される。この時、論理アドレスレジス
タ１０よりハードウェアで認識されるページサイズによ
るページ番シＪがｍｅみ出され、アドレス変換対として
ＴＬＢ３０へ格納され、ＴＬＢ３０を更新する。

ＴＬＢ３０の更新後再度ページ番号１７０によりＴＬＢ
３０をアクセスし、対応する物理ページ５ページ 番号３４を得るとともに、ハードウェアにより決定され
るページサイズのページ内におけるアドレス１７２を論
理アドレスレジスタ１ｏより読み出し、物理アドレスレ
ジスタ４ｏへ格納し、物理アドレスを得、信号４２を通
じて物理アドレス４２へ出力する。

発明が解決しようとする問題点 しかしながら上記のような構成では、プログラムがハー
ドウェアでアクセスされるページ幅とは異なるサイズの
ページをアクセス可能とするために、ＡＣＴ１５０及び
Ｔ　Ｉ、　Ｂ　３０ノ２−１１）ノ変換装置を必要とす
る。また、ハードウェアとは異なるページを定義するた
めに、物理メモリ上で連続ページとして管理する必要が
ある。そのために、ページのスワップインまたはスワッ
プアウトを行う際に一度に大きなサイズのデータを２次
記憶との間で転送を行う必要があり、より多くの時間を
要したり管理が複雑になるという問題を有していた。

本発明はかかる点に鑑み、ハードウェアで定義されるペ
ージとは別に新たなページを再定義する６　へ−／ ことなく、従って物理メモリ上で連続したページの確保
を不必要とするとともに、連続した数ページを高速にア
クセスすることを可能とする仮想アドレス変換装置を提
供することを目的とする。

問題点を解決するだめの手段 本発明は、論理ページ番号と物理ページ番号の変換対を
複数格納したＴＬＢと、主記憶装置より読み出されたデ
ータを保持するデータキャッシュと、前記ＴＬＢがミス
ヒツトした場合にミスヒツトしたページの物理ページ番
号を前記データキャッシュより求め、前記ＴＬＢへ格納
し、データキャッシュがミスヒントした場合は、アドレ
ス変換を行っているページを含み指定されたページ数分
の論理ページに対応する物理ページ発温を主記憶上の変
換テーブルにより求め、データキャッシュに格納すると
ともにミスヒツトしたページの物理ページ番号をＴＬＢ
へ格納するアドレス索引回路を備えた仮想アドレス変換
装置である。

作用 本発明は前記した構成により、ＴＬＢがミスヒ７ペーノ ソトシた場合は、データキャッシュ内にミスヒツトした
論理ページに対応するページテーブルエン）　＋）　（
Ｐ　Ｔ　Ｅ　）が格納されているかどうかを検索し、ヒ
ツトすればＰＴＨの内容をＴＬＢへ格納し、データキャ
ッシュにおいてもミスヒツトした場合は、主メモリに格
納されている変換テーブルをサーチし、ミスヒントした
論理ページ番号を含む指定されたサイズ分の連続した論
理ページのＰＴＥをデータキャッシュに格納するととも
に、ミスヒツトしたページの物理ページ番号をＴＩ、Ｂ
へ格納する。この変換テーブルのサーチは、変換テーブ
ルを常に先頭からサーチする必要がなく、同一のページ
テーブル内のＰＴＥを連続して読み出せばよく、連続し
た論理ページのＰＴＥがデータキャッシュ」二にあるた
めに、ＴＬＢにおいてミスヒツトした場合でも、アクセ
ス時間の短かいデータキャッシュからＰＴＥを読み出せ
るため、短時間にアドレス変換が行われる。

実施例 第１図は本発明の第１の実施例におけるアドレス変換装
置の構成図を示す人ものである。

第１図において、１０はアドレス泪算回路、２゜は論理
アドレスレジスタ、４０は物理アドレスレジスタ、３０
はＴＬＢ、５０はアドレス索引回路、６ｏはデータキャ
ッシュ、７０は主メモリ、８゜はセレクタ、９Ｑはマイ
クロプロセッサザブシステム、１００はデータキャッシ
ュザブシステム、１１０は主メモリサブシステムである
。

以上のように構成された本実施例のアドレス変換装置に
ついて、以下その動作を説明する。

アドレス計算回路１０により作成された論ｊ２１１アド
レスはライン１２により論理アドレスレジスタ２０に格
納される。論理アドレスから物理アドレスへ変換するた
めに、ライン２２を通して論理ページ番号がＴＬＢ３０
へ渡される。ＴＬＢ３０において論理ページ番号に対応
するエンドすの有無を確認し、ヒツトした場合は論理ペ
ージ番号に対応する物理ページ番号をライン３４を通じ
て読み出し、物理アドレスレジスタ４ｏへ格納する。そ
の際データキャッシュ６ｏは信号６２によりピノ９ペー
ジ トしたことをアドレス索引回路５０へ通知する。

論理アドレスレジスタ２０内に格納されているページ内
オフセットがライン２４を通して物理アドレスレジスフ
４ｏに格納され、物理アドレスを作成し変換は終了する
。この時、セレクタ８ｏは物理アドレスレジスタ４０の
内容をライン４２より入力し、物理アドレスバス８２へ
出力されるように設定されている。

ＴＬＢ３０においてミスヒツトした場合は、ＴＬＢ３０
はミスヒツト信号３２を出力し、アドレス索引回路５０
へＴＬＢ３０がミスヒツトである事を伝えるとともに、
セレクタ８０をアドレス索引回路５０から出力されるラ
イン５６の入力を物理アドレスバス８２へ出力するよう
に切り換える。

アドレス索引回路５ｏでは、論理ページ番号をライン２
２を通して取り込み、対応する物理ページ番号のサーチ
を開始する。アドレスサーチは、一般の論理−物理アド
レス変換により行われる。

アドレス索引回路５０においてアドレス変換を１０ヘー
−ノ゛ 行う場合は、物理アドレスバス８２に読み出す物理アド
レスを出力し、主メモリ１１０をアクセスする前にデー
タキャッシュ６ｏを信号６４によりアクセスし、必要な
データが格納されているかどうかを確認した後、ミスヒ
ツトした場合には信号５２により主メモリをアクセスす
る。

一般にページングによる仮想アドレスのアドレス変換は
第２図に示す方式により行われる。図においては２段の
テーブルサーチによるアドレス変換の例を示している。

第２図において２００　ｋｌ−論理アドレスであり、２
１０は一段目のページデープルを指定するペースレジス
タ、２２０　ｉｄ：　　１９　Ｆ＝１のページテーブル
、２２２は論理アドレス２００内の第１フイールドによ
り示さノ１．る一段［１のページテーブル内のオフセッ
トにより］１１定されるＰＴＥであり、２段目のページ
テーブルを指定する。

２３０は２段目のページテーブル、２３２れｌ：ＰＴＥ
２２２と同様に論理アドレス２ｏ○内の第２フイールド
により指定されるＰＴＦ、で、１−１標ページを指定す
る。２４０は目標ページであり、論理アド１１　ページ レス２００内の第３のフィールドによりページ内のオフ
セットが指定され、仮想アドレスに対応する物理アドレ
スが得られるＯ 従って、第１図におけるアドレス索引回路５０は、上記
の手順により目標のページの物理ページアドレスを得る
。そのために、図２におけるＰＴＥ２２２および２３２
をアクセスする必要がある。

上記ＰＴＥ２２２、及び２３２がデータキャッシュ６０
上に無い場合は、主メモリ７０よりロードされ格納され
る。但しＰＴＥ２３２がデータキャッシュ上に存在しな
い場合は、そのページが始めてアクセスされたとみなし
、他の手段により指定される連続したサイズ分のページ
の物理ページ番号をキャッシュ上に格納しておく。この
操作は、図２において、ページテーブル２３０内のオフ
セットを増加するだけで物理ページ番号を求めることが
可能である。

目標ページの物理ページアドレスが求まった場合は、デ
ータキャッシュ６Ｑまだは主メモリ７゜よりデータバス
８４へ読み出すとともに、ＴＬＢ３０への格納信号５８
を出力し、ＴＬＢ３０へ格納する。’］”ＬＢ３０への
物理ページ番号の格納後、再度ＴＬＢ３０におけるアド
レス変換を（−ｉい、物５１（ｌページアドレスをライ
ン４２を通じて物理アドレスレジスタ４０へ格納する。

格納後の処’７１’　１１７１　ＴＬＢ３０においてヒ
ツトした場合と同様である。

なお実施例において、ＴＬＢ３０およびデータキャッシ
ュ６０の構成方法−一とわない。

発明の詳細 な説明したように、本発明によれば、バー・ドウエアに
より定義されるページのサイズとは異なる仮想ページを
アクセス可能とする機能をＲ’ｉｌこせることなく、連
続したページの高速アクセスを可能とするとともに、こ
の機能を実現する／ξめに多くのハードウェアを追加す
る必要はない。

また、ページフォールトが生じた場合に、連続してＰＴ
ＫＯ先読みをしておくために、アドレス変換時１…は、
全てのページの変換をテーブルを４σ回先頭からサーチ
するよりも短かくすることができ、その実用的効果は太
きい。

１３ペーノ

【図面の簡単な説明】

第１図は本発明の一実施例における仮想アドレス変換装
置の構成図、第２図は物理−アドレス変換の概要を説明
するための概念図、第３図は従来の仮想アドレス変換装
置の構成図である０１０・・・・・・アドレス計算回路
、２０・・・・・・論理アドレスレジスタ、３ｏ・・・
・・・ＴＬＢ、４ｏ・・・・・・物理アドレスレジスタ
、５０・・・・・・アドレス索引回路、６０・・・・・
・データキャッシュ、７０・・・・・・主メモリ、９０
−・・・・・マイクロプロセッササブシステム、１ｏＯ
・・・・・・データキャッシュサブシステム、１１０・
・・・・・主メモリサブシステム、１５０・・・・・・
ＡＣＴ、２ｏ。 ・・・・・・論理アドレス、２１ｏ・・・・・・ペース
レジスタ、２２０・・・・・・第１段ページテーブル、
２３０・・・・・・第２段ページテーブル、２４０・・
・・・・目標ページ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図

Claims (1)

【特許請求の範囲】
1. 論理アドレスから物理アドレスへ変換するための変換対
   を複数格納したアドレス変換索引バッファと、主記憶装
   置より読み出されたデータを保持するデータキャッシュ
   と、前記アドレス変換索引バッファがミスヒットとた場
   合に論理ページ番号に対応する物理ページ番号を前記デ
   ータキャッシュより求め前記アドレス変換索引バッファ
   へ格納し、前記データキャッシュが目標ページの検索に
   おいてヒットしない場合は、アドレス変換を行っている
   ページを含む連続した論理ページの、指定されたページ
   数分のページテーブルエントリを主記憶より読み出し前
   記データキャッシュへ格納するとともに、アドレス変換
   の対象となっているページの物理ページ番号を前記アド
   レス変換索引バッファへ格納するアドレス索引回路とを
   備えたことを特徴とする仮想アドレス変換装置。