JPS6215013B2 - - Google Patents
Info
- Publication number
- JPS6215013B2 JPS6215013B2 JP52128925A JP12892577A JPS6215013B2 JP S6215013 B2 JPS6215013 B2 JP S6215013B2 JP 52128925 A JP52128925 A JP 52128925A JP 12892577 A JP12892577 A JP 12892577A JP S6215013 B2 JPS6215013 B2 JP S6215013B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- power supply
- signal
- peak
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 description 15
- 230000001360 synchronised effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
Landscapes
- Stand-By Power Supply Arrangements (AREA)
Description
【発明の詳細な説明】
本発明は、商用電源等の予備電源からインバー
タ電源に切替える時の電圧変動を小さくしたイン
バータ電源装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an inverter power supply device that reduces voltage fluctuations when switching from a backup power source such as a commercial power source to an inverter power source.
負荷にインバータ電源から電力を供給する方式
において、インバータ電源の事故等に備えて商用
電源又は別のインバータ電源からなる予備電源を
用意することがある。第１図はこの種の方式を示
すブロツク図であつて、商用電源同期及び自動電
圧調整型インバータ１及び商用電源２は第１及び
第２の高速スイツチ３及び４を介して負荷５に選
択的に接続される。即ち事故等でインバータ１が
運転を停止している期間には商用電源２から負荷
５に電力を供給する。インバータ１の運転が可能
になれば、高速スイツチ３をオフに保つた状態
で、インバータ１を商用電源と同相となるように
運転した後に第２図Ａに示す如く切替信号を高速
スイツチ３及び４に送り、時点t1でスイツチ４を
オフにし、スイツチ３をオンにする。これにより
商用電源２からの電力供給は遮断され、インバー
タ１から負荷５に電力が供給される。このような
切替によつて負荷電圧の波形は連続的になり、ま
た負荷側のトランス等の偏励磁の心配もなくな
る。しかし、切替時に比較的高インピーダンスの
インバータ１が無負荷状態から全負荷状態になる
ので、負荷電圧はインバータ１の内部インピーダ
ンスにより切替直後の１〜２サイクルの間電圧降
下してしまう。そしてこの電圧降下が大きいと負
荷に悪影響を及ぼす。 In a method of supplying power to a load from an inverter power source, a backup power source consisting of a commercial power source or another inverter power source may be prepared in case of an accident with the inverter power source. FIG. 1 is a block diagram showing this type of system, in which a commercial power supply synchronous and automatic voltage regulating inverter 1 and a commercial power supply 2 are selectively connected to a load 5 via first and second high speed switches 3 and 4. connected to. That is, during a period when the inverter 1 is out of operation due to an accident or the like, power is supplied from the commercial power source 2 to the load 5. When the inverter 1 can be operated, the inverter 1 is operated in the same phase as the commercial power supply with the high-speed switch 3 kept off, and then the switching signal is transmitted to the high-speed switches 3 and 4 as shown in FIG. 2A. and turns off switch 4 and turns on switch 3 at time t1 . As a result, the power supply from the commercial power supply 2 is cut off, and power is supplied from the inverter 1 to the load 5. By such switching, the waveform of the load voltage becomes continuous, and there is no need to worry about biased excitation of the transformer on the load side. However, since the relatively high-impedance inverter 1 changes from a no-load state to a full-load state at the time of switching, the load voltage drops for one to two cycles immediately after switching due to the internal impedance of the inverter 1. And if this voltage drop is large, it will have an adverse effect on the load.
そこで、本発明の目的は、予備電源からインバ
ータ電源への切替時の電圧降下を低減するように
したインバータ電源装置を提供することにある。 SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide an inverter power supply device that reduces voltage drop when switching from a standby power source to an inverter power source.
上記目的を達成するための本発明に係わるイン
バータ電源装置は、予備交流電源同期及び自動電
圧調整型インバータ電源と、前記インバータ電源
と負荷との間に設けられた第１の高速スイツチ
と、予備交流電源と前記負荷との間に設けられた
第２の高速スイツチと、前記インバータ電源の出
力電圧又は前記予備交流電源の出力電圧のピーク
時点を検出するピーク検出回路と、前記ピーク検
出回路からピーク時点検出信号が発生した時点で
前記第１の高速スイツチをオフからオンに切替え
る信号を発生すると共に前記第２の高速スイツチ
をオンからオフに切替える信号を発生するスイツ
チ制御回路とを備えて構成されている。 In order to achieve the above object, an inverter power supply device according to the present invention includes: a standby AC power supply synchronization and automatic voltage adjustment type inverter power supply; a first high-speed switch provided between the inverter power supply and the load; a second high-speed switch provided between the power source and the load; a peak detection circuit that detects the peak point of the output voltage of the inverter power source or the output voltage of the auxiliary AC power source; and a switch control circuit that generates a signal for switching the first high-speed switch from off to on and a signal for switching the second high-speed switch from on to off when a detection signal is generated. There is.
上記本発明によれば、ピーク検出回路を設け、
ピーク時点でインバータ電源に切替えるので、切
替時点のピーク値は予備電源で決まり、正常値と
なる。次のピーク値はインバータ出力電圧によつ
て決定されるが、前のピークから半サイクル経過
しているので、正常に近いピーク値となり、結局
ピーク−ピーク間電圧値の変動の少ない切替が可
能になる。 According to the present invention, a peak detection circuit is provided,
Since the power is switched to the inverter power supply at the peak time, the peak value at the time of switching is determined by the backup power supply and becomes a normal value. The next peak value is determined by the inverter output voltage, but since half a cycle has passed since the previous peak, the peak value is close to normal, making it possible to switch with less fluctuation in peak-to-peak voltage value. Become.
以下、図面を参照して本発明の１実施例に付い
て述べる。 Hereinafter, one embodiment of the present invention will be described with reference to the drawings.
第３図は本発明の１実施例に係わる商用電源を
予備電源としてインバータ電源装置を示すブロツ
ク図である。この第３図の装置においても、商用
同期及び電圧調整型インバータ１と負荷５との間
に第１の高速スイツチ３が設けられ、また商用電
源２と負荷５との間に第２の高速スイツチ４が設
けられている。しかし、この装置では、商用電源
２からインバータ１への切替を任意時点に行わず
に特定された時点で行うように構成されている。
このため、新たにピーク検出回路６及びスイツチ
制御回路７が設けられている。上記ピーク検出回
路６は商用電源同期のインバータ１の出力電圧を
検出するためにインバータ１の出力に結合されて
いる。上記スイツチ制御回路７は切替指令回路８
から得られる切替指令信号とピーク検出回路６か
ら得られるピーク時点検出信号（切替指令信号が
発生した後に得られる最初のピーク信号）との両
方が同時に発生している時に第１の高速スイツチ
３をオフからオンに切替える信号を発生し、また
第２の高速スイツチ４をオンからオフに切替える
信号を発生するものである。尚、インバータ１か
ら商用電源２への切替はピーク検出に無関係にな
される。 FIG. 3 is a block diagram showing an inverter power supply device using a commercial power source as a backup power source according to an embodiment of the present invention. In the device shown in FIG. 3, a first high-speed switch 3 is also provided between the commercial synchronous and voltage-regulated inverter 1 and the load 5, and a second high-speed switch is provided between the commercial power source 2 and the load 5. 4 is provided. However, this device is configured to switch from the commercial power source 2 to the inverter 1 not at an arbitrary time but at a specified time.
For this reason, a peak detection circuit 6 and a switch control circuit 7 are newly provided. The peak detection circuit 6 is coupled to the output of the inverter 1 in order to detect the output voltage of the inverter 1 synchronized with the commercial power supply. The switch control circuit 7 is a switching command circuit 8.
The first high-speed switch 3 is activated when both the switching command signal obtained from the switching command signal and the peak point detection signal obtained from the peak detection circuit 6 (the first peak signal obtained after the switching command signal is generated) are occurring simultaneously. It generates a signal for switching from off to on, and also generates a signal for switching the second high speed switch 4 from on to off. Note that switching from the inverter 1 to the commercial power source 2 is performed regardless of peak detection.
上述のように構成された装置で負荷５に電力を
供給する場合には、第１の高速スイツチ３をオ
ン、第２の高速スイツチ４をオフにしてインバー
タ１から負荷５に定電圧制御された電力を供給す
る。インバータ１が故障したり、インバータ１の
点検が必要になつたときには、自動又は手動で第
１の高速スイツチ３をオフにし、第２の高速スイ
ツチ４をオンにする。これにより、インバータ１
からの給電が遮断され、予備電源として働く商用
電源２から負荷５に電力が供給される。 When supplying power to the load 5 with the device configured as described above, the first high-speed switch 3 is turned on and the second high-speed switch 4 is turned off so that constant voltage control is applied from the inverter 1 to the load 5. Supply electricity. When the inverter 1 breaks down or needs to be inspected, the first high speed switch 3 is automatically or manually turned off and the second high speed switch 4 is turned on. As a result, inverter 1
The power supply from the load 5 is cut off, and power is supplied to the load 5 from the commercial power supply 2 that serves as a backup power supply.
インバータ１の修理点検が完了し、正常動作が
可能になれば、第１の高速スイツチ３をオフに保
つた状態でインバータ１の無負荷運転を開始す
る。またインバータ１を商用電源２に同期した状
態に運転する。即ちインバータ出力電圧が商用電
源電圧と同相となるように運転する。第４図Ａ〜
Ｇは第３図のＡ〜Ｇ点の波形又は状態を示すもの
であり、第４図Ｂのt2時点以前は上述の商用同期
無負荷運転のインバータ出力電圧を示している。
ピーク検出回路６からは第４図Ｂに示す商用同期
のインバータ出力電圧のピークに対応した時点で
第４図Ｃに示すピーク信号（ピーク時点検出信
号）が発生する。インバータ１の商用同期運転が
安定したら、切替指令回路８から第４図Ａに示す
切替指令信号をt1時点で送出する。この装置では
切替指令信号がt1時点で発生しても直ちに切替え
は行われない。第４図Ａに示す切替指令信号と第
４図Ｃに示すピーク信号は制御回路７に入力し、
両者の論理積出力が発生するt2時点で第４図Ｄに
示す切替信号が発生する。第４図Ｄには第１の高
速スイツチ３をオンにする切替信号が示されてい
るが、同時に第２の高速スイツチ４をオフにする
切替信号も発生する。従つて、第４図Ｅに示す如
くt2時点で第１の高速スイツチ３はオフからオン
に転換し、また第４図Ｆに示す如くt2時点で第２
の高速スイツチ４がオンからオフに転換する。こ
のため、商用電源２から負荷５への給電が遮断
し、インバータ１から負荷への給電が開始する。
従つて、負荷電圧は第４図Ｇに示す如くt2時点以
前は商用電源電圧で決定され、t2時点以後ではイ
ンバータ出力電圧で決定される。t2時点で商用電
源２からインバータ電源１に切替えても、インバ
ータ１は比較的高インピーダンス電源であるの
で、電圧降下が生じる。しかし、t2時点の負荷電
圧のピーク値は商用電源２の出力電圧のピークに
よつて決定されるので、切替時点近傍における大
幅なピーク低下は発生しない。半サイクル後のt3
時点で再びピークとなるが、半サイクルの間には
電圧調整回路の応答遅れによる影響が少なくな
り、正常ピーク値に近いピーク電圧値となる。従
つて、切替時にピーク−ピーク値（ピーク・ツ
ウ・ピーク値）が大幅に低下することがなくな
り、交流リレーの自己保持接点が電圧低下で解放
されるような悪影響が生じない。またJEM（日
本電機工業会規格）では、インバータの過渡電圧
変動を、安定状態でのピーク−ピーク間電圧と、
過渡電圧のピーク−ピーク間電圧との比であらわ
すように定められており、このような規格による
過渡電圧変動を大幅に改善することが出来る。 When the repair and inspection of the inverter 1 is completed and normal operation is possible, the no-load operation of the inverter 1 is started with the first high-speed switch 3 kept off. Further, the inverter 1 is operated in synchronization with the commercial power source 2. That is, the inverter is operated so that its output voltage is in phase with the commercial power supply voltage. Figure 4 A~
G indicates the waveform or state of points A to G in FIG. 3, and before time t2 in FIG. 4B indicates the inverter output voltage of the above-mentioned commercial synchronous no-load operation.
The peak detection circuit 6 generates a peak signal (peak time detection signal) shown in FIG. 4C at a time point corresponding to the peak of the commercially synchronized inverter output voltage shown in FIG. 4B. When the commercial synchronous operation of the inverter 1 becomes stable, the switching command circuit 8 sends out the switching command signal shown in FIG. 4A at time t1 . In this device, even if a switching command signal is generated at time t1 , switching is not performed immediately. The switching command signal shown in FIG. 4A and the peak signal shown in FIG. 4C are input to the control circuit 7,
At time t2 when the AND output of both is generated, the switching signal shown in FIG. 4D is generated. Although FIG. 4D shows a switching signal that turns on the first high speed switch 3, a switching signal that turns off the second high speed switch 4 is also generated at the same time. Therefore, as shown in FIG. 4E, the first high speed switch 3 is turned from off to on at time t2 , and as shown in FIG .
The high speed switch 4 switches from on to off. Therefore, power supply from the commercial power supply 2 to the load 5 is cut off, and power supply from the inverter 1 to the load is started.
Therefore, as shown in FIG. 4G, the load voltage is determined by the commercial power supply voltage before time t2 , and determined by the inverter output voltage after time t2 . Even if the commercial power source 2 is switched to the inverter power source 1 at time t 2 , a voltage drop occurs because the inverter 1 is a relatively high impedance power source. However, since the peak value of the load voltage at time t 2 is determined by the peak of the output voltage of the commercial power supply 2, a significant drop in the peak near the switching time does not occur. t 3 after half cycle
However, during the half cycle, the influence of the response delay of the voltage regulating circuit decreases, and the peak voltage value becomes close to the normal peak value. Therefore, the peak-to-peak value (peak-to-peak value) does not drop significantly during switching, and there is no adverse effect such as the self-holding contact of the AC relay being released due to a voltage drop. In addition, JEM (Japan Electrical Manufacturers Association Standard) defines the transient voltage fluctuation of an inverter as the peak-to-peak voltage in a stable state.
It is defined to be expressed as the ratio of the peak-to-peak voltage of the transient voltage, and it is possible to significantly improve transient voltage fluctuations caused by such standards.
インバータ１は電圧制御型インバータであれば
どのような形式のものでもよいが、この実施例で
は第５図に示す構成のサイリスタインバータとな
つている。このサイリスタインバータにおいては
直流電源端子１１と１２との間に４個のサイリス
タ１３ａ，１３ｂ，１３ｃ，１３ｄがブリツジ形
に接続され、出力変圧器１４の一端がサイリスタ
１３ａと１３ｂとの間に接続された転流用リアク
トル１５の中間タツプ１６に接続され、出力変圧
器１４の他端がサイリスタ１３ｃと１３ｄとの間
に接続された転流用リアクトル１７の中間タツプ
１８に接続されている。尚、１９ａ，１９ｂ，１
９ｃ及び１９ｄは転流用コンデンサ、２０ａ，２
０ｂ，２０ｃ及び２０ｄはダイオード、２１は平
滑回路である。このインバータを動作させるには
サイリスタ１３ａ〜１３ｄのゲートに第６図Ａ〜
Ｄに示す様なゲート信号を印加する。これによ
り、サイリスタ１３ａと１３ｄとの両方がオン状
態のときに第１の方向の出力電圧が得られ、サイ
リスタ１３ｂと１３ｃとの両方がオン状態のとき
に第２の方向の出力電圧が得られる。即ち第６図
Ｅに示す如き出力電圧が得られる。このインバー
タで出力電圧の制御をするときには、例えば、第
６図Ａ〜Ｄに示すゲート信号のうちの第６図Ａ及
びＢのゲート信号の位相を点線で示す如く移相す
る。これにより、出力電圧が第６図Ｅに示す如く
変化する。 The inverter 1 may be of any type as long as it is a voltage controlled inverter, but in this embodiment it is a thyristor inverter having the configuration shown in FIG. In this thyristor inverter, four thyristors 13a, 13b, 13c, and 13d are connected in a bridge configuration between DC power supply terminals 11 and 12, and one end of an output transformer 14 is connected between thyristors 13a and 13b. The other end of the output transformer 14 is connected to an intermediate tap 18 of a commutation reactor 17 connected between thyristors 13c and 13d. In addition, 19a, 19b, 1
9c and 19d are commutation capacitors, 20a, 2
0b, 20c and 20d are diodes, and 21 is a smoothing circuit. To operate this inverter, the gates of thyristors 13a to 13d are
Apply a gate signal as shown in D. As a result, an output voltage in the first direction is obtained when both thyristors 13a and 13d are in the on state, and an output voltage in the second direction is obtained when both thyristors 13b and 13c are in the on state. . That is, an output voltage as shown in FIG. 6E is obtained. When controlling the output voltage with this inverter, for example, the phase of the gate signals shown in FIGS. 6A and 6B among the gate signals shown in FIGS. 6A to 6D is shifted as shown by the dotted line. As a result, the output voltage changes as shown in FIG. 6E.
インバータ１の商用電源同期運転は例えば第７
図の回路で行う。第７図ではインバータ１の出力
電圧を検出し、これに基づいてゲート制御回路２
８でインバータを構成するサイリスタの導通位相
を制御する信号を形成するように構成されてい
る。またこの装置には、商容周波数入力端子２２
から付与される例えば50Hzの商用周波数信号でロ
ツクするために、位相補正器２３、位相比較器２
４、ローパスフイルタ２５、電圧制御振器即ち
VCO２６から成るフエーズ・ロツク・ループ
（PLL）が設けられ、VCO２６が分周器２８に結
合されている。この回路でインバータ１を商用周
波数信号に同期させて運転する場合には、位相比
較回路２４に基準信号としての商用周波数信号と
比較信号としてのインバータ出力信号とが入力さ
れ、PLL動作によつてインバータ出力信号の位相
が商用周波数信号に一致するように制御され、商
用電源に同期したインバータ出力が得られる。 For example, the commercial power supply synchronous operation of inverter 1
This is done using the circuit shown in the figure. In FIG. 7, the output voltage of the inverter 1 is detected, and based on this, the gate control circuit 2
8 is configured to form a signal for controlling the conduction phase of the thyristor constituting the inverter. This device also includes a commercial frequency input terminal 22.
For example, a phase corrector 23 and a phase comparator 2 are used to lock with a commercial frequency signal of 50 Hz provided from
4. Low-pass filter 25, voltage-controlled oscillator, i.e.
A phase lock loop (PLL) consisting of a VCO 26 is provided which is coupled to a frequency divider 28. When the inverter 1 is operated in synchronization with a commercial frequency signal using this circuit, the commercial frequency signal as a reference signal and the inverter output signal as a comparison signal are input to the phase comparator circuit 24, and the inverter is The phase of the output signal is controlled to match the commercial frequency signal, and an inverter output synchronized with the commercial power source is obtained.
第８図はピーク検出回路６及び制御回路７を更
に詳しく示すものであり、第９図Ａ〜Ｊは第８図
のAJ点の波形を示すものである。インバータ１
の出力回路に接続される入力端子３１に入力され
た第９図Ａに示すインバータ出力電圧は、コンパ
レータ３２にて矩形波に整形され、コンパレータ
３２の出力段のトランジスタ３３のコレクタには
第９図Ｂの矩形波信号が得られる。この信号は、
符号反転回路３４，３５，３６、抵抗R6，R7、
コンデンサC4，C5、及びNAND回路３７，３８
から成る微分回路に付与されて、第９図Ｂの矩形
波の前縁と後縁とで第９図Ｃに示す負の微分パル
スを発生する。この第９図Ｃのパルスはインバー
タ出力電圧の零点に略対応して発生する。第９図
ＣのパルスはIC構成の単安定マルチバイブレー
タ３９に付与され、単安定マルチバイブレータ３
９からは第９図Ｃのパルスで立上つて略90度持続
する第９図Ｄのパルスが得られる。第９図Ｄのパ
ルスは符号反転回路４０，４１，４３、NAND回
路４２、抵抗R9、コンデンサC8から成る回路に
付与されて第９図Ｅに示すピーク信号となる。第
８図のＣ点からＥ点までの回路は、結局、第９図
Ｃのパルスを略90度遅らせる遅延回路である。第
９図Ｅに示すピーク信号は第９図Ａのインバータ
出力電圧のピーク時点に略対応して発生してい
る。 FIG. 8 shows the peak detection circuit 6 and control circuit 7 in more detail, and FIGS. 9A to 9J show the waveforms at point AJ in FIG. Inverter 1
The inverter output voltage shown in FIG. 9A inputted to the input terminal 31 connected to the output circuit of is shaped into a rectangular wave by the comparator 32. A rectangular wave signal of B is obtained. This signal is
Sign inversion circuits 34, 35, 36, resistors R 6 , R 7 ,
Capacitors C 4 , C 5 and NAND circuits 37, 38
A negative differential pulse shown in FIG. 9C is generated at the leading and trailing edges of the rectangular wave shown in FIG. 9B. The pulse shown in FIG. 9C occurs approximately corresponding to the zero point of the inverter output voltage. The pulse shown in FIG. 9C is applied to the monostable multivibrator 39 having an IC configuration, and
9, the pulse shown in FIG. 9D is obtained, which rises with the pulse shown in FIG. 9C and continues for about 90 degrees. The pulse shown in FIG. 9D is applied to a circuit consisting of sign inversion circuits 40, 41, 43, NAND circuit 42, resistor R 9 and capacitor C 8 to produce the peak signal shown in FIG. 9E. The circuit from point C to point E in FIG. 8 is, after all, a delay circuit that delays the pulse in FIG. 9 by approximately 90 degrees. The peak signal shown in FIG. 9E occurs approximately corresponding to the peak time of the inverter output voltage in FIG. 9A.
ピーク信号は常にAND回路４４に付与されて
おり、切替指令回路８からt1時点で切替指令信号
が第９図Ｆに示す如く発生すると、t2時点で第９
図Ｇに示すAND出力が発生する。AND出力はフ
リツプフロツプ４５にセツト信号として入力し、
フリツプフロツプ４５の出力がt2時点で低レベル
から高レベルに反転する。フリツプフロツプ４５
にはピーク信号毎にセツト信号が入力するが、リ
セツト信号が付与されるまではセツト状態が保た
れる。フリツプフロツプ４５の出力に結合されて
いるライン４７は第１の高速スイツチ３に接続さ
れているので、第１の高速スイツチ３は第９図Ｉ
の切替信号を受けてオフからオンに転換する。ま
た符号反転回路４６を含むライン４８は第２の高
速スイツチ４に接続されているので、第２の高速
スイツチ４は第９図Ｊの信号を受けてオンからオ
フに転換する。 The peak signal is always applied to the AND circuit 44, and when the switching command signal is generated from the switching command circuit 8 at time t1 as shown in FIG.
The AND output shown in Figure G is generated. The AND output is input to the flip-flop 45 as a set signal,
The output of flip-flop 45 flips from low to high at time t2 . flip flop 45
A set signal is input to each peak signal, but the set state is maintained until a reset signal is applied. The line 47 coupled to the output of the flip-flop 45 is connected to the first high speed switch 3, so that the first high speed switch 3 is
It switches from off to on in response to the switching signal. Also, since the line 48 containing the sign inversion circuit 46 is connected to the second high speed switch 4, the second high speed switch 4 is turned from on to off in response to the signal shown in FIG. 9J.
インバータ１による給電から商用電源２による
給電に切替えるときには、t0時点で切替指令回路
８の出力を低レベルに反転させる。これにより、
リセツト信号形成回路４９から反転時点t0に対応
して第９図Ｈに示すように微分パルスが発生し、
これがリセツト信号としてフリツプフロツプ４５
に付与される。フリツプフロツプ４５はリセツト
信号を受けると出力が反転し、第９図Ｉ，Ｊに示
す如く第１の高速スイツチ３をオフにする信号
と、第２の高速スイツチ４をオンにする信号とが
発生する。 When switching from power supply by the inverter 1 to power supply by the commercial power supply 2, the output of the switching command circuit 8 is inverted to a low level at time t0 . This results in
A differential pulse is generated from the reset signal forming circuit 49 as shown in FIG. 9H corresponding to the inversion time t0 ,
This serves as a reset signal to the flip-flop 45.
granted to. When the flip-flop 45 receives a reset signal, its output is inverted, and a signal for turning off the first high-speed switch 3 and a signal for turning on the second high-speed switch 4 are generated as shown in FIGS. 9I and 9J. .
上述から明らかなように本装置によれば、低イ
ンピーダンスの商用電源１から比較的高インピー
ダンスのインバータ１に切替える際のピーク−ピ
ーク間電圧の変動が低く抑えられ、負荷に与える
悪影響を小さくすることができる。 As is clear from the above, according to the present device, fluctuations in the peak-to-peak voltage when switching from the low-impedance commercial power supply 1 to the relatively high-impedance inverter 1 can be suppressed to a low level, thereby reducing the negative impact on the load. I can do it.
以上、本発明の１実施例に付いて述べたが、本
発明は上述の実施例に限定されるものではなく、
更に変形可能なものである。例えば、商用電源２
の代りに別のインバータ電源、交流発電機電源等
としてもよい。またインバータは予備電源に同期
することが可能であると共に電圧調整することが
可能なものであれば、どのようなものでもよい。
またピーク検出回路６を切替指令信号が発生した
後に生じる第１番目のピークのみを検出するよう
に構成してもよい。またピーク検出は商用電源電
圧に基づいてなしてもよい。またインバータ１に
切替える前に負荷状態に応じてインバータ電圧を
補償（上昇）しておいて切替えてもよい。このよ
うにすれば、更に変動を少なくすることが出来
る。 Although one embodiment of the present invention has been described above, the present invention is not limited to the above-mentioned embodiment.
It is also deformable. For example, commercial power supply 2
Instead, another inverter power source, alternator power source, etc. may be used. Further, the inverter may be any type as long as it can be synchronized with the backup power source and can adjust the voltage.
Alternatively, the peak detection circuit 6 may be configured to detect only the first peak that occurs after the switching command signal is generated. Moreover, peak detection may be performed based on the commercial power supply voltage. Furthermore, before switching to the inverter 1, the inverter voltage may be compensated (increased) according to the load condition before switching. In this way, fluctuations can be further reduced.
第１図は従来の商用電源を予備電源としたイン
バータ電源装置を示すブロツク図、第２図は第１
図の装置での切替時の電圧変化を示す波形図、第
３図は本発明の１実施例に係わる商用電源を予備
電源としたインバータ装置のブロツク図、第４図
は第３図の各点の波形図、第５図はインバータの
１例を示す回路図、第６図は第５図のインバータ
の各部の波形図、第７図は商用電源同期回路を示
すブロツク図、第８図はピーク検出回路及び制御
回路を詳しく示す回路図、第９図は第８図の各部
の波形図である。
尚図面に用いられている符号に於いて、１はイ
ンバータ、２は商用電源、３，４は第１及び第２
の高速スイツチ、５は負荷、６はピーク検出回
路、７は制御回路である。
Figure 1 is a block diagram showing an inverter power supply device that uses a conventional commercial power source as a backup power source.
FIG. 3 is a block diagram of an inverter device using a commercial power source as a backup power source according to an embodiment of the present invention, and FIG. 4 shows each point in FIG. 3. Figure 5 is a circuit diagram showing an example of an inverter, Figure 6 is a waveform diagram of each part of the inverter in Figure 5, Figure 7 is a block diagram showing a commercial power supply synchronous circuit, Figure 8 is a peak FIG. 9 is a circuit diagram showing the detection circuit and control circuit in detail, and FIG. 9 is a waveform diagram of each part of FIG. 8. In the symbols used in the drawings, 1 is the inverter, 2 is the commercial power supply, and 3 and 4 are the first and second
5 is a load, 6 is a peak detection circuit, and 7 is a control circuit.
Claims (1)
ータ電源と、 前記インバータ電源と負荷との間に設けられた
第１の高速スイツチと、 予備交流電源と前記負荷との間に設けられた第
２の高速スイツチと、 前記インバータ電源の出力電圧又は前記予備交
流電源の出力電圧のピーク時点を検出するピーク
検出回路と、 前記ピーク検出回路からピーク時点検出信号が
発生した時点で前記第１の高速スイツチをオフか
らオンに切替える信号を発生すると共に前記第２
の高速スイツチをオンからオフに切替える信号を
発生するスイツチ制御回路と から成る予備電源を有したインバータ電源装置。[Scope of Claims] 1. A standby AC power supply synchronization and automatic voltage adjustment type inverter power supply; a first high-speed switch provided between the inverter power supply and the load; and a first high-speed switch provided between the standby AC power supply and the load. a second high-speed switch that detects a peak point in time of the output voltage of the inverter power source or the output voltage of the standby AC power source; generates a signal for switching the high speed switch No. 1 from off to on;
An inverter power supply device having a standby power supply consisting of a switch control circuit that generates a signal for switching a high-speed switch from on to off.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12892577A JPS5461652A (en) | 1977-10-27 | 1977-10-27 | Inverter power source device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12892577A JPS5461652A (en) | 1977-10-27 | 1977-10-27 | Inverter power source device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5461652A JPS5461652A (en) | 1979-05-18 |
| JPS6215013B2 true JPS6215013B2 (en) | 1987-04-06 |
Family
ID=14996766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12892577A Granted JPS5461652A (en) | 1977-10-27 | 1977-10-27 | Inverter power source device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5461652A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56136143A (en) * | 1980-03-28 | 1981-10-24 | Sanyo Electric Co | No-break power source |
| JPS56148150A (en) * | 1980-04-15 | 1981-11-17 | Sanyo Electric Co | No-break power source |
-
1977
- 1977-10-27 JP JP12892577A patent/JPS5461652A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5461652A (en) | 1979-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1288828C (en) | Clock pulse generator for microcomputer | |
| US5070251A (en) | Computer controlled standby power supply system | |
| US4939443A (en) | Method and apparatus for the generation of voltage pulses | |
| US3956644A (en) | Integral cycle, precise zero voltage switch | |
| JPS6215013B2 (en) | ||
| US4050008A (en) | Control unit for an a-c control element with full-wave control | |
| JPS648531B2 (en) | ||
| JPS60113630A (en) | Inverter controller | |
| US4301500A (en) | Gate control system of the inverter using gate-turn-off thyristors | |
| JPH11178243A (en) | Uninterruptible power supply unit | |
| JPS61109429A (en) | Inverter control circuit | |
| JPS60257774A (en) | Frequency control circuit | |
| JPH04231882A (en) | Method and circuit for monitoring width of voltage pulse | |
| JP3115115B2 (en) | Self-excited inverter | |
| JPS6364154B2 (en) | ||
| RU2239904C1 (en) | Phase-frequency relay | |
| JPS6318420B2 (en) | ||
| SU1647542A1 (en) | Dc voltage regulator | |
| JPS5912826Y2 (en) | oscillator | |
| US2016628A (en) | Direct current converter | |
| RU2118037C1 (en) | Synchronizing pulse former | |
| JPH0832186B2 (en) | Parallel power supply system with inverter device | |
| JP3077300B2 (en) | Instantaneous voltage drop compensator | |
| JPS60141132A (en) | Constant-voltage constant-frequency inverter | |
| JPH01298950A (en) | Device for improvement of power factor |