JPS62145454A - Input and output port control circuit - Google Patents
Input and output port control circuitInfo
- Publication number
- JPS62145454A JPS62145454A JP60288711A JP28871185A JPS62145454A JP S62145454 A JPS62145454 A JP S62145454A JP 60288711 A JP60288711 A JP 60288711A JP 28871185 A JP28871185 A JP 28871185A JP S62145454 A JPS62145454 A JP S62145454A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- information
- storage means
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
（技術分野）
本発明は半導体集積回路に搭載される入出力ポート制御
回路に関する。DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to an input/output port control circuit mounted on a semiconductor integrated circuit.
（従来技術）
従来、マイクロプロセッサ等の半導体集積回路において
は、半導体集積回路の内部ロジックが異常動作を起こし
た場合、それに伴って入出力ポートの状態が不良となり
、これにバス接続された他の回路までも誤動作してしま
い、システム全体が予測不可能な誤動作状態におちいる
という欠点をもっていた。(Prior Art) Conventionally, in semiconductor integrated circuits such as microprocessors, when the internal logic of the semiconductor integrated circuit malfunctions, the status of the input/output port becomes defective, and other devices connected to the bus The drawback was that even the circuits would malfunction, leaving the entire system in an unpredictable malfunction state.
又、一部の半導体集積回路には、内部あるいは外部から
の異常検知信号によシ、内部ロジックをリセット状態あ
るいは待機状態にする手段を備えたものがあるが、リセ
ットや待機状態によシ設定される入出力ポートの状態で
はシステムの誤動作を回避することができない。何故な
らば、異常を知らせる情報をリセッＮＣよって出力され
る情報とはシステムによって一致しない場合があるから
である。よって、システムにあったポート状態を任意に
セットできる機能が望まる。Additionally, some semiconductor integrated circuits are equipped with a means to reset or set the internal logic to a standby state in response to an abnormality detection signal from inside or outside; System malfunction cannot be avoided under the condition of input/output ports. This is because the information notifying the abnormality may not match the information output by the reset NC depending on the system. Therefore, it is desirable to have a function that allows you to arbitrarily set the port status that suits your system.
（発明の目的）
本発明の目的は、半導体集積回路の内部ロジックの異常
動作に対して、その入出力ポート會所望の状態を即座に
鰻定する事ができる入出力ポート制御回路を提供する事
である。(Objective of the Invention) An object of the present invention is to provide an input/output port control circuit that can immediately determine the desired state of the input/output port in response to abnormal operation of the internal logic of a semiconductor integrated circuit. It is.
本発明によれば、ある半導体集積回路の内部ロジックが
異常動作を起こしても、該半導体集積回路と結合されて
いる他の回路を含みそのシステム全体を、異常を起こし
た半導体集積回路の入出力ポートを通じて、安全な状態
に保ち、システムの暴走を防止することができる。According to the present invention, even if the internal logic of a semiconductor integrated circuit malfunctions, the entire system, including other circuits coupled to the semiconductor integrated circuit, can be operated by input/output of the semiconductor integrated circuit that has caused the malfunction. Through the port, you can keep it in a safe state and prevent the system from going out of control.
（発明の構成）
本発明は、第一の出力情報を記憶する第一の出力情報記
憶手段および入出力ポートの入出力モードを指定する入
出力モード指定情報を記憶する入出力指定情報記憶手段
を有し、該入出力モード指定情報に基づき入力モード或
いは前記第一の出力情報を出力する出力モードの設定が
可能な入出力ポート制御回路において、異常動作を検知
し、異常検知信号を発生する異常動作検知手段、第二の
出力情報を記憶する第二の出力情報記憶手段、及び前記
入出力指定情報記憶手段の内容を保持する入出力指定情
報保持手段を有し、異常検知１ぎ号発生時に入出力モー
ド指定情報を保持するとともに、出力モードが設定され
ている場合、は前記第一の出力情報に代シ前記第二の出
力情報を出力端子に導出する機能を具備することを特徴
とする。(Structure of the Invention) The present invention includes a first output information storage means for storing first output information and an input/output designation information storage means for storing input/output mode designation information that designates the input/output mode of an input/output port. In an input/output port control circuit which has an input/output mode designation information and can set an input mode or an output mode for outputting the first output information, an abnormality is detected and an abnormality detection signal is generated. It has a motion detection means, a second output information storage means for storing second output information, and an input/output designation information storage means for retaining the contents of the input/output designation information storage means. It is characterized by having a function of holding input/output mode designation information and, when an output mode is set, deriving the second output information to an output terminal in place of the first output information. .
（実施例） 次に図面を参照して本発明の一実施例を説明する。(Example) Next, an embodiment of the present invention will be described with reference to the drawings.
第１図は、本発明の一実施例を示す要部ブロック図であ
る。同図において、第一の出力情報記憶手段３は半導体
集積回路が正常動作している時の出力情報である第一の
出力情報を記憶すると共に情報線１１に前記第一の出力
情報を出力する回路である。情報線１１は切シ替え部４
に接続される。FIG. 1 is a block diagram of main parts showing one embodiment of the present invention. In the figure, a first output information storage means 3 stores first output information that is output information when the semiconductor integrated circuit is operating normally, and outputs the first output information to an information line 11. It is a circuit. The information line 11 is connected to the switching unit 4
connected to.
また、第二の出力情報記憶手段２は半導体集積回路が異
常動作を起こした時に出力すべき第二の出力情報を記憶
すると共に、情報線１０にこの第二の出力情報を出力す
るための回路である。情報線１０は切シ替え部４に接続
される。さらに、異常検知手段１は半導体集積回路が異
常動作を起こした場合、これを検知しかつ異常検知信号
１２をアクティブ状態とし、異常動作未検出の場合は異
常検知信号１２を出さない。異常検知信号１２は切り替
え部４及び入出力指定情報保持手段１９に供給される。Further, the second output information storage means 2 stores second output information to be output when the semiconductor integrated circuit malfunctions, and is a circuit for outputting this second output information to the information line 10. It is. The information line 10 is connected to the switching section 4. Furthermore, when the semiconductor integrated circuit causes an abnormal operation, the abnormality detection means 1 detects this and makes the abnormality detection signal 12 active, and does not output the abnormality detection signal 12 when no abnormal operation is detected. The abnormality detection signal 12 is supplied to the switching section 4 and the input/output designation information holding means 19.
切り替え部４は異常検知信号１２がアクティブ状態でな
い時、情報線１１と出力情報線１３とを接続し、一方異
常検知信号１２がアクティブ状態の時は情報線１０と出
力信号線１３とを接続する。入出力指定情報保持手段１
９は異常検知信号１２がアクティブ状態でない時、入出
力指定情報記憶手段７の内容の適時変化を許可し、異常
検知信号１２がアクティブ状態の時、入出力指定情報記
憶手段７の内容の変化を禁正し、これを保持する。入出
力指定情報記憶手段７は入出力ポートの入出力モードを
指定する情報を記憶し、これが出力モードである場合は
出力モード指定信号１４をアクティブ状態とし、入力モ
ードである場合は入力モード指定信号１５をアクティブ
状態とする。出力モード指定信号１４は出力バッファ５
へ供給され、入力モード指定信号１５は入カパッファ６
へ供給される。出力バッファ５は出刃モード指定信号１
４がアクティブ状態の時、出力情報線１３の内容を情報
線１６を通じ入出力端子１８から出力する。さらに、出
力モード指定信号１４がアクティブ状態でない時、情報
線１６に対しハイインピーダンスとなる。The switching unit 4 connects the information line 11 and the output information line 13 when the abnormality detection signal 12 is not active, and connects the information line 10 and the output signal line 13 when the abnormality detection signal 12 is active. . Input/output specification information holding means 1
9 allows timely changes in the contents of the input/output designation information storage means 7 when the abnormality detection signal 12 is not in the active state, and allows changes in the contents of the input/output designation information storage means 7 when the abnormality detection signal 12 is in the active state. Prohibit this and keep it. The input/output designation information storage means 7 stores information that designates the input/output mode of the input/output port, and when it is the output mode, it makes the output mode designation signal 14 active, and when it is the input mode, it activates the input mode designation signal 14. 15 is in the active state. Output mode designation signal 14 is output buffer 5
The input mode designation signal 15 is supplied to the input buffer 6.
supplied to Output buffer 5 is blade mode designation signal 1
4 is in the active state, the contents of the output information line 13 are outputted from the input/output terminal 18 through the information line 16. Furthermore, when the output mode designation signal 14 is not in an active state, it becomes high impedance with respect to the information line 16.
また、入カパッファ５は入力モード指定信号１５がアク
ティブ状態の時、入出力端子１８から情報線１６を通じ
入力情報を入力し、入力情報線１７を通じ内部回路へこ
れを伝達し、入力モード指定信号１５がアクティブ状態
でない時は入力動作を行なわず、入力情報線１７に対し
てはハイインピーダンスとなる。Furthermore, when the input mode designation signal 15 is in an active state, the input buffer 5 inputs input information from the input/output terminal 18 through the information line 16, transmits it to the internal circuit through the input information line 17, and inputs the input information to the input mode designation signal 15. When it is not in the active state, no input operation is performed and the input information line 17 becomes high impedance.
尚、本実施例において、異常検知の対象としては電源電
圧の低下やＣＰＵの暴走などの検出が考えられ、また、
第二出力情報記憶手段としては、クリップ７０ツブなど
を設け、プログラムにより内容を設定できるものや、マ
スクＲＯＭなどと同様にマスク変更によりて半導体集積
回路の製造時に所定の状態に設定するものが考えられる
。In this embodiment, the target of abnormality detection is the detection of a drop in power supply voltage, a CPU runaway, etc.
As the second output information storage means, it is possible to have a clip 70 or the like and set the contents by a program, or to set it to a predetermined state during the manufacture of semiconductor integrated circuits by changing the mask like a mask ROM etc. It will be done.
さらに、異常検知手段はかならずしも半導体集積回路の
内部に設ける必要はなく、外部の異常検知手段から発生
される異常検知信号を端子から取り込むという方法も可
能である。Furthermore, the abnormality detection means does not necessarily need to be provided inside the semiconductor integrated circuit, and it is also possible to take in an abnormality detection signal generated from an external abnormality detection means from the terminal.
（発明の効果）
以上説明したように本発明によれば、半導体集積回路が
異常動作をはじめた場合、即座に入出力端子を適切な入
出力状態に設定し、半導体集積回路の応用システムの動
作を停止するよう制御するなど、安全な状態に保つこと
ができるので、半導体集積回路の応用システムの誤動作
を効果的に防止することができる。(Effects of the Invention) As explained above, according to the present invention, when a semiconductor integrated circuit starts to operate abnormally, the input/output terminals are immediately set to an appropriate input/output state, and the applied system of the semiconductor integrated circuit operates. Since it is possible to maintain a safe state by, for example, controlling the circuit to stop, malfunctions of semiconductor integrated circuit application systems can be effectively prevented.
第１図は本発明の一実施例の要部ブロック図である。
１・・・・・・異常検知手段、２・・・・・・第二出力
情報記憶手段（異常動作時の出力情報）、３・・・・・
・第一出力情報記憶手段（正常動作時の出力情報）、４
・・・・・・切シ替え部、５・・・・・・出カバソファ
、６・・・・・・入力バッファ、７・・・・・・入出力
指定情報記憶手段、８・・・・・・第二出力情報記憶手
段への出力情報、９・・・・・・第一出力情報記憶手段
への出力情報、１０・・・パ・・第二出力情報記憶手段
から出力される出力情報、１１・・・・・・第一出力情
報記憶手段から出力される出力情報、１２・・・・・・
異常検知信号、１３・・・・・・出力バノファへの出力
情報、１４・・・・・・出力モード指定信号、１５・・
・・・・入力モード指定信号、１６・・・・・・入出力
端子と接続している情報線、１７・・・・・・入力情報
線、１８・・・・・・入出力端子、１９・・・・・・入
出力指定情報保持手段（入出力指定情報記憶手段の内容
を保持する手段）FIG. 1 is a block diagram of essential parts of an embodiment of the present invention. 1... Abnormality detection means, 2... Second output information storage means (output information at the time of abnormal operation), 3...
・First output information storage means (output information during normal operation), 4
......Switching unit, 5...Output sofa, 6...Input buffer, 7...Input/output designation information storage means, 8... . . . Output information to the second output information storage means, 9 . . . Output information to the first output information storage means, 10 . . . Output information output from the second output information storage means. , 11... Output information output from the first output information storage means, 12...
Abnormality detection signal, 13... Output information to output vanofer, 14... Output mode designation signal, 15...
...Input mode designation signal, 16...Information line connected to input/output terminal, 17...Input information line, 18...Input/output terminal, 19 ...Input/output specification information holding means (means for holding the contents of the input/output specification information storage means)
Claims (1)
ートの入出力モード指定情報を記憶する入出力指定情報
記憶手段を有し、該入出力モード指定情報に基づき入力
モード或いは出力モードの設定が可能な入出力ポート制
御回路において、異常動作を検知し、これによって前記
入出力モード指定情報を保持すると共に、それが出力モ
ードに設定されている場合には第２の記憶手段に記憶さ
れている情報を出力せしめるようにしたことを特徴とす
る入出力ポート制御回路。It has a first storage means for storing first output information and an input/output designation information storage means for storing input/output mode designation information of the input/output port, and the input mode or the output mode is selected based on the input/output mode designation information. In a configurable input/output port control circuit, an abnormal operation is detected, and thereby the input/output mode designation information is held, and if the input/output mode designation information is set to the output mode, it is stored in the second storage means. An input/output port control circuit characterized in that the circuit outputs information that is stored in the input/output port.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60288711A JPS62145454A (en) | 1985-12-20 | 1985-12-20 | Input and output port control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60288711A JPS62145454A (en) | 1985-12-20 | 1985-12-20 | Input and output port control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62145454A true JPS62145454A (en) | 1987-06-29 |
| JPH0556549B2 JPH0556549B2 (en) | 1993-08-19 |
Family
ID=17733697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60288711A Granted JPS62145454A (en) | 1985-12-20 | 1985-12-20 | Input and output port control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62145454A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5099163A (en) * | 1990-01-08 | 1992-03-24 | Mitsubishi Denki K.K. | Brush device for rotary electric machine |
| JPH04160438A (en) * | 1990-10-23 | 1992-06-03 | Mitsubishi Electric Corp | Semiconductor device |
| JPH07168770A (en) * | 1993-12-15 | 1995-07-04 | Mitsubishi Electric Corp | Remote input/output device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5498149A (en) * | 1978-01-19 | 1979-08-02 | Fujitsu Ltd | Microprocessor |
| JPS603755A (en) * | 1983-06-22 | 1985-01-10 | Matsushita Electric Ind Co Ltd | Output port circuit |
-
1985
- 1985-12-20 JP JP60288711A patent/JPS62145454A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5498149A (en) * | 1978-01-19 | 1979-08-02 | Fujitsu Ltd | Microprocessor |
| JPS603755A (en) * | 1983-06-22 | 1985-01-10 | Matsushita Electric Ind Co Ltd | Output port circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5099163A (en) * | 1990-01-08 | 1992-03-24 | Mitsubishi Denki K.K. | Brush device for rotary electric machine |
| JPH04160438A (en) * | 1990-10-23 | 1992-06-03 | Mitsubishi Electric Corp | Semiconductor device |
| JPH07168770A (en) * | 1993-12-15 | 1995-07-04 | Mitsubishi Electric Corp | Remote input/output device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0556549B2 (en) | 1993-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001075880A (en) | Device for electronically monitoring supply currents of module connected with bus | |
| JPS62145454A (en) | Input and output port control circuit | |
| JPH10105422A (en) | Control circuit of protecting device | |
| JP2760164B2 (en) | Switching power supply circuit | |
| JP2002062903A (en) | Control device | |
| US20240186822A1 (en) | Power Supply Control Device | |
| JP2504502B2 (en) | Integrated circuit card | |
| JP3011205U (en) | Memory IC protection circuit | |
| JPH02173831A (en) | Duplex central processing unit | |
| JPH0298747A (en) | Multiple controller | |
| JPS5832420B2 (en) | program control electronics | |
| JPH057602Y2 (en) | ||
| JPH03105948A (en) | Semiconductor memory device | |
| JPS6138363Y2 (en) | ||
| JP2795968B2 (en) | Power system stabilizer | |
| JPH0629881A (en) | Transmission line switching system | |
| JPS5926061B2 (en) | Erroneous output prevention circuit system for digital data distribution equipment | |
| SU1259384A1 (en) | Device for automatic reclosing of high-loltage circuit breaker | |
| JPS5825286B2 (en) | input/output device | |
| JPH0496802A (en) | I/o unit device | |
| JPH104627A (en) | Method and system for operating on-board power sources in parallel | |
| JPH0382322A (en) | Load monitoring type control center | |
| JPS59201126A (en) | Common bus control system | |
| JPH03253225A (en) | Selective control circuit | |
| JPH06138918A (en) | Programmable controller |