JPS62142394A - 半導体パツケ−ジの実装方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体パッケージの実装方法に関し、とくに高
密度実装を可能にすることを目的としている。

従来の技術 リードフレームを用いて樹脂封止タイプパッケージある
いはセラミックタイプパンケージを高密度実装するため
に、従来はリード間隔を小さくすることによってパッケ
ージ外形寸法を小型化することが実施されてきた。また
、チップキャリヤ、フラットパッケージなどにみられる
ように、小型化に適したパッケージ形状が採用されてい
るものもある。すなわち１個の半導体パッケージそのも
のをｌＪＳ型化することによって、実装基板の占有面積
を小さくする高密度実装方法がとられてきた。

発明が解決しようとする問題点 本発明は従来の樹脂封止タイプまたはセラミックタイプ
のパッケージを用いて基板実装する方法では実装基板の
半導体パッケージの占有面積がどうしても大きくなると
いう問題点を解決しようとするものである。

従来、高密度実装をはだすために、半導体のパッケージ
の小型化が実施されてきた。リードピッチを標準の１０
０ミルから５０〜２０ミルと狭くしてきて、それに伴い
半導体パッケージの小型化がなされてきた。リード間隔
が狭くなってくると、隣接リード間の容量が無視できな
くなるし、また実装した場合、隣接リードが・・ンダを
介して接触するおそれがあるなど、従来の形状の半導体
パッケージの小型化には限界がある。

本発明はことさら小型化した半導体パッケージを用いる
までもなく、従来の半導体パッケージを用いて実装基板
に占める半導体パンケージの面積を小さくしようとする
ものである。

問題点を解決するための手段 半導体バクケージを二段重ねにして実装するものであり
、上段、下段の各半導体パッケージを実装基板の所定の
位置に重ねて実装することにより構成されている。

作　　用 前記の二段重ね構成により、半導体パッケージをことさ
ら小型化しなくとも、二段重ね構成が可能な半導体パッ
ケージの組合せによって、従来の一段構成の場合に比し
、基板実装密度を最大２倍にまで向上させることが可能
である。

実施例 図は本発明の一実施例による半導体パッケージの二段重
ね構成の実装方法を示す実装断面構造図であるっ図の場
合は面実装例で、下段の半導体パッケージ１は樹脂封止
タイプのＳＯパッケージでリードはガル−ウィング（Ｇ
ＵＬＬ−ＷＩＮＧ　）型である。上段の半導体パッケー
ジ２は樹脂封止タイプのデュアルインラインパッケージ
でリードはバット（ＢＵＴＴ）型で構成されている。

下段のパッケージは前記実施例の池に、リードレスチッ
プキャリヤ、ピングリッドアレイ、フラットパッケージ
などが適用可能である。フラットパッケージのリードも
２方向まだは４方向でも可能で、Ｊ型す−ド形状でもよ
い。上下の各パッケージのリードが実施状態で接触しな
い限り、ｌ）−ド形状、本数は限定されるものでない。

上段のパッケージは、下段のパッケージよりも必ず大型
である必要はない。リード部分を除いて同一形状でもよ
い。例えば上段パッケージのリードを下段のそれに比し
長くして基板実装面にとどくようにしておけばよい。

上段、下段のパッケージの基板への取付けは、下段を基
板に仮どめしたあと上段を重ねて、気相半田法等により
基板に接続してもよく、またあらかじめ上段と下段の各
パッケージを接着剤等で接着しておいてから基板に取付
け、気相半田法等で基板に接続してもよい。

発明の効果 以上述べてきたように、本発明を用いると、ことさら半
導体パッケージを小型化するまでもなく、基板に占める
半導体パッケージの占有面積をおさえることができ、高
密度実装が可能となる。小型パッケージを用いれば、そ
れだけさらに高密度実装が可能である。

【図面の簡単な説明】

図は本発明の一実施例の実装断面構造図である。 １・・・下段半導体パッケージ、２・・・・・・上段半
導体パスケージ、３・・・・・ノ・ンダ、４・・・・・
・面実装基板、５・・・・・・導体。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名２上
投羊再イ奈パ゛・ケージ′ ｉ芙表愚抜

Claims (1)

【特許請求の範囲】
1. 　第１の半導体パッケージを下段に前記第１の半導体パ
   ッケージと形状をことにする第２の半導体パッケージを
   上段に、二段重ね構成して実装することを特徴とする半
   導体パッケージの実装方法。