JPS62139345A - 半導体チツプ塔載用基板の製造方法 - Google Patents

半導体チツプ塔載用基板の製造方法

Info

Publication number
JPS62139345A
JPS62139345A JP28136285A JP28136285A JPS62139345A JP S62139345 A JPS62139345 A JP S62139345A JP 28136285 A JP28136285 A JP 28136285A JP 28136285 A JP28136285 A JP 28136285A JP S62139345 A JPS62139345 A JP S62139345A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip mounting
conductive material
substrates
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28136285A
Other languages
English (en)
Inventor
Masao Konishi
正夫 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP28136285A priority Critical patent/JPS62139345A/ja
Publication of JPS62139345A publication Critical patent/JPS62139345A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体チップを塔載する基板の製造方法に関
するものである。
従来の技術 近年、電子部品の実装方法は多様化しており、と９わけ
、半導体チップの塔載方法は様々な形で実施されている
。
その一方法の基板として、リードレステップキャリア方
式の基板製造方法を、第３図に示す。第３図イに示すス
リットライン２ｔＬ、２ｂ、２０゜２（１，２６，２ｆ
、２ｇ、２ｈにより複数の区画に分割され、その各区画
に予め定められた形状の複数のスルーホール３を有する
セラミック基板１に、第３図口に示すように半導体チッ
プが載置される導電層４を、メッキあるいは厚膜印刷法
によ多形成するとともに、同時にスルーホール３に導電
体６を充てんし、しかる後に前記スリットライン２１Ｌ
、２ｂ、・・・・・・、２ｈに従い分割し、複数の半導
体チップ塔載用基板を得るものである。
発明が解決しようとする問題点 ところが、この様な半導体チップ塔載用基板の製造方法
は、大量生産するには、平面的に大きさの限られたセラ
ミック基板を用いるので、取υ数を向上させるために、
セラミック基板と半導体チップ塔載用基板小片の形状、
大きさの関係を、設計段階でその都度検討しなければな
らない。そして、この取り数回上のために半導体チップ
塔載用基板小片の形状、大きさが決定され、そのために
細線化パターンとなり、材料、設備（パターンマスク、
セラミック基板等）の寸法精度を上けなければならない
が、非常に困難である。さらにセラミックが基板である
ために、半導体チップ動作時の熱放散にも限度があり、
塔載する半導体チップが限定される問題があった。
本発明は、この様な従来の問題点を解決するものであり
、簡単な構成で、自由な設計で、材料。
設備の高度寸法精度を必要とせず、また、塔載する半導
体チップが特に限定されない、すぐれた半導体チップ塔
載用基板を得る製造方法を提供するものである。
問題点を解決するだめの手段 この目的を達成するために、本発明の半導体チップ塔載
用基板の製造方法は、互いに平行に配置された導電材料
よりなる複数本の棒状体を、絶縁性の樹脂材料により一
体的にモールドした後、前記棒状体の長手方向に直角な
面で順次切断して、複数個の半導体チップ塔載用基板を
得ることを特徴とするものである。
作用 上述のような製造方法によれば、切断する厚さを調整す
ることで取り数の加減、又、中心の棒状導電材料の太さ
で、塔載する半導体チップの大きさに対応できる。従来
例のようにセラミック基板の形状に限定されることなく
、自由にその大きさを設定できるだめ、パターンを細線
化する必要がなく、材料、設備の高度な寸法精度も必要
がない。
さらに、半導体チップを導電材料に塔載し、その導電材
料は、半導体チップ塔載用基板を貫通してメインプリン
ト板と半田付けができ、半導体チップ動作時の熱放散が
非常によい。
実施例 以下、本発明の一実施例について、図面を参照に説明す
る。第１図は、本発明の製造方法の一実施例の一工程に
おける半導体チップ塔載用基板の棒状体の長手方向に直
角の切断面を示すものである。第１図において、５は銅
、銀等の良導電体の金属よりなる棒状の導電材料であり
、その断面形状は、半導体チップを塔載するのに適した
形状に成形されている。６＆　、６ｂ　、・・・・・・
、６ｍは同様な金属よりなり、前記導電材料６よシ細い
導電材料であり、前記導電材料５と互いに平行になるよ
うに配置されている。３は前記２種類の棒状導電材料を
モールドするエポキシ樹脂、フェノール樹脂等の樹脂よ
りなる絶縁材料である。これを前記棒状導電材料の長手
方向（軸方向）に直角な面で、順次切断する事により、
複数の半導体チップ塔載用基板ができる。この切断時に
厚さを調整することにより、取り数の増減ができる。ま
た、中心の導電材料６の太さを変えることにより、塔載
する半導体チップの大きさに対応できる。さらに、その
ことにより、細線パターン化の必要がなく、設備、材料
の高度な寸法精度も必要ない。
第２図に、本発明の一実施例における半導体チップ塔載
用基板を用いて半導体チップを塔載し、メインプリント
板に実装した断面図を示す。第２図において、７は本発
明の半導体チップ塔載用基板、８は半導体チップであり
、前記導電材料Ｓ上に、金共晶あるいは半田等によりミ
気的１機械的に接合されている。９は半導体チップ８の
電極と半導体チップ塔載用基板の各導電材料ｅ　ａ　ｒ
　ｅ　ｂを電気的に結ぶワイヤー、１０は半導体チップ
封止用−１−＋　ｙプ、１１＆、１１ｂ、１１０は半導
体チップ塔載用基板の各導電材料ｓ、ｅａ−，ｓｂとメ
インプリント板１２を電気的１機械的に結ぶ半田である
。半導体チップをダイボンドした中心の導電材料は、半
導体チップ塔載用基板下面まであるので、メインプリン
ト板に半田付けでき、半導体チップの熱放散が非常に良
好である。
なお、本実施例では半導体チップ１個塔載用としたが、
本実施例を２個以上並べた形、又、中心の導電材料を太
くし半導体チップを２個以上塔載できる形でもよい。
発明°の効果 以上のように本発明によれば、切断する厚さを調整する
ことで取り数の加減ができ、中心の棒状導電材料の太さ
で塔載する半導体テップの大きさに対応でき、又、自由
にその犬き゛さを設定できるので、パターンの細線化を
必要とせず、材料、設備の高度な寸法は不要である。さ
らに、導電材料はメインプリント板と半田付けでき、半
導体チップ動作時の熱放散が非常によく、本発明の実用
的効果は大なるものがある。
【図面の簡単な説明】
第１図は、本発明の一実施例の製造中一工程における半
導体チップ塔載用基板の棒状体の長手方向に直角ｔ＝：
ｎ牝だ斜視図、第２図は、本発明の一実施例における半
導体チップ基板を用いて半導体チップを塔載し、メイン
プリント板に実装した断面図、第３図イは、従来のリー
ドレスチップキャリア用基板のセラミック基板が完成し
た製造工程の斜視図、第３図口は、小片に切断する前の
製造工程の斜視図である。 ３・・・・・・絶縁性の樹脂材料、５１６１Ｌ、６ｂ・
・・・・・。 ６ｍ・・・・・・棒状体の導電材料、７・・・・・・半
導体チップ塔載用基板、８・・・・・・半導体チップ、
９・・・・・・ワイヤー、１ｏ・・・・・・封止用キャ
ップ、１１１Ｌ、１１ｂ。 １１０・・・・・・半田、１２・・・・・・メインプリ
ント板。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名簿　
１　図　　　　　　　　　　　　　６ａ、Ａｂ−一一導
電材料捲　２　図

Claims (1)

    【特許請求の範囲】
  1. 　互いに平行に配置された導電材料よりなる複数本の棒
    状体を、絶縁性の樹脂材料により一体的にモールドした
    後、前記棒状体の長手方向に直角な面で順次切断して、
    複数個の半導体チップ塔載用基板を得ることを特徴とす
    る半導体チップ塔載用基板の製造方法。
JP28136285A 1985-12-13 1985-12-13 半導体チツプ塔載用基板の製造方法 Pending JPS62139345A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28136285A JPS62139345A (ja) 1985-12-13 1985-12-13 半導体チツプ塔載用基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28136285A JPS62139345A (ja) 1985-12-13 1985-12-13 半導体チツプ塔載用基板の製造方法

Publications (1)

Publication Number Publication Date
JPS62139345A true JPS62139345A (ja) 1987-06-23

Family

ID=17638054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28136285A Pending JPS62139345A (ja) 1985-12-13 1985-12-13 半導体チツプ塔載用基板の製造方法

Country Status (1)

Country Link
JP (1) JPS62139345A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0690505A2 (en) * 1994-07-01 1996-01-03 Shinko Electric Industries Co. Ltd. Sintered body for and manufacture of ceramic substrates
EP0691682A3 (en) * 1994-07-04 1996-08-07 Shinko Electric Ind Co Sintered material for substrate and its manufacture

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0690505A2 (en) * 1994-07-01 1996-01-03 Shinko Electric Industries Co. Ltd. Sintered body for and manufacture of ceramic substrates
US5997999A (en) * 1994-07-01 1999-12-07 Shinko Electric Industries Co., Ltd. Sintered body for manufacturing ceramic substrate
EP0690505B1 (en) * 1994-07-01 2002-04-10 Shinko Electric Industries Co. Ltd. Method of manufacturing a ceramic substrates
EP0691682A3 (en) * 1994-07-04 1996-08-07 Shinko Electric Ind Co Sintered material for substrate and its manufacture
US5733640A (en) * 1994-07-04 1998-03-31 Shinko Electric Industries, Co., Ltd. Fired body for manufacturing a substrate

Similar Documents

Publication Publication Date Title
US4681656A (en) IC carrier system
KR910002035B1 (ko) 반도체 장치와 그 제조 방법
KR20030019082A (ko) 회로 장치의 제조 방법
KR930001266B1 (ko) 집적회로의 다량 제조방법
JP3455685B2 (ja) 半導体装置の製造方法
JPH0922963A (ja) 半導体回路素子搭載基板フレームの製造方法
JPS62139345A (ja) 半導体チツプ塔載用基板の製造方法
JP3426988B2 (ja) 多数個取り配線基板
KR100453019B1 (ko) 비교적높은전압들에적합한표면실장용반도체장치제조방법및그반도체장치
JP2002158306A (ja) 多数個取り配線基板
JP2737712B2 (ja) チップキャリアとその製造方法および素子のマウント方法
JP3472492B2 (ja) 多数個取り配線基板
JPH03195083A (ja) 混成集積回路およびその製造方法
US6319418B1 (en) Zig-zagged plating bus lines
TWI766684B (zh) 晶片電阻批量半成品、晶片電阻及其製法
JPS63146453A (ja) 半導体パツケ−ジおよびその製造方法
JP2743524B2 (ja) 混成集積回路装置
JP2564297B2 (ja) 回路基板
JP2001156208A (ja) 半導体パッケージの製造方法
JP3264760B2 (ja) 半導体搭載用連結基板及びパッケージ並びに半導体装置の製造方法
JPS62188345A (ja) 混成集積回路の製造方法
JP2000151037A (ja) 多数個取り配線基板
JPH0555399A (ja) 半導体装置，半導体素子用パツケージ及びそれらの製造方法
JP2753713B2 (ja) リードフレーム集合シート
JPS62208615A (ja) ネツトワ−ク電子部品及びその製造方法