JPS621377A - Clamping circuit for television receiver - Google Patents
Clamping circuit for television receiverInfo
- Publication number
- JPS621377A JPS621377A JP14198685A JP14198685A JPS621377A JP S621377 A JPS621377 A JP S621377A JP 14198685 A JP14198685 A JP 14198685A JP 14198685 A JP14198685 A JP 14198685A JP S621377 A JPS621377 A JP S621377A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- level
- video signal
- detection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
く技術分野〉
本発明は、テレビジョン受像機において、映像信号の直
流分再生時におけるノイズの影響を低減したクランプ回
路に関する。DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a clamp circuit that reduces the influence of noise during reproduction of a DC component of a video signal in a television receiver.
〈従来技術〉
テレビジジン受像機においては、映像信号の直流分が変
動すると、これに伴なってペデスタルレベルが変動し、
画像のコントラストが不揃いになる。これを防止するた
め、従来のテレビジョン受像機には、映像信号のペデス
タルレベルを一定レベルに固定するクランプ回路が設け
られている。<Prior art> In a television receiver, when the DC component of the video signal fluctuates, the pedestal level fluctuates accordingly.
The contrast of the image becomes uneven. To prevent this, conventional television receivers are provided with a clamp circuit that fixes the pedestal level of the video signal to a constant level.
ところで、従来のクランプ回路では、映像信号に含まれ
る水平同期信号を入力し、該水平同期信号に基づいて直
流分の再生を行なっているが、映像信号に単発的にノイ
ズが発生すると、このノイズが疑似水平同期信号として
クランプ回路に入力されるために、これが直流分再生時
に直接影響して、忠実な直流分の再生ができなくなると
いう難点あった。By the way, in conventional clamp circuits, the horizontal synchronizing signal included in the video signal is input, and the DC component is regenerated based on the horizontal synchronizing signal. However, when noise occurs in the video signal, this noise Since this signal is input to the clamp circuit as a pseudo-horizontal synchronizing signal, this has a direct effect on the reproduction of the DC component, making it impossible to reproduce the DC component faithfully.
〈発明の目的〉
本発明は、上述の問題点に鑑みてなされたものであって
、簡単な回路構成でもって、映像信号に含まれるノイズ
の影響を低減し、忠実な直流分の再生ができるようにす
ることを目的とする。 ・〈発明の構成〉
本発明は、上述の目iを達成するために、り=ンプ回路
を、直流分がカットされた映像信号を入力して該映像信
号のレベルを基準電圧レベルと比較し映像信号レベルが
基準電圧レベルよりも、低い、場合に検出信号を出力す
る比較回路と、該比較回路の検出信号に基づいてクラン
プパルスを発生するクランプパルス発生回路とを備え、
かつ、前記クランプパルス発生回路を、前記検出信号を
充放電する充放電回路と、充放電回路の充電電圧がしき
い値レベル以上になったときに前記検出信号に対するゲ
ートを開くゲート回路とから構成したことを特徴として
いる。<Object of the Invention> The present invention has been made in view of the above-mentioned problems, and it is possible to reduce the influence of noise contained in a video signal and reproduce faithful DC components with a simple circuit configuration. The purpose is to do so.・<Structure of the Invention> In order to achieve the above-mentioned objective i, the present invention inputs a video signal whose direct current component has been cut to a ripple circuit, and compares the level of the video signal with a reference voltage level. comprising a comparison circuit that outputs a detection signal when the video signal level is lower than a reference voltage level, and a clamp pulse generation circuit that generates a clamp pulse based on the detection signal of the comparison circuit,
Further, the clamp pulse generation circuit includes a charging/discharging circuit that charges and discharges the detection signal, and a gate circuit that opens a gate for the detection signal when the charging voltage of the charging/discharging circuit becomes equal to or higher than a threshold level. It is characterized by what it did.
〈実施例〉
以下、本発明を図面に示す実施例に基づいて詳細に説明
する。<Example> Hereinafter, the present invention will be described in detail based on an example shown in the drawings.
第1図は、本発明の一実施例に係るテレビジョン受像機
におけるクランプ回路の回路構成図である。同図におい
て、符号lはクランプ回路の全体を示し、2は映像信号
の入力端子、4は映像信号の直流分をカットする結合コ
ンデンサ、6は該コンデンサ4の放電用抵抗、8は緩衝
増幅器、IOは映像信号の出力端子である。FIG. 1 is a circuit diagram of a clamp circuit in a television receiver according to an embodiment of the present invention. In the same figure, reference numeral l indicates the entire clamp circuit, 2 is an input terminal for a video signal, 4 is a coupling capacitor that cuts the DC component of the video signal, 6 is a resistor for discharging the capacitor 4, 8 is a buffer amplifier, IO is a video signal output terminal.
12は結合コンデンサ4で直流分がカットされた映像信
号を入力して該映像信号のレベルを基準電圧レベルと比
較し映像信号レベルが基準電圧レベルよりも低い場合に
検出信号を出力する比較回路であって、その反転入力端
子(−)が緩衝増幅器8に、また、その非反転入力端子
(+)が接地されている。Reference numeral 12 designates a comparison circuit that inputs the video signal whose direct current component has been cut by the coupling capacitor 4, compares the level of the video signal with a reference voltage level, and outputs a detection signal when the video signal level is lower than the reference voltage level. Its inverting input terminal (-) is connected to the buffer amplifier 8, and its non-inverting input terminal (+) is grounded.
I4は比較回路12の検出信号に基づいてクランプパル
スを発生するクランプパルス発生回路であり、該クラン
プパルス発生回路14は、前記検出信号を充放電する充
放電回路16と、該充放電回路16の充電電圧がしきい
値レベル以上になったときに検出信号に対するゲートを
開くゲート回路18とから構成される。そして、上記充
放電回路16は、抵抗20、コンデンサ22および放電
用ダイオード24とからなり、また、ゲート回路18は
、本例ではアンド回路26で構成される。I4 is a clamp pulse generation circuit that generates a clamp pulse based on the detection signal of the comparison circuit 12, and the clamp pulse generation circuit 14 includes a charging and discharging circuit 16 that charges and discharges the detection signal, and It is comprised of a gate circuit 18 that opens a gate for a detection signal when the charging voltage exceeds a threshold level. The charging/discharging circuit 16 includes a resistor 20, a capacitor 22, and a discharging diode 24, and the gate circuit 18 includes an AND circuit 26 in this example.
28は、結合コンデンサ4に対する時定数設定用抵抗、
30は結合コンデンサ4と時定数設定用抵抗28とを接
続したスイッチングダイオードである。28 is a time constant setting resistor for the coupling capacitor 4;
30 is a switching diode connected to the coupling capacitor 4 and the time constant setting resistor 28.
このような構成を有するクランプ回路において、映像信
号の直流分を一定レベルに固定する場合の各部の動作を
第2図の波形図を参照して説明する。In the clamp circuit having such a configuration, the operation of each part when fixing the DC component of the video signal to a constant level will be explained with reference to the waveform diagram of FIG. 2.
人力される映像信号Cには、第2図に示すように、単発
的なノイズnzが含まれており、また、直流分Eを有す
るものとする(第2図(a)参照)。この映像信号Cが
、入力端子2から入力されると、コンデンサ4でその直
流分Eがカットされる。したがって、映像信号は、符号
り、の位置がアースレベルとなる。そして、この映像信
号が緩衝増幅器8を介して出力端子IOから出力される
。As shown in FIG. 2, the manually inputted video signal C includes a one-shot noise nz and also has a DC component E (see FIG. 2(a)). When this video signal C is input from the input terminal 2, the DC component E thereof is cut off by the capacitor 4. Therefore, the video signal has the ground level at the position of the sign. This video signal is then output from the output terminal IO via the buffer amplifier 8.
緩衝増幅器8を通った映像信号の一部は、比較回路12
の反転入力端子(−)に入力される。比較回路12の非
反転入力端子(+)は接地されていので、比較回路12
は、映像信号レベルを基準電圧であるアースレベルと比
較し映像信号レベルがアースレベルよりも低い場合に検
出信号を出力する。A part of the video signal that has passed through the buffer amplifier 8 is sent to the comparator circuit 12.
is input to the inverting input terminal (-) of Since the non-inverting input terminal (+) of the comparator circuit 12 is grounded, the comparator circuit 12
compares the video signal level with the ground level, which is a reference voltage, and outputs a detection signal when the video signal level is lower than the ground level.
すなわち、この例では、水平同期信号Hおよびノイズn
zの期間にのみ第2図(b)に示すようなハイレベルの
検出信号Pdが出力される。第2図(C)は、同図(b
)の検出信号Pdを拡大した波形図を示す。That is, in this example, the horizontal synchronization signal H and the noise n
A high-level detection signal Pd as shown in FIG. 2(b) is output only during period z. Figure 2 (C) is the same figure (b).
) is an enlarged waveform diagram of the detection signal Pd.
この検出信号Pdは、充放電回路16を介してアンド回
路26の一方の入力端子に加わる。また、検出信号Pd
は、同時に充放電回路16にも供給されるので、充放電
回路16のコンデンサ22が充電される。そして、この
充電電圧Vcがアンド回路26の他方の入力端子に加わ
る。その際の充電時定数は、コンデンサ22と抵抗20
の値によって定まる。このため、充電電圧Vcの時間変
化は、第2図(d)に示すようになる。すなわち、いま
アンド回路26のしきい値がL’tに設定されていると
すれば、検出信号Pdが一定のパルス幅τ1以上の場合
にのみ充電電圧Vcがしきい値し、を越えるので、しき
い値し、を越えた期間τ、たけアンド回路26のゲート
が開かれ、該期間内τ、に、第2図(e)に示すように
、アンド回路26から検出信号PdがクランプパルスP
cとして出力される。したがって、水平同期信号Hに対
応してクランプパルスPcが発生するが、単発的なノイ
ズnzに対しては充電期間が短かいためにクランプパル
スは発生しない。その結果、アンド回路26から出力さ
れるクランプパルスPcは、ノイズnzの影響を受けな
くなる。This detection signal Pd is applied to one input terminal of the AND circuit 26 via the charge/discharge circuit 16. In addition, the detection signal Pd
is also supplied to the charging/discharging circuit 16 at the same time, so the capacitor 22 of the charging/discharging circuit 16 is charged. This charging voltage Vc is then applied to the other input terminal of the AND circuit 26. The charging time constant at that time is 22 capacitors and 20 resistors.
Determined by the value of Therefore, the charging voltage Vc changes over time as shown in FIG. 2(d). That is, if the threshold of the AND circuit 26 is currently set to L't, the charging voltage Vc reaches and exceeds the threshold only when the detection signal Pd has a certain pulse width τ1 or more. The gate of the AND circuit 26 is opened during the period τ exceeding the threshold value, and during the period τ, the detection signal Pd from the AND circuit 26 is output as the clamp pulse P, as shown in FIG. 2(e).
Output as c. Therefore, a clamp pulse Pc is generated in response to the horizontal synchronizing signal H, but a clamp pulse is not generated for a single noise nz because the charging period is short. As a result, the clamp pulse Pc output from the AND circuit 26 is no longer affected by the noise nz.
そして、アンド回路26から出力されたクランプパルス
Pcは、時定数設定用抵抗28およびダイオード30を
介して結合コンデンサ4に供給される。これにより、結
合コンデンサ4がクランプパルスの出力期間τ、に該結
合コンデンサ45と時定数設定用抵抗28とで定まる所
定の充電時定数でもってTTLレベル方向に充電される
。The clamp pulse Pc output from the AND circuit 26 is supplied to the coupling capacitor 4 via the time constant setting resistor 28 and the diode 30. As a result, the coupling capacitor 4 is charged toward the TTL level with a predetermined charging time constant determined by the coupling capacitor 45 and the time constant setting resistor 28 during the output period τ of the clamp pulse.
そして、結合コンデンサ4に充電された電荷は、次のク
ランプパルスPcが入力されるまでの間に放電用抵抗6
を介して放電されるが、放電用抵抗6の抵抗値が十分大
きく設定されているので、放電時定数も大きく、したが
って、次のクランプパルスが入力されるまで結合コンデ
ンサ4とダイオード30との接続点Aは、一定電位Eに
保たれる。The electric charge charged in the coupling capacitor 4 is then discharged through the discharging resistor 6 until the next clamp pulse Pc is input.
However, since the resistance value of the discharge resistor 6 is set sufficiently large, the discharge time constant is also large, and therefore the connection between the coupling capacitor 4 and the diode 30 is maintained until the next clamp pulse is input. Point A is kept at a constant potential E.
これにより、結合コンデンサ4を通った映像信号に対し
て一定電位にクランプされた直流分が再生される。As a result, the DC component clamped to a constant potential is reproduced with respect to the video signal passing through the coupling capacitor 4.
一方、水平同期信号Hのレベルが変動して比較回路12
のアースレベルよりも大きくなった場合には、比較回路
I2は動作しないのでクランプパルスPcは発生しない
。また、クランプパルスの出力期間中に水平同期信号の
レベルがアースレベルよりも大きくなると直ちにクラン
プパルスの発生が停止する。On the other hand, the level of the horizontal synchronizing signal H fluctuates and the comparison circuit 12
When the ground level becomes higher than the ground level, the comparator circuit I2 does not operate, and the clamp pulse Pc is not generated. Further, as soon as the level of the horizontal synchronizing signal becomes higher than the ground level during the output period of the clamp pulse, the generation of the clamp pulse stops.
これにより、最終的には映像信号に含まれる水平同期信
号のボトムレベルが常にアースレベルに設定されること
になり、ノイズの影響を受けることなく忠実な直流分が
再生される。As a result, the bottom level of the horizontal synchronizing signal included in the video signal is always set to the ground level, and a faithful DC component is reproduced without being affected by noise.
〈発明の効果〉
以上のように本発明によれば、直流分がカットされた映
像信号を比較回路に入力することにより得られた検出信
号をクランプパルス発生回路の充放電回路で充電し、充
電した検出信号の電圧レベルがしきい値以上になったと
きにゲート回路を解放して検出信号をクランプパルスと
して出力する構成としたので、簡単な回路構成で、しか
も、映像信号に含まれるノイズの影響を受けることなく
忠実な直流分の再生が可能となる等の優れた効果が発揮
される。<Effects of the Invention> As described above, according to the present invention, the detection signal obtained by inputting the video signal with the DC component cut into the comparison circuit is charged by the charging/discharging circuit of the clamp pulse generation circuit, and the charging When the voltage level of the detected signal exceeds the threshold, the gate circuit is released and the detected signal is output as a clamp pulse.The circuit structure is simple, and the noise contained in the video signal can be reduced. Excellent effects such as being able to faithfully reproduce the DC component without being affected are exhibited.
図面は本発明の一実施例を示し、第1図はテレビジョン
受像機のクランプ回路の回路構成図、第2図は該クラン
プ回路の入出力信号の波形図である。
1・・・テレビジョン受像機のクランプ回路、12・・
・比較回路、14・・・クランプパルス発生回路、16
・・・充放電回路、18・・・ゲート回路。The drawings show an embodiment of the present invention, and FIG. 1 is a circuit diagram of a clamp circuit of a television receiver, and FIG. 2 is a waveform diagram of input and output signals of the clamp circuit. 1... Clamp circuit of television receiver, 12...
- Comparison circuit, 14... Clamp pulse generation circuit, 16
...Charging/discharging circuit, 18...Gate circuit.
Claims (1)
信号のレベルを基準電圧レベルと比較し映像信号レベル
が基準電圧レベルによって2値化された検出信号を出力
する比較回路と、該比較回路の検出信号に基づいてクラ
ンプパルスを発生するクランプパルス発生回路とを備え
、かつ、前記クランプパルス発生回路は、前記検出信号
を充放電する充放電回路と、充放電回路の充電電圧がし
きい値レベル以上になったときに前記検出信号に対する
ゲートを開くゲート回路とから構成されることを特徴と
するテレビジョン受像機におけるクランプ回路。(1) A comparison circuit that inputs a video signal with the DC component cut, compares the level of the video signal with a reference voltage level, and outputs a detection signal in which the video signal level is binarized based on the reference voltage level; a clamp pulse generation circuit that generates a clamp pulse based on a detection signal of a comparison circuit; 1. A clamp circuit for a television receiver, comprising a gate circuit that opens a gate for the detection signal when the detection signal exceeds a threshold level.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14198685A JPS621377A (en) | 1985-06-27 | 1985-06-27 | Clamping circuit for television receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14198685A JPS621377A (en) | 1985-06-27 | 1985-06-27 | Clamping circuit for television receiver |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS621377A true JPS621377A (en) | 1987-01-07 |
Family
ID=15304734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14198685A Pending JPS621377A (en) | 1985-06-27 | 1985-06-27 | Clamping circuit for television receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS621377A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5093326A (en) * | 1973-12-19 | 1975-07-25 | ||
JPS59215179A (en) * | 1983-05-20 | 1984-12-05 | Matsushita Electric Ind Co Ltd | Feedback clamp circuit |
-
1985
- 1985-06-27 JP JP14198685A patent/JPS621377A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5093326A (en) * | 1973-12-19 | 1975-07-25 | ||
JPS59215179A (en) * | 1983-05-20 | 1984-12-05 | Matsushita Electric Ind Co Ltd | Feedback clamp circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5027017A (en) | Sync tip clamp circuitry | |
US5798802A (en) | Video signal clamping circuit | |
JPH0532948B2 (en) | ||
JPS621377A (en) | Clamping circuit for television receiver | |
US6204892B1 (en) | Circuit for clamping pedestal signal | |
US4999707A (en) | Synchronizing signal separating circuit separating synchronizing signal from a composite video signal | |
US6008864A (en) | Composite video signal backporch soft-clamp system using servo loop | |
JPH09503628A (en) | Device for extracting synchronization information from video signal | |
US5977802A (en) | Circuit for processing vertical synchronization signals including a polarity detection circuit | |
US3532811A (en) | Circuit for separating sync signals from a composite video signal | |
KR0182943B1 (en) | Noise filtering circuit for audio signal | |
US5889421A (en) | Device for detecting the locking of an automatic gain control circuit | |
KR100240326B1 (en) | Vertical sync. separator | |
JPH09149287A (en) | Vertical synchronizing signal separation circuit and display device with this | |
KR940002756Y1 (en) | Squelch circuit | |
JPH0417510B2 (en) | ||
CA2013532C (en) | Synchronizing signal separating circuit | |
KR0142551B1 (en) | Automatic time setting device | |
JP3022030B2 (en) | Clamp circuit | |
KR870000835B1 (en) | Non-broadcast channel noise eliminating circuit | |
KR100594203B1 (en) | Video Preamplifier Circuit with Video Input Selection | |
JPS6129188B2 (en) | ||
JPH11313225A (en) | Clamp circuit for video signal | |
JPH09130647A (en) | Video signal clamper and its method | |
JP3369831B2 (en) | Clamp circuit |