JPH11313225A - Clamp circuit for video signal - Google Patents
Clamp circuit for video signalInfo
- Publication number
- JPH11313225A JPH11313225A JP10118435A JP11843598A JPH11313225A JP H11313225 A JPH11313225 A JP H11313225A JP 10118435 A JP10118435 A JP 10118435A JP 11843598 A JP11843598 A JP 11843598A JP H11313225 A JPH11313225 A JP H11313225A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- circuit
- integration
- comparator
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Synchronizing For Television (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、TV受像機やVT
Rなどの映像信号のクランプ回路に関するもので、特に
弱電界時の映像信号に対しても安定に動作可能な映像信
号のクランプ回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a TV receiver and a VT
The present invention relates to a clamp circuit for a video signal such as R, and more particularly to a clamp circuit for a video signal which can operate stably even with a video signal in a weak electric field.
【0002】[0002]
【従来の技術】TV受像機やVTRなどの映像信号を処
理する回路では映像信号のクランプ回路が必要となる。
映像信号のクランプ回路の一つとして、水平同期信号の
直後にあるペデスタル期間を一定の直流電圧に固定する
方法がある。この方法では、水平同期信号のペデスタル
期間の電圧と一定の直流電圧とをペデスタル期間にレベ
ル比較し、その差がなくなるように映像信号(水平同期
信号を含む)の直流レベルを調整している。2. Description of the Related Art Circuits for processing video signals, such as TV receivers and VTRs, require a video signal clamping circuit.
As one of video signal clamp circuits, there is a method of fixing a pedestal period immediately after a horizontal synchronization signal to a constant DC voltage. In this method, the voltage of the horizontal synchronizing signal during the pedestal period and a constant DC voltage are compared in the pedestal period, and the DC level of the video signal (including the horizontal synchronizing signal) is adjusted so as to eliminate the difference.
【0003】直流レベルの調整は、クランプ用のコンデ
ンサを充放電させて行う。[0003] The DC level is adjusted by charging and discharging a clamp capacitor.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、従来の
クランプ回路では、弱電界時の映像信号に対して安定に
動作することが不可能であった。映像信号を構成する水
平同期信号の直後にあるペデスタル期間に弱電界による
ノイズが混入すると、ノイズと一定の直流電圧とのレベ
ル比較が行われ、その結果に基づき映像信号の直流レベ
ルが調整されるので、映像信号の直流レベルがノイズに
より振られてしまう。However, the conventional clamp circuit cannot operate stably for a video signal in a weak electric field. When noise due to a weak electric field is mixed in the pedestal period immediately after the horizontal synchronization signal constituting the video signal, a level comparison between the noise and a constant DC voltage is performed, and the DC level of the video signal is adjusted based on the result. Therefore, the DC level of the video signal fluctuates due to noise.
【0005】そのような映像信号を画面上に表示する
と、白/黒の横しまがランダムに発生してしまう。When such a video signal is displayed on a screen, white / black horizontal stripes occur randomly.
【0006】図2(a)は、弱電界時でノイズが混入し
ている期間とノイズが混入していない期間の両方を含む
映像信号を示す。又、図2(b)はペデスタル期間に
「H」レベルとなるペデスタルパルスを示す。FIG. 2A shows a video signal including both a period in which noise is mixed and a period in which noise is not mixed in a weak electric field. FIG. 2B shows a pedestal pulse which goes to the “H” level during the pedestal period.
【0007】[0007]
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、映像信号が印加され制
御信号に応じて積分動作がオンオフする積分回路と、該
積分回路の出力信号が一端に印加されるクランプ用コン
デンサと、一端が該クランプ用コンデンサの他端に接続
され、他端が基準電圧源に接続され、その比較出力によ
り前記クランプ用コンデンサを充放電するコンパレータ
とを備え、該コンパレータが前記クランプ用コンデンサ
を充放電する期間において前記積分回路の積分動作を行
わせるようにしたことを特徴とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and has an integration circuit for applying an image signal to turn on and off an integration operation in response to a control signal. A clamp capacitor to which an output signal is applied to one end, a comparator having one end connected to the other end of the clamp capacitor, the other end connected to a reference voltage source, and charging and discharging the clamp capacitor by a comparison output. Wherein the integration operation of the integration circuit is performed during a period in which the comparator charges and discharges the clamping capacitor.
【0008】[0008]
【発明の実施の形態】本発明の映像信号のクランプ回路
を図1を用いて説明する。1は制御信号に応じて積分動
作がオンオフする積分回路、2は該積分回路1の出力信
号が一端に印加されるクランプ用コンデンサ、3は一端
が該クランプ用コンデンサ2の他端に接続され、他端が
基準電圧源4に接続され、その比較出力により前記クラ
ンプ用コンデンサ2を充放電するコンパレータである。DESCRIPTION OF THE PREFERRED EMBODIMENTS A video signal clamping circuit according to the present invention will be described with reference to FIG. 1 is an integration circuit whose integration operation is turned on / off in response to a control signal, 2 is a clamp capacitor to which an output signal of the integration circuit 1 is applied to one end, 3 is one end connected to the other end of the clamp capacitor 2, The other end is connected to a reference voltage source 4 and is a comparator that charges and discharges the clamping capacitor 2 based on the comparison output.
【0009】尚、図1において、積分回路1は抵抗5と
コンデンサ6とトランジスタ7の直列回路で構成され、
制御信号がトランジスタ7のベースに印加される。コン
パレータ3は電流出力型である。In FIG. 1, the integrating circuit 1 is composed of a series circuit of a resistor 5, a capacitor 6, and a transistor 7,
A control signal is applied to the base of transistor 7. The comparator 3 is a current output type.
【0010】図1において、入力端子8にはクランプさ
れるべき映像信号(図3(a))が印加される。端子9
にはペデスタル期間に「H」レベルとなる図3(b)の
ペデスタルパルスが印加される。In FIG. 1, a video signal to be clamped (FIG. 3A) is applied to an input terminal 8. Terminal 9
The pedestal pulse shown in FIG.
【0011】尚、ペデスタルパルスに代わりにBGP
(バーストゲートパルス)、フライバックパルスを使用
してもよい。Note that BGP is used instead of the pedestal pulse.
(Burst gate pulse) and a flyback pulse may be used.
【0012】まず、図3(b)の「H」レベルのペデス
タルパルスが印加されている期間について説明する。こ
の期間にはトランジスタ7はオンし、スイッチ10は閉
じる。トランジスタ7がオンすると、入力端子8から見
て抵抗5とコンデンサ6により構成される積分回路1が
機能する。First, the period during which the "H" level pedestal pulse shown in FIG. 3B is applied will be described. During this period, the transistor 7 is turned on and the switch 10 is closed. When the transistor 7 is turned on, the integrating circuit 1 including the resistor 5 and the capacitor 6 functions when viewed from the input terminal 8.
【0013】一方、スイッチ10が閉じると、コンパレ
ータ3の帰還機能が動作する。On the other hand, when the switch 10 is closed, the feedback function of the comparator 3 operates.
【0014】入力端子8からのクランプされるべき映像
信号は、積分回路1によりペデスタルパルス期間のノイ
ズが除去される。その様子を図3(a)と図3(c)と
を結ぶ点線の場所に示す。図3(c)のペデスタル期間
の一部からノイズが除去されている。このノイズが除去
されている映像信号がコンパレータ3の基準電圧源4と
レベル比較されることになり、ノイズの影響を受けなく
なる。The video signal to be clamped from the input terminal 8 is subjected to the integration circuit 1 to remove noise during the pedestal pulse period. This is shown at the location of the dotted line connecting FIG. 3 (a) and FIG. 3 (c). Noise is removed from a part of the pedestal period in FIG. The level of the video signal from which the noise has been removed is compared with the level of the reference voltage source 4 of the comparator 3, so that the video signal is not affected by the noise.
【0015】図3(c)の映像信号は、クランプ用コン
デンサ2を介してコンパレータ3の負入力端子に印加さ
れコンパレータ3の基準電圧源4とレベル比較される。
コンパレータ3は両者のレベル差に応じた電流を発生す
る。スイッチ10は閉じているので、コンパレータ3の
出力電流によりクランプ用コンデンサ2が充放電され
る。The video signal shown in FIG. 3 (c) is applied to the negative input terminal of the comparator 3 via the clamping capacitor 2 and is compared with the level of the reference voltage source 4 of the comparator 3.
The comparator 3 generates a current according to the level difference between the two. Since the switch 10 is closed, the clamp capacitor 2 is charged and discharged by the output current of the comparator 3.
【0016】例えば、コンパレータ3の出力電流が定電
流源11の電流より大であれば、その分の電流によりク
ランプ用コンデンサ2が充電され、出力端子12の直流
電圧は上昇する。For example, if the output current of the comparator 3 is larger than the current of the constant current source 11, the clamp capacitor 2 is charged by the current, and the DC voltage of the output terminal 12 rises.
【0017】逆に、コンパレータ3の出力電流が定電流
源11の電流より小であれば、その分の電流がクランプ
用コンデンサ2から定電流源11に流れ、出力端子12
の直流電圧は低下する。Conversely, if the output current of the comparator 3 is smaller than the current of the constant current source 11, a corresponding current flows from the clamping capacitor 2 to the constant current source 11 and the output terminal 12
DC voltage drops.
【0018】従って、クランプ期間の出力端子12の直
流電圧は、基準電圧源4の基準電圧と等しくなるように
自動調整される。Therefore, the DC voltage of the output terminal 12 during the clamp period is automatically adjusted to be equal to the reference voltage of the reference voltage source 4.
【0019】この時、映像信号における比較対照となる
ペデスタル期間の電圧は、図3(c)に示すようにノイ
ズ成分を含まないので正確で安定したクランプが可能と
なる。At this time, the voltage of the video signal during the pedestal period, which is to be compared, does not include a noise component as shown in FIG. 3 (c), so that accurate and stable clamping is possible.
【0020】このようにして、所望の直流電圧に充電さ
れたクランプ用コンデンサ2を介して到来した残りの映
像信号は出力端子12に導出される。In this way, the remaining video signal arriving via the clamp capacitor 2 charged to a desired DC voltage is led to the output terminal 12.
【0021】従って、弱電界時の映像信号に対しても安
定に映像信号をクランプすることが出来る。Therefore, the video signal can be stably clamped even when the video signal is in a weak electric field.
【0022】又、図3(b)の「L」レベルの期間につ
いて説明する。この期間にはトランジスタ7はオフし、
スイッチ10は開く。トランジスタ7がオフすると、入
力端子8から見て抵抗5とコンデンサ6により構成され
る積分回路1が存在しなくなる。The "L" level period in FIG. 3B will be described. During this period, the transistor 7 is turned off,
Switch 10 opens. When the transistor 7 is turned off, the integration circuit 1 constituted by the resistor 5 and the capacitor 6 when viewed from the input terminal 8 does not exist.
【0023】一方、スイッチ10が開くと、コンパレー
タ3の帰還機能が動作しなくなり、クランプ用コンデン
サ2はホールド状態となる。On the other hand, when the switch 10 is opened, the feedback function of the comparator 3 does not operate, and the clamp capacitor 2 enters a hold state.
【0024】[0024]
【発明の効果】本発明によれば、クランプ用コンデンサ
を充放電する期間において積分回路の積分動作を行わせ
ているので、弱電界時の映像信号に対しても安定に映像
信号をクランプすることが出来る。According to the present invention, the integration operation of the integration circuit is performed during the period of charging and discharging the clamp capacitor, so that the video signal can be stably clamped even when the video signal is in a weak electric field. Can be done.
【図1】本発明の映像信号のクランプ回路である。FIG. 1 is a video signal clamping circuit according to the present invention.
【図2】従来のクランプ回路の映像信号のクランプ動作
の説明に供する波形図である。FIG. 2 is a waveform chart for explaining a video signal clamping operation of a conventional clamping circuit.
【図3】本発明のクランプ回路の映像信号のクランプ動
作の説明に供する波形図である。FIG. 3 is a waveform chart for explaining a clamp operation of a video signal of the clamp circuit of the present invention.
1 積分回路 2 クランプ用コンデンサ 3 コンパレータ 4 基準電圧源 7 トランジスタ 10 スイッチ REFERENCE SIGNS LIST 1 integration circuit 2 clamping capacitor 3 comparator 4 reference voltage source 7 transistor 10 switch
Claims (3)
作がオンオフする積分回路と、 該積分回路の出力信号が一端に印加されるクランプ用コ
ンデンサと、 一端が該クランプ用コンデンサの他端に接続され、他端
が基準電圧源に接続され、その比較出力により前記クラ
ンプ用コンデンサを充放電するコンパレータとを備え、
該コンパレータが前記クランプ用コンデンサを充放電す
る期間において前記積分回路の積分動作を行わせるよう
にしたことを特徴とする映像信号のクランプ回路。An integration circuit for integrating an image signal and turning on / off an integration operation in accordance with a control signal; a clamp capacitor to which an output signal of the integration circuit is applied to one end; The other end is connected to a reference voltage source, and a comparator that charges and discharges the clamp capacitor according to a comparison output thereof,
A video signal clamping circuit, wherein the integration operation of the integration circuit is performed during a period in which the comparator charges and discharges the clamping capacitor.
ジスタの直列回路で構成され、前記制御信号が該トラン
ジスタのベースに印加されることを特徴とする請求項1
記載の映像信号のクランプ回路。2. The control circuit according to claim 1, wherein said integrating circuit comprises a series circuit of a resistor, a capacitor and a transistor, and said control signal is applied to a base of said transistor.
The described video signal clamp circuit.
を特徴とする請求項1記載の映像信号のクランプ回路。3. The video signal clamping circuit according to claim 1, wherein said comparator is of a current output type.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10118435A JPH11313225A (en) | 1998-04-28 | 1998-04-28 | Clamp circuit for video signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10118435A JPH11313225A (en) | 1998-04-28 | 1998-04-28 | Clamp circuit for video signal |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11313225A true JPH11313225A (en) | 1999-11-09 |
Family
ID=14736573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10118435A Pending JPH11313225A (en) | 1998-04-28 | 1998-04-28 | Clamp circuit for video signal |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11313225A (en) |
-
1998
- 1998-04-28 JP JP10118435A patent/JPH11313225A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04212570A (en) | Clamping circuit | |
JP3540110B2 (en) | Multiple video input clamp arrangement | |
US5798802A (en) | Video signal clamping circuit | |
JPH03117995A (en) | Chrominance signal contour correction device | |
JPS6276886A (en) | Video signal processor having video display unit | |
US4660085A (en) | Television receiver responsive to plural video signals | |
JPH11313225A (en) | Clamp circuit for video signal | |
US6633340B1 (en) | Video signal processor | |
US5889421A (en) | Device for detecting the locking of an automatic gain control circuit | |
KR870000835B1 (en) | Non-broadcast channel noise eliminating circuit | |
US5977802A (en) | Circuit for processing vertical synchronization signals including a polarity detection circuit | |
JPH099104A (en) | Soft clamping device and soft clamping method | |
JPH0417510B2 (en) | ||
JPH08275072A (en) | Video signal detection circuit and av signal selector using the same | |
KR970004922Y1 (en) | Gate pulse self-control circuit for secam signal | |
KR100433071B1 (en) | Video signal clamping circuiti | |
KR910002777B1 (en) | Video processing pulse shaping circuit | |
JPS621377A (en) | Clamping circuit for television receiver | |
JPH0441659Y2 (en) | ||
JPH036072Y2 (en) | ||
JPH0515109B2 (en) | ||
JPH06164992A (en) | Video-signal processing device and selective noise-attenuation device in said device | |
JPH04212569A (en) | Horizontal synchronizing signal separating circuit | |
JPS58161424A (en) | Switching circuit | |
JPH0568154B2 (en) |