JPS62136921A - And output circuit - Google Patents
And output circuitInfo
- Publication number
- JPS62136921A JPS62136921A JP60277317A JP27731785A JPS62136921A JP S62136921 A JPS62136921 A JP S62136921A JP 60277317 A JP60277317 A JP 60277317A JP 27731785 A JP27731785 A JP 27731785A JP S62136921 A JPS62136921 A JP S62136921A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal control
- output
- control elements
- control element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えば２重系マイクロコンピュータシステム
（以下ＭＰＵと称する）の出力側等に付加されるアンド
出力回路に関し、複数個の３端子制御素子を直列に接続
した第１及び第２の回路を並列接続すると共に、第１の
回路及び第２の回路の３端子制御素子に対する制御入力
モードに応じて、第１の回路及び第２の回路における３
端子制御素子の接続点間に流れる電流の方向を電流検出
回路によって検出し、この電流検出信号に対応した応答
信号より、回路故障を確実に検出できるようにしたもの
である。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to an AND output circuit which is added to the output side of a dual microcomputer system (hereinafter referred to as MPU), for example, and which uses a plurality of three-terminal control elements. The first and second circuits connected in series are connected in parallel, and the three terminals in the first circuit and the second circuit are
A current detection circuit detects the direction of the current flowing between the connection points of the terminal control element, and a circuit failure can be reliably detected from a response signal corresponding to this current detection signal.
従来の技術
従来、２重系ＭＰＵのアンド出力回路は、第２図に示す
ように、トランジスタまたはＳＳＲ等の３端子制御素子
Ｑ＋及びＱ２を直列に接続すると共に、３端子制御素子
Ｑ＋ 、Ｑ２の直列接続回路に対して直列に、出力リレ
ーＲを接続した回路構成とし、３端子制御素子Ｑ＋ 、
Ｑ２の各制御入力端Ｂ＋ 、Ｂ２のそれぞれに対してｌ
系のＭＰＵＩの出力ｂ１及び２系のＭ Ｐ Ｕ ２の出
力ｂ２を与えて、そのアンド出力によって出力リレーＲ
を駆動するようになっていた。Conventionally, as shown in FIG. 2, the AND output circuit of a dual system MPU connects three-terminal control elements Q+ and Q2 such as transistors or SSRs in series, and connects the three-terminal control elements Q+ and Q2 in series. The circuit has a circuit configuration in which the output relay R is connected in series to the series connection circuit, and the three-terminal control element Q+,
Each control input terminal B+ of Q2, l for each of B2
Give output b1 of system MPUI and output b2 of MPUI 2 of system 2, and output relay R by the AND output.
It was supposed to drive.
発明が解決しようとする問題点
しかしながら、第２図に示す従来のアンド出力回路にお
いては、３端子制御素子Ｑｙ＋ 、 Ｑ２の伺れか一方
、例えば３端子制御素子Ｑ＋ にオン。Problems to be Solved by the Invention However, in the conventional AND output circuit shown in FIG. 2, one of the three-terminal control elements Qy+ and Q2, for example, the three-terminal control element Q+, is turned on.
モードの故障を生じた場合、他方の３端子制御素子Ｑ２
に対する入力、つまり、２系のＭ Ｐ Ｕ ２の出力で
出力状態が決定されてしまい、フェイルセーフな出力を
得ることができないという問題点があった。If a mode failure occurs, the other three-terminal control element Q2
There is a problem in that the output state is determined by the input to the MPU 2, that is, the output of the MPU 2 of the second system, and it is not possible to obtain a fail-safe output.
問題点を解決するための手段
本発明は上述する従来の問題点を解決するため、制御入
力端を有する複数個の３端子制御素子を直列に接続した
第１の回路と、この第１の回路と同数の３端子制御素子
の直列接続でなり前記第１の回路に対して並列に接続さ
れた第２の回路と、前記第１の回路における前記３端子
制御素子の接続点及び第２の回路における前記３端子制
御素子の接続点の間に流れる電流の方向を検出する電流
検出回路と、この電流検出回路から与えられる検出信号
に対応した応答信号を出力する回路とを有することを特
徴とする。Means for Solving the Problems In order to solve the above-mentioned conventional problems, the present invention provides a first circuit in which a plurality of three-terminal control elements each having a control input terminal are connected in series, and a first circuit. a second circuit consisting of the same number of three-terminal control elements connected in series and connected in parallel to the first circuit, and a connection point of the three-terminal control elements in the first circuit and the second circuit. The present invention is characterized by comprising a current detection circuit that detects the direction of current flowing between the connection points of the three-terminal control element, and a circuit that outputs a response signal corresponding to the detection signal given from the current detection circuit. .
作用
本発明に係るアンド出力回路においては、複数個同数の
３端子制御素子を直列に接続してなる第１及び第２の回
路を並列に接続し、第１及び第２の回路の各３端子制御
素子に制御信号を与えて駆動した場合に、第１の回路の
３端子制御素子の接続点と、第２の回路の３端子制御素
子の接続点との間に流れる電流の方向を、電流検出回路
によって検出する。第１の回路における３端子制御素子
の接続点と、第２の回路における３端子制御素子の接続
点との間には、各３端子制御素子のオン、オフ状態に応
じた方向の電流が流れるから、これが可能である。Operation In the AND output circuit according to the present invention, the first and second circuits each having the same number of three-terminal control elements connected in series are connected in parallel, and each of the three terminals of the first and second circuits is connected in parallel. When the control element is driven by applying a control signal, the direction of the current flowing between the connection point of the 3-terminal control element of the first circuit and the connection point of the 3-terminal control element of the second circuit is called current. Detected by a detection circuit. Between the connection point of the 3-terminal control element in the first circuit and the connection point of the 3-terminal control element in the second circuit, a current flows in a direction depending on the on/off state of each 3-terminal control element. This is possible from .
電流検出回路では５例えば電流の方向によって極性の異
なる電圧信号の電流検出信号を出力する。そして電流検
出信号に応じた応答信号より、故障であるか否かを判断
する。この故障診断は定期的または不定期的に行なうも
のであって、通常の動作状態では、本来のアンド動作に
よりアンド出力が得られる。The current detection circuit 5 outputs a current detection signal, which is a voltage signal whose polarity differs depending on the direction of the current, for example. Then, it is determined whether or not there is a failure based on a response signal corresponding to the current detection signal. This fault diagnosis is performed periodically or irregularly, and under normal operating conditions, an AND output is obtained by the original AND operation.
実施例
第１図は本発明に係るアンド出力回路の一実施例におけ
る電気回路図である。この実施例では、２つの３端子制
ｇ９素子Ｑ＋ 、Ｑａの直列接続で構成された第１の回
路ｌに対して並列に、２つの３端子制御素子Ｑ２ 、Ｑ
３の直列接続でなる第２の回路２を接続しである。３端
子制御素子Ｑ１及びＱ３の制御入力端Ｂｌ 、Ｂ３ に
対して１系（７） Ｍ Ｐ Ｕ ＋からの出力（ａｔ
、ｂ＋ ）が与えられ、また３端子制御素子Ｑ２．Ｑａ
の制御入力端Ｂ２．Ｂ４に対しては２系のＭ Ｐ Ｕ
２の出力（ａ２．Ｂ２）が与えられる。Embodiment FIG. 1 is an electrical circuit diagram of an embodiment of the AND output circuit according to the present invention. In this embodiment, two 3-terminal control elements Q2, Q
A second circuit 2 consisting of three circuits connected in series is connected. The output (at
, b+ ) are given, and a three-terminal control element Q2 . Qa
control input terminal B2. 2 system MPU for B4
2 outputs (a2.B2) are given.
３端子制御素子Ｑ＋−Ｑａの接続点（イ）と、３端子制
御素子Ｑ３−Ｑ２の接続点（ロ）との間は接続線りによ
って接続し、この接続線りにカレントトランスＣＴを結
合させである。接続線り及びカレントトランスＣＴは電
流検出回路を構成している。The connection point (a) of the three-terminal control element Q+-Qa and the connection point (b) of the three-terminal control element Q3-Q2 are connected by a connecting wire, and a current transformer CT is coupled to this connecting wire. It is. The connecting wire and current transformer CT constitute a current detection circuit.
カレントトランスＣＴの出力線間にはフォトカブラＦＣ
＋ 、Ｆｅ２を逆並列接続し、フォトカプラ’ＦＣ＋
、Ｆｅ２から診断出力（ａ、ｂ）を得るようになってい
る。Ｒ１＃Ｒ３は抵抗、ＩＮＩ及びＩＮ２ はインバー
タである。A photocoupler FC is installed between the output lines of the current transformer CT.
+, Fe2 are connected in anti-parallel, photocoupler 'FC+
, Fe2 to obtain diagnostic outputs (a, b). R1 and R3 are resistors, and INI and IN2 are inverters.
通常は、１系のＭＰＵＩ から３端子制御素子Ｑｌの制
御入力端Ｂ１に対して与えられる出力１ｉＬｌ 、及び
２系のＭ Ｐ Ｕ ２から３端子制御素子Ｑ２ （１）
制御入力端Ｂ２に与えられる出力ａ２によって、アンド
出力動作を行なう、このアンド出力動作の前または後に
、定期的もしくは不定期的に故障診断を行なう。Normally, the output 1iLl given from the MPUI of the 1st system to the control input terminal B1 of the 3-terminal control element Ql, and the output 1iLl given from the MPUI of the 2nd system to the 3-terminal control element Q2 (1)
An AND output operation is performed using the output a2 applied to the control input terminal B2. Before or after this AND output operation, failure diagnosis is performed periodically or irregularly.
次に、本発明に係るアンド出力回路の故障診断動作につ
いて、表１の出力真理値表を参照して説明する０表１は
３端子制御素子Ｑ＋ ”Ｏ４の全てが正常である場合の
真理値表である。Next, the failure diagnosis operation of the AND output circuit according to the present invention will be explained with reference to the output truth table in Table 1.Table 1 shows the truth values when all of the three-terminal control elements Q+"O4 are normal. It is a table.
表１において、３端子制御素子Ｑ＋ 、Ｏ３の制御入力
端Ｂｌ 、Ｂ３に入力される１系のＭ Ｐ Ｕ １の出
力（ａｌ 、ｂ＋ ）が真理値（Ｏｌｏ）、３端子制御
素子Ｑ２ 、Ｏ４の制御入力端Ｂ２ 、Ｂａに入力され
る２系（７）ＭＰＵ２（７）出力（Ｏ２，ｂ２）が真理
値（Ｏｌｏ）である場合は、３端子制御素子ＱＩ”Ｏ４
の全てがオフとなるから、出力リレーＲは無励磁となり
、アンド出力はオフとなる。また、接続線りには電流が
流れないから、診断出力（ａ、ｂ）も真理値（Ｏ５０）
となる。In Table 1, the outputs (al, b+) of the first system MPU 1 input to the control input terminals Bl and B3 of the three-terminal control element Q+ and O3 are the truth values (Olo), and the three-terminal control element Q2 and O4 When the output (O2, b2) of the 2nd system (7) MPU2 (7) inputted to the control input terminal B2, Ba is the truth value (Olo), the 3-terminal control element QI''O4
Since all of them are turned off, the output relay R is de-energized and the AND output is turned off. Also, since no current flows through the connecting wires, the diagnostic output (a, b) also has the truth value (O50).
becomes.
次に、ｌ系のＭＰＵ＋（７）出力（ａｌ、ｂ＋ ）が真
理値（１，Ｏ）、２系のＭ Ｐ Ｕ ２の出力（’ａｚ
、ｂ２）が真理値（１，０）である場合は、３端子制
御素子Ｑ＋及びＯ２がオンとなり、３端子制御素子Ｑ＋
、Ｏ２のアンド条件が整い。Next, the MPU+(7) output (al, b+) of the l system is the truth value (1, O), and the output of the MPU 2 of the 2nd system ('az
, b2) is the truth value (1, 0), the three-terminal control element Q+ and O2 are turned on, and the three-terminal control element Q+
, O2 AND condition is set.
出力リレーＲが励磁され、アンド出力がオンとなる。Output relay R is excited and AND output is turned on.
この状態では、３端子制御素子Ｑ３ 、Ｑａがオフとな
るから、３端子制御素子Ｑ＋ 、Ｏ２のオン動作により
、接続線りに３端子制御素子Ｑ１から３端子制御素子Ｑ
２の方向に向う電流１１が流れ、カレントトランスＣＴ
に電流１１の方向に応じた電圧Ｅ１が誘起する。この電
圧Ｅ１によりフォトカプラＰＣＩが駆動され、診断出力
ａが真理値１となる。フォトカプラＦＣ２は電圧Ｅ１に
対して逆極性となるから、その診断出力すは真理値Ｏで
ある。In this state, since the 3-terminal control elements Q3 and Qa are turned off, the 3-terminal control element Q1 is connected to the 3-terminal control element Q by the on operation of the 3-terminal control element Q+ and O2.
A current 11 flows in the direction of 2, and the current transformer CT
A voltage E1 corresponding to the direction of the current 11 is induced. The photocoupler PCI is driven by this voltage E1, and the diagnostic output a has a truth value of 1. Since the photocoupler FC2 has a polarity opposite to the voltage E1, its diagnostic output has a truth value O.
次に、ｌ系のＭＰＵ＋１７）出力（ａｔ 、ｂ＋ ）が
真理値（０，１）、２系のＭ Ｐ Ｕ ２の出力（Ｏ２
，ｂ２）が真理値（０，１）−ｔ’ある場合は、３端子
制御素子Ｑ＋ 、Ｏ２がオフ、３端子制御素子Ｑ３ 、
Ｏ４がオンとなり、出力リレーＲが励磁されてアンド出
力がオンとなる。この場合、接続線りには、電流１１と
は逆方向の電流工２が流れる。このため、カレントトラ
ンスＣＴに誘起する電圧Ｅ２は、前記電圧Ｅ１ とは逆
極性となる。この結果、フォトカプラＦＣ２が駆動され
、その診断出力すが真理値ｌ、フォトカプラＦＣ＋の診
断出力ａが真理値０となる。Next, the output (at, b+) of MPU+17) of system I is the truth value (0, 1), and the output of MPU 2 of system 2 (O2
, b2) has the truth value (0,1)-t', the three-terminal control element Q+ and O2 are off, and the three-terminal control element Q3,
O4 is turned on, the output relay R is excited, and the AND output is turned on. In this case, a current 2 flows in the opposite direction to the current 11 in the connecting wire. Therefore, the voltage E2 induced in the current transformer CT has the opposite polarity to the voltage E1. As a result, the photocoupler FC2 is driven, and its diagnostic output has a truth value l, and the diagnostic output a of the photocoupler FC+ has a truth value of 0.
上述のように、３端子制御素子Ｑ１〜Ｑ４が正常である
場合は、表１に従った出力真理値が得られるが、３端子
制御素子Ｑ１〜Ｑ４の何れかが短絡などの故障を生じた
場合には、表１の出力真理値とは異なるものとなる。従
って、表１の出力真理値が得られるか否かを検出するこ
とにより、回路故障の有無を診断することができる。As mentioned above, if the 3-terminal control elements Q1 to Q4 are normal, the output truth value according to Table 1 will be obtained, but if any of the 3-terminal control elements Q1 to Q4 has a failure such as a short circuit. In this case, the output truth value will be different from the output truth value in Table 1. Therefore, by detecting whether or not the output truth values shown in Table 1 are obtained, it is possible to diagnose the presence or absence of a circuit failure.
しかも、ｌ系及び２系の出力状態に不一致が発生した場
合も、表１の出力真理値が得られなくなるので、ＭＰＵ
＋ 、ＭＰＵ２の故障をも診断できる。Moreover, even if a mismatch occurs between the output states of the l system and the 2 system, the output truth values in Table 1 cannot be obtained, so the MPU
+ It is also possible to diagnose failures in MPU2.
発明の効果
以上述べたように、本発明に係るアンド出力回路は、複
数個の３端子制御素子を直列に接続した第１及び第２の
回路を並列接続すると共に、第１の回路及び第２の回路
の３端子制御素子に対する制御信号入力モードに応じて
、第１の回路及び第２の回路における３端子制御素子の
接続点間に流れる電流の方向を電流検出回路によって検
出し、この電流検出信号に対応した応答信号を出力し、
この応答信号より回路故障を確実に検出できるようにし
たフェイルセーフなアンド出力回路を提供することがで
きる。Effects of the Invention As described above, the AND output circuit according to the present invention connects in parallel the first and second circuits in which a plurality of three-terminal control elements are connected in series, and also connects the first circuit and the second circuit in parallel. The current detection circuit detects the direction of the current flowing between the connection points of the three-terminal control element in the first circuit and the second circuit according to the control signal input mode for the three-terminal control element of the circuit. Outputs a response signal corresponding to the signal,
It is possible to provide a fail-safe AND output circuit that can reliably detect a circuit failure from this response signal.
第１図は本発明に係るアンド出力回路の電気回路図、第
２図は従来のアンド出力回路の電気回路図である。
Ｑ＋ ”Ｑ４ ・・・３端子制御素子Ｌ・・・接１ｇ
ｌ＠ＣＴ−，，カレントトランスＦＣ＋ 、Ｆｅ２
・・・フォトカプラ第１図FIG. 1 is an electrical circuit diagram of an AND output circuit according to the present invention, and FIG. 2 is an electrical circuit diagram of a conventional AND output circuit. Q+ "Q4... 3-terminal control element L... Contact 1g
l@CT-,, current transformer FC+, Fe2
... Photocoupler diagram 1
Claims (3)
列に接続した第１の回路と、この第１の回路と同数の３
端子制御素子の直列接続でなり前記第１の回路に対して
並列に接続された第２の回路と、前記第１の回路におけ
る前記３端子制御素子の接続点及び第２の回路における
前記３端子制御素子の接続点の間に流れる電流の方向を
検出する電流検出回路と、この電流検出回路から与えら
れる検出信号に対応した応答信号を出力する回路とを有
することを特徴とするアンド出力回路。(1) A first circuit in which a plurality of three-terminal control elements each having a control input terminal are connected in series, and the same number of three-terminal control elements as this first circuit.
a second circuit having terminal control elements connected in series and connected in parallel to the first circuit; a connection point of the three-terminal control element in the first circuit and the three terminals in the second circuit; An AND output circuit comprising: a current detection circuit that detects the direction of a current flowing between connection points of a control element; and a circuit that outputs a response signal corresponding to a detection signal given from the current detection circuit.
２の回路における３端子制御素子の接続点間を結ぶ接続
線と、この接続線に結合されたカレントトランスとでな
ることを特徴とする特許請求の範囲第１項に記載のアン
ド出力回路。(2) The current detection circuit is characterized by comprising a connection line connecting the connection points of the three-terminal control elements in the first circuit and the second circuit, and a current transformer coupled to this connection line. An AND output circuit according to claim 1.
路の出力線に対して逆並列接続された少なくとも２つの
フォトカプラを備えてなることを特徴とする特許請求の
範囲第１項または第２項に記載のアンド出力回路。(3) The circuit for outputting the response signal includes at least two photocouplers connected in antiparallel to the output line of the current detection circuit. AND output circuit according to item 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60277317A JPH0644706B2 (en) | 1985-12-10 | 1985-12-10 | AND output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60277317A JPH0644706B2 (en) | 1985-12-10 | 1985-12-10 | AND output circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62136921A true JPS62136921A (en) | 1987-06-19 |
| JPH0644706B2 JPH0644706B2 (en) | 1994-06-08 |
Family
ID=17581850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60277317A Expired - Lifetime JPH0644706B2 (en) | 1985-12-10 | 1985-12-10 | AND output circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644706B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007182119A (en) * | 2006-01-05 | 2007-07-19 | Hitachi Ltd | Switch circuit having fail safe property making on-side danger side |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60163834A (en) * | 1984-02-06 | 1985-08-26 | Tooa Eiyoo Kk | Preparation of glycerin derivative |
-
1985
- 1985-12-10 JP JP60277317A patent/JPH0644706B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60163834A (en) * | 1984-02-06 | 1985-08-26 | Tooa Eiyoo Kk | Preparation of glycerin derivative |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007182119A (en) * | 2006-01-05 | 2007-07-19 | Hitachi Ltd | Switch circuit having fail safe property making on-side danger side |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0644706B2 (en) | 1994-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3469373B2 (en) | Semiconductor power modules and composite power modules | |
| JPS62136921A (en) | And output circuit | |
| JPH11283456A (en) | Switch, information detection device having the same, and connected state detection device for connector | |
| JPH0317923A (en) | Diagnostic system for driving circuit | |
| JPS63144704A (en) | Relay dc driving circuit | |
| JPH0998081A (en) | Fail-safe majority logic circuit and parallel output type electronic interlocking device using this circuit | |
| JPH0795761A (en) | Power converter | |
| US4024454A (en) | Holding circuit for static convertor valves | |
| JPS6115418A (en) | Electric circuit device | |
| EP0618679A1 (en) | High reliable integrated circuit structure for MOS power devices | |
| JPS6321063Y2 (en) | ||
| JP2885575B2 (en) | Auxiliary relay drive circuit | |
| JPS6138363Y2 (en) | ||
| JPH0685619B2 (en) | Overcurrent protection circuit | |
| JP3578941B2 (en) | Fault detection circuit in multiple output low voltage circuit | |
| JPH04260998A (en) | Security unit | |
| JPH0495885A (en) | Lsi fault detection circuit | |
| JP2000066990A (en) | Connection recognition event circuit | |
| JPH0341842A (en) | Transmission system | |
| JPH0255894B2 (en) | ||
| JPH0567185B2 (en) | ||
| JPS6041321A (en) | Input circuit | |
| JPS6017764A (en) | Fault detecting system of copying machine | |
| JPS5816487B2 (en) | Multiple selection detection device in computer system | |
| JP2004042906A (en) | Parallel output type electronic interlocking system furnished with fail safe majority logic circuit |