JPS6213024A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6213024A
JPS6213024A JP15163285A JP15163285A JPS6213024A JP S6213024 A JPS6213024 A JP S6213024A JP 15163285 A JP15163285 A JP 15163285A JP 15163285 A JP15163285 A JP 15163285A JP S6213024 A JPS6213024 A JP S6213024A
Authority
JP
Japan
Prior art keywords
flat
oblique
implantation
silicon oxide
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15163285A
Other languages
English (en)
Inventor
Isao Murakami
村上 勇雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP15163285A priority Critical patent/JPS6213024A/ja
Publication of JPS6213024A publication Critical patent/JPS6213024A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関するものである。
従来の技術 半導体製造工程において、不純物を基板内へ導入する方
法として、イオン注入技術が多用されている。この方法
は、基板に対し垂直あるいはそれに近い角度で、イオン
を注入するもので、全面に均一な濃度の不純物を導入で
きる。一方、集積回路の微細化に伴い、金属−絶縁膜一
半導体構造のいわゆるMIS型半導体装置では、そのゲ
ート端部でのソース、ドレイン領域における電界集中が
問題となってきており、ソース、ドレイン領域の拡散層
形状として、L D D (Lightly DOpe
d Drain)構造やD D D (Double 
Diffused Drain)構造などが提案されて
いる。これらは、構造原理として、ゲート電極近傍の不
純物濃度を低くして電界束(1)を防止する構造を実現
するものであるが、上述した様に、イオン注入工程は全
面に均一に注入3ノ・ 。
するため、濃度差を得るには2回以上の注入工程が必要
である。
発明が解決しようとする問題点 従来の技術では、同一不純物でも濃度が異なれば、イオ
ン注入工程が複数回必要となる。
LDD構造やDDD構造の場合、まず低濃度領域を形成
した後にスペーサ等を形成し、次に、高濃度執域形成用
の不純物注入を行なわねばならない。従って、工程が複
雑になることはもちろんであるが、スペーサ形成穎域が
心安になるため、微細化するのが非常に難しくなってい
る。
問題点を解決するだめの手段 本発明は、要約するに、半導体基板表面の使定域に傾斜
部および平坦部を設けた後、イオン注入を施し、前記傾
斜部と平坦部との注入量を変化させること全特徴とする
半導体装置の製造方法である0 作  用 イオン注入法では基板面に対し、垂直かまたはそれに近
い角度で、不純物を打ち込むため、基板の所定域に傾斜
部を設けると、平坦部と傾斜部とでは単位面積当りの注
入量が異なることになる。
従って、同一不純物を注入する場合で、濃度を変化させ
ようとするときには、低い濃度の領域に傾斜を設ければ
よいことになる。
平坦部と傾斜部とのなす角度をθとすると、傾斜部での
注入量は、平坦部のcosθ倍となり、角度θの制御に
よって、平坦部へ注入される不純物の濃度以下であれば
いかなる濃度でも同時に形成可能である。この特徴を利
用して、ソースまたはドレイン領域の少なくとも一方の
ゲート電極近傍が傾斜部となる様にゲート電極を配置す
れば、一度の注入工程によって、LDD構造が形成でき
る。
さらに、イオン注入の保護膜を全面に被着すると、傾斜
部での実効的な保護膜厚は、平坦部の変化は顕著となる
さらに、半導体基板として、シリコン単結晶の(1,0
,0)面を使用し、保護膜として熱鹸化膜を5、−1 
使用すると、傾斜部での酸化シリコン膜の形成速度は、
平坦部よりも、1o%程度大きくなるため、となり、注
入量の変化をより顕著にすることが可能となる。
本発明の製造方法によれば、一度の注入工程によって濃
度が異なる拡散領域の形成が可能となった。さらに、濃
度の制御は、傾斜角によって行なうが、保護膜形成によ
って効果を増大させることができる。このため、2桁程
度表面濃度が異なる拡散層でも容易に形成することがで
き、LDD構造の形成も容易となった。
実施例 第1図a−gの工程順断面図によって本発明の一実施例
を示す。
まず、第1図aのように、(1,o、0)面、N型(7
) シIJ コン基板1の所定域に、通常のフォトエツ
チング技術によって、酸化シリコン膜2を形成する。次
いで、第1図すのよう、に、70’Cのアンモニア溶液
で約90分間/リコン基板のエツチング61、 。
を行ない、傾斜部3を形成し、つづいて、第1図のよう
に、酸化シリコン膜2を除去することにより、平坦部4
が得られた。この場合、平坦部4と傾斜部3とのなす角
は約56°である。次いで、周知のMOSプロセスによ
って、第1図dのように、チャンネルストップ領域6及
び素子分離領域6を形成したあと、第1図eのように、
全面に酸化シリコン膜を熱酸化により成長させた。この
場合、平坦部4は(100)面であるが、傾斜部3は(
1+1+1)面となっているため、熱酸化による酸化シ
リコン膜の成長速度は異なる。本実施例では、酸素雰囲
気で1000″C140分の処理によって、平坦部4上
に厚さ約500人の酸化シリコン膜7を、傾斜部3上に
は厚さ約650への酸化シリコン膜8を形成した。  
                  11′なお、そ
の後傾斜部3の中央にゲート電極9を      ・・
l。
配置したものが、第1図eである。ここで、平坦部4に
対しほぼ垂直な角度で、ソース及びドレイン形成用の不
純物1oをイオン注入したものが第1図fであり、平坦
部4では高濃度注入層11が、71・ 傾斜部3では低濃度注入層12が併られる。第1図fの
状態で熱処理を加え、高濃度のソース及びドレイン領域
13と低濃度のソース及びドレイン領域14を形成し、
LDD構造を完成し第1図qに示す形状を得た。本実施
例では、注入の保護膜として酸化シリコン膜7,8を用
いているため、平坦部4での保護WjJRJ600八で
あるが、傾斜部3での実効的な保護膜厚は、約550 
A /CO565°、すなわち、約960人となってい
る。注入条件として、戸イオン、60 KeV 、 5
 X1015cm−2とした場合に、平坦部4での不純
物濃度は1×1o rIn 程度となり、傾ボ[部3で
の不純物濃度は4×1o cm 程度となった。以下、
通常のMOSプロセスによって、M OS電界効果トラ
ンジスタを得た。
以上のようにして得られたMO3型電界効果トラ/ジス
タの有するドレイン而1圧は30V以上となり、従来の
2回注入によるLDD構造と同等となった。
なお、本実施例の説明では、傾斜部の形成にアンモニア
溶液を使用したが、気相系の反応を使用して傾斜部を形
成した場合にも、本発明は使用可能である。−1だ、注
入の保護膜として酸化シリコン膜以外の膜を被着しても
本発明は使用可能である0 発明の効果 以上のように本発明は、半導体基板上に設けた傾斜によ
って、注入量を制御するものであり、同一不純物であれ
ば、いかなる一度差の拡散層も同時に形成でき、本発明
を用いて形成したLDD構造のトランジスタも良好な性
能を有しており、本発明の有効性が確認できた。
本発明によって、MOSプロセスの簡略化及び乗積回路
の高集積化が図れ、さらにトランジスタの高耐圧化等に
も大きく寄与するものである。
【図面の簡単な説明】
第1図a−gは本発明の一実施iM−示すだめの工程順
断面図である。 1・・・・・・シリコン基板、2,6,7.8・・・・
・・酸化シリコン膜、3・・・・傾斜部、4・・・・平
坦部、6・・・9パ\ ・・・チャンネルストップ領域、9・ ・・・ゲート電
極、1o・・・・・・P+(リンイオン)、11・・曲
高濃度注入領域、12・・・低濃度注入領域、13・・
・・高濃度拡散領域、14・・・・・・低濃度拡散領域

Claims (4)

    【特許請求の範囲】
  1. (1)一導電型半導体基板表面の所定域に傾斜部および
    平坦部を設けた後、イオン注入を施し、前記傾斜部と平
    坦部との注入量を変化させることを特徴とする半導体装
    置の製造方法。
  2. (2)傾斜部への注入量が傾斜角によって制御されるこ
    とを特徴とする特許請求の範囲第1項記載の半導体装置
    の製造方法。
  3. (3)半導体基板として(100)面を平坦部とするシ
    リコン単結晶が用いられることを特徴とする特許請求の
    範囲第1項記載の半導体装置の製造方法。
  4. (4)平坦部及び傾斜部が、半導体基板を構成する物質
    以外の膜で覆われ、これをイオン注入の保護膜とし、平
    坦部と傾斜部との実効的保護膜厚の差によって、注入量
    を変化させることを特徴とする特許請求の範囲第1項記
    載の半導体装置の製造方法。
JP15163285A 1985-07-10 1985-07-10 半導体装置の製造方法 Pending JPS6213024A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15163285A JPS6213024A (ja) 1985-07-10 1985-07-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15163285A JPS6213024A (ja) 1985-07-10 1985-07-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6213024A true JPS6213024A (ja) 1987-01-21

Family

ID=15522783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15163285A Pending JPS6213024A (ja) 1985-07-10 1985-07-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6213024A (ja)

Similar Documents

Publication Publication Date Title
JPS63305546A (ja) 半導体集積回路装置の製造方法
JPH0366165A (ja) 半導体基板への不純物拡散方法
JPS6213024A (ja) 半導体装置の製造方法
JPH04251939A (ja) 半導体装置及びその製造方法
JPH0342868A (ja) C―mos薄膜トランジスタ装置とその製造方法
JPS6159672B2 (ja)
JPH0831601B2 (ja) 半導体装置の製造方法
JPH07153940A (ja) 電界効果型トランジスタの製造方法
KR0167667B1 (ko) 반도체 제조방법
JPS63261879A (ja) 半導体装置の製造方法
JPS63144573A (ja) Mos型トランジスタの製造方法
JPH0294635A (ja) Ldd構造のmosfetの製造方法
JPS6356916A (ja) 半導体装置の製造方法
JPS62250673A (ja) 半導体装置の製造方法
JPH0590574A (ja) 半導体装置
JPH03125479A (ja) 不揮発性記憶素子を有する半導体集積回路の製造方法
JPS62149172A (ja) 不純物導入方法
JPH04162420A (ja) 半導体装置の製造方法
JPS6367778A (ja) 半導体装置の製造方法
JPH02162739A (ja) 半導体装置の製造方法
JPH0387034A (ja) 半導体装置の製造方法
JPH02177442A (ja) 半導体装置の製造方法
JPH03104235A (ja) Mis型トランジスタの製造方法
JPS6393157A (ja) 半導体装置の製造方法
JPH02291120A (ja) GaAs電界郊果トランジスタの製法