JPS621237U - - Google Patents

Description

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本考案の実施例を示すブロツク図、第
２図は第１図に示された実施例の動作を示すタイ
ミング図、第３図は従来例を示すブロツク図、第
４図は第３図の動作を示すタイミング図である。 ６…タイマーカウンタ、７…ＯＲゲート、８…
データ再設定用レジスタ、９…データバス、１０
…パルス発生回路。 FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a timing diagram showing the operation of the embodiment shown in FIG. 1, FIG. 3 is a block diagram showing a conventional example, and FIG. 4 is a timing diagram showing the operation of FIG. 3; FIG. 6...Timer counter, 7...OR gate, 8...
Data resetting register, 9...Data bus, 10
...Pulse generation circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] プリセツトされたデータで決定される計数値を
クロツクパルスに基いて計数するタイマーカウン
タと、該タイマーカウンタの計数を開始させるス
タート制御信号及び前記タイマーカウンタの計数
終了を示す終了信号の論理和信号を作成し、該論
理和信号により前記タイマーカウンタへのデータ
プリセツトを制御するゲート回路と、前記タイマ
ーカウンタへプリセツトすべきデータを保持する
データ再設定用レジスタとを備え、前記スタート
制御信号あるいは終了信号発生時にデータ再設定
用レジスタのデータが前記タイマーカウンタにプ
リセツトされることを特徴とするマイクロコンピ
ユータのタイマー装置。 A timer counter that counts a count value determined by preset data based on a clock pulse, a start control signal that starts counting of the timer counter, and an end signal that indicates the end of counting of the timer counter, and an OR signal is created. , a gate circuit that controls data presetting to the timer counter based on the OR signal, and a data resetting register that holds data to be preset to the timer counter, when the start control signal or end signal is generated. A timer device for a microcomputer, characterized in that data in a data resetting register is preset in the timer counter.