JPS621231B2

JPS621231B2 -

Info

Publication number: JPS621231B2
Application number: JP11593579A
Authority: JP
Inventors: Toshiharu Aihara
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1979-09-10
Filing date: 1979-09-10
Publication date: 1987-01-12
Also published as: JPS5640782A

Description

【発明の詳細な説明】この発明は、複数のタイマ時間を１サイクルと
してサイクルタイマ動作を繰り返すマルチインタ
ーバルタイマに関する。

最近、電子式腕時計、小型電子計算機等におい
ては、多機能化が進み、設定時間の経過後、報音
するいわゆるタイマ機能を組み込んだものが製品
化されている。そしてこのタイマ機能としては、
複数のタイマ時間、例えば「30分」、「10分」を設
定し、この「30分」、「10分」が経過する毎に報音
するようにしたマルチインターバルタイマが考え
られている。このマルチインターバルタイマは、
例えば陸上競技の練習等において、30分間練習
し、10分間休憩するといつたサイクルを何回か繰
り返して行なうような場合に利用されている。し
かして、このように使用された場合にはうつかり
報音を聞きのがすと、練習時間や休憩時間を長く
とつてしまうことや、あるいは何サイクル目の練
習であるか分からなくなつてしまうことがあり計
画的な練習に支障をきたすおそれがあつた。

この発明は、上記事情に鑑みてなされたもの
で、その目的とするところは、サイクル数を明示
させることにより何サイクル目であるかを容易に
判別し得るマルチインターバルタイマを提供する
ことにある。

以下、この発明を図面に示す一実施例に基づい
て詳細に説明する。第１図は、この発明を適用し
た電子式腕時計の回路構成図である。図において
符号１は基準周波数信号を発する発振回路であ
り、基準周波数信号は分周回路２によつて１秒周
期の信号に分周され、時計回路３に送られる。こ
の時計回路３は分周回路２から送られてくる１秒
周期の信号に基づいて時刻情報としての“時”、
“分”及び曜日情報を得るものである。これら時
刻情報及び曜日情報は、表示切換回路４を介して
液晶表示装置５に供給され、デイジタル的にある
いはアナログ的に表示出力される。一方、図にお
いて符号６は、後述する各種のスイツチを備えた
スイツチ操作部であつて各スイツチの操作信号は
制御部７に与えられる。この制御部７には、時計
回路３から出力される１秒周期の信号１Ｐ／１Ｓ
が与えられている。また、制御部７はスイツチ操
作部６の操作で得られた複数のタイマ時間設定値
情報a₁を記憶部８に供給し、また、複数のタイマ
時間の設定値情報の繰り返し周期を１サイクルと
した場合に、このサイクルを何回繰り返させるか
を設定するサイクル回数設定値情報a₂及びこのサ
イクルが何回繰り返えされたかを計数したサイク
ル回数計数値情報a₃を上記タイマ時間の設定値情
報a₁と共に表示切換回路４に供給する。上記記憶
部８は制御部７から与えられるタイマ時間の設定
値情報a₁を記憶するもので、制御部７から与えら
れる読み出し・書き込み信号に従つて読み出し・
書き込みの指定を受ける。この記憶部８から読み
出されたタイマ時間の設定値情報は、ダウンカウ
ンタ９に供給される。このダウンカウンタ９はア
ンド回路１０の出力信号に従つて１分毎に順次減
算される。このアンド回路１０の一方の入力端子
には、時計回路３から出力される１分周期の信号
１Ｐ／１Ｍが与えられており、また、アンド回路
１０の他方の入力端子には、制御部７から出力さ
れるタイマスタート信号が与えられている。上記
ダウンカウンタ９の内容は、表示切換回路４に供
給されている。この表示切換回路４は制御部７か
ら出力される表示切換制御信号Q₁〜Q₃が与えら
れており、これらの表示切換制御信号Q₁〜Q₃に
従つて入力情報を選択的に出力し、液晶表示部５
に供給する。この液晶表示部５には時刻及び時間
情報を表示する表示体５ａ、曜日及びサイクル回
数を表示する表示体５ｂを有している。上記ダウ
ンカウンタ９の内容は“０”検出回路１１に供給
され、その内容が“０”になつた時、“０”検出
回路１１からワンシヨツトパルスの“０”検出信
号を制御部７に与える。また、制御部７からは短
音、長音、継続音を指定する音声選択信号A₁〜
A₃が出力され、報音制御回路１２に与える。こ
の報音制御回路１２は音声選択信号A₁〜A₃に基
づいて報音制御信号に選択的に出力し、ブザー回
路１３に与え、これを駆動させる。

第２図は、上記制御部７及び記憶部８の詳細を
示した回路構成図である。図において符号S₁はタ
イマ時間設定用スイツチ、S₂はタイマ時間の書き
込み指定スイツチ、S₃はタイマスタートスイツ
チ、S₄はタイマ時間設定用安全スイツチ、S₅はサ
イクル回数設定用スイツチであつて、これら各ス
イツチS₁〜S₅は、上記スイツチ操作部６に備えら
れている。

上記タイマ時間設定用スイツチS₁の操作信号は
ワンシヨツト回路７０１に与えられ、このワンシ
ヨツト回路７０１からワンシヨツトパルスを出力
させ、60進のカウンタ７０２の内容を歩進させ
る。また、書き込み指定スイツチS₂の操作信号
は、ワンシヨツト回路７０３を介してアンド回路
７０４からワンシヨツトパルスを出力させ、この
アンド回路７０４からのワンシヨツトパルスは記
憶部８に送られると共に５進カウンタ７０５の内
容を歩進させる。このカウンタ７０５の内容は、
デコーダ７０６に供給されて“０”〜“４”の信
号に解読される。一方、上記カウンタ７０２の内
容は、記憶部８に送出され、５つのアンド回路８
０１〜８０５の入力端子に夫々供給される。また
上記アンド回路７０４の出力信号は、記憶部８に
書き込み指定信号として送出され、上記各アンド
回路８０１〜８０５の入力端子にゲート制御信号
として与えられる。さらに、上記デコーダ７０６
の“０”〜“４”の信号は、記憶部８に送出さ
れ、対応する上記各アンド回路８０１〜８０５の
入力端子にゲート制御信号として与えられる。こ
れら各アンド回路８０１〜８０５の出力内容は、
対応する記憶領域８０６〜８１０に供給されて書
き込まれる。なお、上記カウンタ７０２の内容
は、タイマ時間設定値情報a₁として表示切換回路
４に供給される。

また、上記タイマスタートスイツチS₃の操作信
号はワンシヨツト回路７０８からワンシヨツトパ
ルスを出力させ、バイナリフリツプフロツプ７０
９のＴ入力端子に与える。このバイナリフリツプ
フロツプ７０９は、通常、側出力端子から
“１”の信号を出力しており、ワンシヨツトパル
スがＴ入力端子に与えられた時、その出力状態を
反転するものである。このフリツプフロツプ７０
９の側出力信号は、アンド回路７１０の一方の
入力端子に与えられ、またＱ側出力信号は表示切
換制御信号Q₂として送出され、表示切換回路４
に与えられる。上記アンド回路７１０の他方の入
力端子にはワンシヨツト回路７０８からのワンシ
ヨツトパルスがゲート制御信号として与えられて
いる。このアンド回路７１０の出力信号はRS型
フリツプフロツプ７１１のセツト側入力端子Ｓに
与えられているほか、オア回路７１２の一方の入
力端子にも与えられる。上記フリツプフロツプ７
１１のＱ側出力信号は、アンド回路７１３の一方
の入力端子に与えられており、またアンド回路７
１３の他方の入力端子には上記“０”検出回路１
１からの“０”検出信号が与えられている。この
アンド回路７１３は、その出力信号を上記オア回
路７１２の他方の入力端子に与える。このオア回
路７１２の出力信号は記憶部８に送出され、記憶
領域８０６〜８１０に対応する各アンド回路８１
１〜８１５の入力端子に読み出し指定信号として
与えられる。これら各アンド回路８１１〜８１５
には、対応する記憶領域８０６〜８１０に記憶さ
れている内容が夫々供給されている。また、上記
オア回路７１２の出力信号は５進カウンタ７１４
の内容を歩進させると共に、音声選択信号A₁と
して送出される。

上記カウンタ７１４の内容はデコーダ７１５に
供給されて“０”〜“４”の信号に解読される。
このデコーダ７１５からの“０”〜“４”の信号
は、記憶部８に送出され、対応する上記アンド回
路８１１〜８１５の入力端子にゲート制御信号と
して与えられる。この各アンド回路８１１〜８１
５の出力内容はオア回路８１６を介してダウンカ
ウンタ９に供給される。一方、上記カウンタ７０
５及び７１４の内容は一致回路７１６にも供給さ
れている。この一致回路７１６はカウンタ７０
５，７１４の内容の一致を検出した時、ワンシヨ
ツトパルスの一致信号を出力し、カウンタ７１７
の内容を歩進させ、また音声選択信号A₂として
報音制御回路１２に与えると共にカウンタ７１４
の内容をクリアする。このカウンタ７１７の内容
はサイクル回数計数値情報a₂として送出される。

また、上記タイマ時刻設定用安全スイツチS₄の
操作信号はワンシヨツト回路７１８からワンシヨ
ツトパルスを出力させ、このワンシヨツトパルス
はバイナリフリツプフロツプ７１９のＴ入力端子
に与えられる。このバイナリフリツプフロツプ７
１９は、通常、側出力端子から“１”の信号を
出力しており、ワンシヨツトパルスがＴ入力端子
に与えられた時、その出力状態を反転するもので
ある。このフリツプフロツプ７１９の側出力信
号は、上記カウンタ７０２にリセツト信号Ｒとし
て与えられると共に、表示切換制御信号Q₁とし
て表示切換回路４にも与えられる。またフリツプ
フロツプ７１９のＱ側出力信号は、上記アンド回
路７０４の他方の入力端子に与えられるほか、表
示切換制御信号Q₃として表示切換回路４に与え
られると共に、アンド回路７２０の一方の入力端
子に与えられている、このアンド回路７２０の他
方の入力端子には、サイクル回数設定用スイツチ
S₅の操作信号がワンシヨツト回路７２１を介して
与えられている。このアンド回路７２０の出力信
号はカウンタ７２２に与えられ、このカウンタ７
２２の内容を歩進させる。このカウンタ７２２の
内容はサイクル回数設定値情報a₃として送出され
る。上記カウンタ７１７及び７２２の内容は一致
回路７２３にも夫々与えられている。この一致回
路７２３はカウンタ７１７及び７２２の内容の一
致を検出した時、一致信号を音声選択信号A₃と
して送出すると共に、上記フリツプフロツプ７１
１のリセツト端子Ｒにリセツト信号として与え
る。

第３図は、表示切換回路４の詳細を示した回路
構成図である。表示切換回路４において、時計回
路３からの時刻情報はアンド回路４０１に、また
曜日情報はアンド回路４０４に夫々供給される。
制御部７からのタイマ時間設定値情報a₁はアンド
回路４０２に、またサイクル回数計数値情報a₂は
アンド回路４０５に、さらにサイクル回数設定値
情報a₃はアンド回路４０６に夫々供給される。ダ
ウンカウンタ９の内容はアンド回路４０３に供給
される。また、表示切換制御信号Q₁はアンド回
路４０１，４０４に、また表示切換制御信号Q₂
はインバータ４０７を介してアンド回路４０２に
与えられると共にアンド回路４０３，４０５及び
インバータ４０８を介してアンド回路４０６に与
えられる。表示切換制御信号Q₃はアンド回路４
０３，４０６に夫々ゲート制御信号として与えら
れる。上記３つのアンド回路４０１〜４０３の出
力内容はオア回路４０９を介して送出され、液晶
表示部５の表示体５ａに供給され、また、それ以
外のアンド回路４０４〜４０６の出力内容はオア
回路４１０を介して送出され、液晶表示部５の表
示体５ｂに供給される。

次に、上記実施例の動作について第４図ないし
第８図を参照して説明する。安全スイツチS₄の操
作によつて出力状態が反転するフリツプフロツプ
７１９からは、通常、側出力端子から“１”の
信号を出力しているので、タイマ時間設定用カウ
ンタ７０２の内容はクリアされていると共に、表
示切換制御信号Q₁が表示切換回路４に与えられ
る。このため、表示切換回路４において、アンド
回路４０１，４０４がゲート解除されるので、時
計回路３からの時刻情報及び曜日情報が液晶表示
部５に供給され、第６図に示すように、表示体５
ａによつて時刻情報、例えば「10時58分」が表示
されると共に、表示体５ｂによつて曜日情報、例
えば「月曜日」が表示される。

次にインターバルタイマーとして使用する場合
には、タイマ時間設定用安全スイツチS₄を操作す
る。これによつてフリツプフロツプ７１９は、ス
イツチS₄の操作で、その出力状態が反転し、Ｑ側
出力端子から“１”の信号が出力して表示切換制
御信号Q₃として表示切換回路４に与えられる。
従つて表示切換回路４において、アンド回路４０
２，４０６がゲート解除されるので、タイマ時間
設定値情報a₁及びサイクル回数設定値情報a₃が液
晶表示部５に供給され、表示出力される。この状
態において、タイマ時間設定用スイツチS₁を操作
して設定値情報を入力する。すなわち、スイツチ
S₁の操作信号はワンシヨツト回路７０１を介して
カウンタ７０２に与えられるので、カウンタ７０
２の内容は、スイツチS₁の操作回数に応じて歩進
される。なお、このカウンタ７０２の内容は、歩
進される毎にタイマ時間の設定値情報a₁として表
示切換回路４を介して液晶表示部５で表示出力さ
れるので、この表示を見ながら、所望のタイマ時
間、例えば「15分」を入力することができる。こ
のタイマ時間「15分」の入力により、カウンタ７
０２には、第４図ａに示すように、数値「15」が
カウントされる。なお、この状態においては、記
憶部８内の各記憶領域８０６〜８１０の内容は、
第４図ａに示すように、「０，０，０，０，０」
であり、また、カウンタ７０５の内容は、「０」
となつている。このカウンタ７０５の内容はデコ
ーダ７０６によつて解読され、デコーダ７０６か
ら“０”の信号が出力され、記憶部８のアンド回
路８０１に与えられている。そして、タイマ時間
「15」分の入力が終了した後、書き込み指定スイ
ツチS₂を操作する。このスイツチS₂の操作信号は
ワンシヨツト回路７０３を介してアンド回路７０
４に与えられる。このアンド回路７０４には安全
スイツチS₄の操作によつて反転されたフリツプフ
ロツプ７１９のＱ出力信号が与えられているの
で、アンド回路７０４はスイツチS₂の操作に従つ
てワンシヨツトパルスを出力する。このアンド回
路７０４の出力信号は、書き込み指定信号として
記憶部８に送出され、アンド回路８０１のゲート
を解除する。このためカウンタ７０２の内容、す
なわち、「15」はアンド回路８０１を介して第１
番目の記憶領域８０１に送られ、第４図ｂに示す
ように書き込まれる。またアンド回路７０４の出
力信号はカウンタ７０５の内容を歩進する。従つ
てカウンタ７０５の内容は、第４図ｂに示すよう
に、「１」がカウントされる。そしてデコーダ７
０６はカウンタ７０５の内容を解読し、“１”の
信号を出力し、記憶部８内のアンド回路８０２に
与える。

このようにしてタイマ時間「15分」の設定が終
了したら、次のタイマ時間の設定を行う。すなわ
ち、スイツチS₁を操作してタイマ時間、例えば
「10分」を入力すると、カウンタ７０２の内容は
第４図ｃに示すように「10」がカウントされる。
そして、スイツチS₂を操作すると、カウンタ７０
２の内容「10」が第４図ｄに示すように、第２番
目の記憶領域８０７に書き込まれると共に、カウ
ンタ７０５の内容は「２」にカウントされる。同
様にしてタイマ時刻、例えば「５分」、「20分」を
引き続き入力すると、第４図ｅに示すように、各
記憶領域８０６〜８０９には、入力された順にタ
イマ時間が夫々書き込まれると共に、カウンタ７
０５の内容は、第４図ｅに示すように、「４」が
カウントされる。

次に、サイクル回数設定値情報をサイクル回数
設定用スイツチS₅を操作することにより設定す
る。このスイツチS₅の操作信号はワンシヨツト回
路７２１を介してアンド回路７２０に与えられ
る。このアンド回路７２０には安全スイツチS₄の
操作によつて反転されたフリツプフロツプ７１９
のＱ側出力信号が与えられているので、アンド回
路７２０はスイツチS₅の操作に従つて出力する。
このアンド回路７２０の出力信号は、カウンタ７
２２の内容を歩進する。そしてサイクル回数設定
値情報を、例えば「４回」とすると、カウンタ７
２２には「４」がカウントされ、この値４は表示
切換回路４のアンド回路４０６、オア回路４１０
を介して表示体５ｂに与えられ、４番目の表示
体、つまり水曜日に対応する表示体によつて表示
される。

このようにしてタイマ時間、サイクル回数を設
定した状態において、タイマースタートスイツチ
S₃を操作すると、アンド回路７１０からワンシヨ
ツトパルスが出力され、フリツプフロツプ７１１
はセツトされてそのＱ側出力端子から“１”の信
号を出力し、アンド回路７１３に与える。またア
ンド回路７１０の出力信号はオア回路７１２を介
して記憶部８に送出され、各アンド回路８１１〜
８１５に与えられる。なお、カウンタ７１４の内
容は、初期値が「０」であるので、デコーダ７１
５からは“０”の信号が出力され、アンド回路８
１１に与えられている。従つて、アンド回路８１
１はオア回路７１２の出力信号によつてゲートが
解除される。このため、第１番目の記憶領域８０
６の内容、すなわち「15」はアンド回路８１１及
びオア回路８１６を介してダウンカウンタ９に供
給され、第５図ａに示すように、ダウンカウンタ
９には「15」が書き込まれると共に、ダウンカウ
ンタ９の内容は表示切換回路４に送られる。しか
して、フリツプフロツプ７０９はスイツチS₃の操
作で、その出力状態が反転され、Ｑ側出力信号が
表示切換制御信号Q₂として表示切換回路４に送
られている。この表示切換回路４には表示切換制
御信号Q₃が与えられているから、表示切換制御
信号Q₂及びQ₃とによつてアンド回路４０３，４
０５がゲート解除され、ダウンカウンタ９の内容
「15」、カウンタ７１７の内容「０」がオア回路４
０９あるいは４１０を介して液晶表示部５に供給
され、第７図に示すように、表示される。

一方、オア回路７１２の出力信号は第５図ａに
示すように、カウンタ７１４の内容を「１」に歩
進すると共に、音声選択信号A₁として報音制御
回路１２に与えられる。この報音制御回路１２は
音声選択信号A₁に従つて報音制御信号をブザー
回路１３に与え、タイマスタートに伴う報音、例
えば短音「ピ」を第８図に示すようにスタート時
に出力させる。

そして、ダウンカウンタ９に書き込まれた内容
「15」は、時計回路３からアンド回路１０を介し
て与えられる１分周期の信号１Ｐ／１Ｍに従つて
−１分ずつ減算されてゆく。この減算結果は、表
示切換回路４を介して液晶表示部５で表示出力さ
れると共に、“０”検出回路１１に供給され
“０”であるか否かの判断がなされる。この結
果、上記減算によつて“０”であると判断された
時には、制御部７に対して“０”検出信号を与え
る。この“０”検出信号は制御部７のアンド回路
７１３に与えられ、このアンド回路７１３の他方
入力端にはスタートスイツチS₃の操作時点で、セ
ツト状態となつているフリツプフロツプ１０９の
セツト信号が与えられているので、アンド回路７
１３からは出力信号が得られ、オア回路７１２に
与えられる。このオア回路７１２の出力信号は、
記憶部８内の各アンド回路８１１〜８１５に与え
られる。この時、デコーダ７１５からはカウンタ
７１４の内容「１」に従つて“１”の信号がアン
ド回路８１２に与えられているので、アンド回路
８１２のみがゲート解除され、第２番目の記憶領
域８０２の内容「10」がアンド回路８１２及びオ
ア回路８１６を介してダウンカウンタ９に供給さ
れ、第５図ｂに示すように、ダウンカウンタ９に
「10」が書き込まれる。一方、オア回路７１２の
出力信号はカウンタ７１４の内容を第５図ｂに示
すように、「２」に歩進される。またオア回路７
１２の出力信号は、音声選択信号A₁として報音
制御回路１２に与えられ、ブザー回路１３を駆動
して短音「ピ」を第８図に示すように出力する。

同様にして第３番目の記憶領域８０８の内容
「５」及び第４番目の記憶領域８０９の内容
「20」は、第５図ｃ及びｄに示すように、ダウン
カウンタ９の内容が「０」になる毎に順次書き込
まれる。そしてカウンタ７１４も順次歩進されて
ゆく。この時、一致回路７１６において、カウン
タ７１４の内容がカウンタ７０５の内容に一致す
るか否かの判断がなされる。この結果、一致が検
出された時には、１サイクル分の時間が経過した
ことが判明し、一致信号をカウンタ７１７に与え
て、その内容を歩進すると共に、このカウンタ７
１７の内容はサイクル回数計数値情報a₂として表
示切換回路４を介して液晶表示部５に供給され、
表示出力される。一方、一致回路７１６から出力
された一致信号は、カウンタ７１４に送られ、第
５図ｄに示すように、その内容をクリアすると共
に、音声選択信号A₂として報音制御回路１２に
送られる。このため報音制御回路１２は、音声選
択信号A₂に応じた報音制御信号をブザー回路１
３に与え、長音（ピー）を出力させる。

このように１サイクルが終了すると、再び記憶
領域８０６の内容がダウンカウンタ９に転送さ
れ、第５図ｅに示すように、ダウンカウンタ９に
「15」が書き込まれ、またカウンタ７１４の内容
が「１」に歩進される。そして２サイクル分が終
了すると、カウンタ７１７の内容が歩進され、
「２」となる。そして４サイクル目が終了し、一
致回路７２３において、カウンタ７１７の内容が
カウンタ７２２におけるサイクル回数設定値情報
に一致した時には、一致回路７２３から一致信号
が出力されフリツプフロツプ７１１をリセツトす
ると共に、一致信号は音声選択信号A₃として報
音制御回路１２に与えられる。従つて、報音制御
回路１２は音声選択信号A₃に応じてブザー回路
１３を駆動し、継続音（ピ、ピ、ピ、ピ…）を出
力させる。

以上のように、タイマスタート時点及びタイマ
時間経過時点では短音が発せられ、またサイクル
数も表示され、さらに１サイクルが終了する毎に
長音が発せられ、しかも最後には継続音が発せら
れるので、これらを見る、あるいは聞き分けるこ
とにより、サイクル回数を知ることができる。

なお、サイクル回数は、液晶表示部５の表示体
５ａによつて表示されるので、繰り返し周期の進
行状態を容易に知ることができるものであるが、
デイジタル表示体を設けて表示させてもよいもの
である。

また、上記実施例においては、タイマ時間を分
単位としたが、これを時間単位あるいは秒単位ま
で行なうようにしてもよい。また、上記実施例
は、ダウンカウンタの内容、すなわち各タイマ時
間の残り時間を表示するようにしたが、この発明
はこれに限らず、最後のタイマ時間までの残り時
間を適宜に表示できるようにしてもよい。また、
上記実施例では最高５つのタイマ時間で１サイク
ルとなるように構成したが、この発明はこれに限
らず、また記憶部５にはRAM（ランダム・アク
セス・メモリ）を用いることができ、また制御部
にはROM（リード・オンリ・メモリ）等の固定
的な記憶装置を用いてもよい。

この発明は、以上詳細に説明したように、複数
のタイマ時間を１周期としてこれを複数回繰り返
すマルチインターバルタイマにおいて、サイクル
数を表示するようにしたから、何周期繰り返され
たかを容易に知ることができる。従つて、陸上競
技のように、30分間練習し、10分間休憩するとい
つた周期を何回も連続して行うような場合に、特
に有効である。

【図面の簡単な説明】

図面は、この発明の一実施例を示したもので、
第１図は回路構成図、第２図は第１図で示したス
イツチ操作部６、制御部７、記憶部８の詳細な回
路構成図、第３図は表示切換回路４の回路構成
図、第４図ａ乃至ｅはタイマ時間が設定される毎
に変遷する記憶部８、カウンタ７０２，７０５の
内容を示した図、第５図ａ乃至ｅはタイマ時間が
読み出される毎に変遷するダウンカウンタ９及び
カウンタ７１４の内容を示した図、第６図及び第
７図は表示状態図、第８図はタイマ時刻が経過す
る毎に報音される状態を示した図である。６……スイツチ操作部、７……制御部、８……
記憶部、９……ダウンカウンタ、１１……“０”
検出回路、１２……報音制御回路、１３……ブザ
ー回路。

Claims

【特許請求の範囲】１複数のタイマ時間が設定記憶されるタイマ時
間記憶部と、このタイマ時間記憶部に記憶されて
いる前記複数のタイマ時間を所定の順序で読み出
して連続したタイマ動作を繰返し実行するタイマ
手段とからなるマルチインターバルタイマにおい
て、前記タイマ手段は、前記タイマ時間記憶部に記
憶されている夫々のタイマ時間経過後に報知音を
発生する報知音発生手段と、前記複数のタイマ時
間の連続したタイマ動作を１サイクルとするサイ
クル回数を計数する計数手段と、この計数手段で
得られる前記サイクル回数を表示する表示手段と
を具備したことを特徴するマルチインターバルタ
イマ。