JPS62120790A

JPS62120790A - 磁気記録再生装置

Info

Publication number: JPS62120790A
Application number: JP60259893A
Authority: JP
Inventors: Yasuhide Mogi; 茂木　康秀; Hikari Masui; 増井　光; Kouji Kaniwa; 耕治鹿庭
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-11-21
Filing date: 1985-11-21
Publication date: 1987-06-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、例えば８ミリビデオと称されるビデオテープ
レコーダとして用いるに好適な磁気記録再生装置に係り
、特にそのＰＣＭ音声信号記録領域に映像信号をディジ
タル化して記録し、再生し得るようにした磁気記録再生
装置に関する。

〔発明の背景〕

特開昭５８−１４７８１０号公報に見られるように、い
わゆる８ミリビデオと称されるビデオテープレコーダに
おいては、磁気テープを回転シリンダ周囲に、映像信号
の記録、再生に必要な角度（１８０”強）よりも余分に
巻付け、この余分に巻付けた部分（以後オーバラップ部
と称する。）に音声信号をＰＣＭ音声信号に変換して記
録し得るようになっている。

また、特開昭５８−２２２４０２号公報に示されるよう
に、上記ＰＣＭ音声信号を上記オーバラップ部だけでは
なく、必要に応じて、通常は、映像信号が記録されるト
ラック領域をも使用して記録し得るようにしたものも提
藁されている。

一方、近年、テレビジョン画像の高画質化が進み、画像
信号の記録再生装置においても、画像信号をディジタル
化して記録、再生することが強く望まれるようになって
きている。そこで、上記８ミリビデオ等の磁気記録再生
装置において、必要に応じてそのＰＣＭ音声信号の記録
領域に映像信号をディジタル化して記録し得るようにす
ることができれば、一層その利用価値、商品価値を高め
ることができると考えられる。８ミリビデオの規格では
、ＰＣＭ音声信号の記録領域（前記オーバラップ部）に
音声信号以外の信号を記録することも許容されているの
で〔弓手康史：“８ミリビデオについて（２じテレビジ
ョン学会技術報告ＶＲ６１−２（昭５９−２−２３）等
参照〕、上記オーバラップ部に映像信号をディジタル化
して記録するようにしても、規格上特に問題はない。

しかしながら、音声信号と映像信号の周波数帯域の相違
から、映像信号をディジタル化して、すなわちＰ　ＣＭ
映像信号に変換して、そのまま従来のＰＣＭ音声信号の
記ｊＪｔ　ｍｌ域に記録することは不可能である。

〔発明の目的〕

本発明の目的は、上記問題点を解決し、従来のＰＣＭ音
声信号記録領域に、必要に応じて映像信号をＰＣＭ映像
信号に変換して記録し、再生することができるようにし
た８ミリビデオ等の磁気記録再生装置を提供するにある
。

〔発明の概要〕

このＵ的を達成するために、本発明は、８ミリビデオ等
の磁気記録再生装置、すなわち回転ヘッドによる磁気テ
ープの回転走査区間のうちの少なくとも一部の区間をＰ
ＣＭ信号記録領域とし、該領域を用いてＰＣＭ音声信号
の記録、再生を行い得るようにした磁気記録再生装置に
おいて、映像信号をＰＣＭ映像信号に変換する回路およ
びその逆変換を行う回路を設けると共に、ＰＣＭ映像信
号を少なくとも１フィールド単位で記憶し、適宜のビッ
トレートとタイミングで読出すことが可能な記憶装置を
設け、これらにより上記磁気テープのＰＣＭ信号記！！
領域に上記ＰＣＭ音声信号の少なくとも一部に代えて映
像信号をＰＣＭ映像信号として記録し、再生し得るよう
に構成したことを特徴とする。

〔発明の実施例〕

以下、本発明の実施例を図面を用いて詳細に説明する。

第１図は本発明に係る磁気記録再生装置を８ミリビデオ
として具体化した場合の一構成例を示すシステムブロッ
ク図、第２図、第４図は第１図の構成例におけるテープ
ローディングの一例を示す図、第３図、第５図はそれぞ
れ第２図、第４図の磁気テープ上のトラックパターンの
一例を示す図である。

まず、８ミリビデオと称される磁気記録再生装置のシス
テム動作から概説する。

第１図において、まず記録時に磁気テープ１はキャプス
タン２によって駆動されて矢印の方向に走行する。この
キャプスタン２はキャプスタンモータ３により、実線矢
印方向に回転駆動される。

一方、シリンダ４に互いに１８０度離れて取付けられた
ビデオヘッド５．６は、シリンダモータ７によって回転
駆動されて破線矢印方向に回転する。

このシリンダ４はテープ１の長手方向と傾斜した回転軸
に取付けられており、記録映像信号の垂直同期信号周波
数の１／２の周波数で回転駆動される。

一方、第１の入力端子２９に加えられ、映像処理口＆４
−８により信号処理された映像信号と、第２の入力端子
３１に加えられ、ＦＭ音声処理回路９．　　ＰＣＭ音声
処理回路１０により、ＦＭ変調またはｐｃＭ変換された
音声信号と、パイロット信号発生回路１１で発生させた
記録パイロット信号ＲＥＣＰＬＴとを、記録増幅器１２
で加算・増幅して記録信号Ｒ３とし、ロータリトランス
１３を介してビデオヘッド５．６に供給して、テープ１
のビデオトラック上に記録する。

テープ１は、第２図のようにシリンダ４の周囲に１８０
度以上巻付けられている為、第３図の斜線で示すオーバ
ラップ部分が生じる。第２図、第３図、第４図、第５図
はテープ１をシリンダ４の周囲に１８０度＋３６度強巻
付けた場合を示している。

このようにすることで、前記特開昭５８−１４７８１０
号公報に見られるように、第３図の白抜き領域にパイロ
ット信号やＦＭ音声信号を周波数多重した映像信号など
を記録し、斜線の領域にパイロット信号を周波数多重し
、時間軸圧縮したＰＣＭ音声信号などを記録することが
できる。

第４図、第５図は、前記特開昭５８−２２２４０２号公
報に見られるように、時間軸圧縮したＰＣＭ音声信号を
オーバラップ部分のみならず、回転ヘッド５゜６の全回
転走査区間を６分割して記録した場合のテープローディ
ング及びテープパターン図である。

これら第２図〜第５図において、ＰＣＭ音声信号を記録
する全ての領域を本発明では以下、ＰＣＭ信号記録領域
を総称する。

次に、再生時の動作を説明する。第１図において、ビデ
オへウド５．６の回転位相をタックヘッド１４で検出し
、この検出信号ＴＨを位相調整回路１５に送り、その出
力であるヘッド位相検出信号ＳＷと、端子１６の基準信
号ＲＥＦとを位相比較器１７で位相比較し、その位相誤
差信号をシリンダモータ駆動回路１８を介して、シリン
ダモータ７に帰還す・ることで、ビデオヘッド５．６を
基準信号ＲＥＦと位相同期して回転させる。

一方、キャプスタンモータ３の回転速度を速度検出器１
９が検出し、この検出信号であるＣＦＧ信号を周波数弁
別器２０に送って回転数に応じた速度制御電圧ＳＰＤに
変換し、この電圧ＳＰＤを加算器２１．キャプスタンモ
ータ駆動回路２２を介してキャプスタンモータ３に供給
することで、はぼ所定の速度でキャプスタン２が回転す
るように速度制御する。またテープ１からビデオヘッド
５．６により再生された信号はロークリトランス１３を
介して前置増幅器２３に送られ増幅される。増幅された
再生信号ＲＦは、映像処理回路８．ＦＭ音声処理回路９
．ＰＣＭ音声処理回路１０に送られて、それぞれ再生映
像信号、再生音声信号となり、再生映像信号は、第１の
出力端子３０から出力されると共に、再生音声信号は、
スイッチ２７（第３の入力端子３３からのオーディオ切
換信号ＡＳＥＬによって切換え制御される）によって、
ＦＭ音声処理回路９からの再生音声信号またはＰＣＭ音
声処理回路１０からの再生音声信号のいずれか一方が選
択されて第２の出力端子３２から出力される。一方、上
記再生信号ＲＦは、ローパスフィルタ２４にも送られ、
該再生ＲＦ信号中から再生パイロット信号が分離して取
出される。該再生パイロット信号は、次いでＡ　Ｔ　Ｆ
　ＩＪ御回路２５に送られ、該回路２５においオドラッ
キング誤差信号が形成される。再生パイロット信号から
トラッキング誤差信号を形成する方法は、特開昭５３−
１１６１２０号公報に示されており、本発明とは直接関
係がないのでここで詳述しない。

Ａ　Ｔ　Ｆ　１ＩＩｌ　’４Ｂ回路２５からのトラッキ
ング誤差信号は加算器２１を介してキャプスタンモータ
駆動回路２２に送られ、キャプスタンモータ３は所定の
速度と位相で回転駆動される。

以上が、８ミリビデオと称される磁気記社再生装置のシ
ステム動作の概要である。

次に、第１図のシステムブロック図において、ｐｃｈ４
信号記録領域に映像信号をディジタル化して記録・再生
する場合について概説する。

外部映像信号回路１１４からの映像信号Ｖｉｄｅｏ　２
は映像信号処理回路５０の第１の入力端子４２を介して
サンプルホールド回路（以下Ｓ／Ｈ回路と略す。）５４
でサンプリング保持され、Ａ／Ｄ変換回路５２でディジ
タル信号、すなわぢＰＣＭ映像信号に変換された後、フ
レームメモリ５１に書き込まれる。フレームメモリ５１
では、ＰＣＭ映像信号の伝送ビットレートを落とすなど
の処理を行い、８ミリビデ第２８中のＰＣＭ音声処理回
路１０にデータ入出力端子３９．３４を介してＰＣＭ映
像信号を送る。ＰＣＭ音声処理回路１０では誤り訂正符
号の付加などの処理をし、記録増幅器１２を介してＰＣ
Ｍ映像信号をＰＣＭ記録領域に記録する。再生時には、
前置増幅器２３からの再生信号ＲＦをＰＣＭ音声処理回
路１０に送り、誤り訂正などを施した後、データ入出力
端子３４．３９を介してフレームメモリ５１に書込む。

フレームメモリ５１から伝送ビットレートを上げつつデ
ィジタル信号が読出され、Ｄ／Ａ変換器５３によって、
元の映像信号に復元される。一方８ミリビデ第２８から
の再生映像信号は、映像信号処理回路５０の第２の入力
端子４１に入力されており、第３の入力端子４０からの
ビデオ切換信号Ｖ　ＳＥＬで制御されるビデオ切換スイ
ッチ５５により切換えられ、所望の映像信号が出力端子
４３から出力される。

ここにおいて、映像信号処理回路５０で取扱う映像信号
は、伝送ビットレート並びにフレームメモリの容量から
、静止画像信号とするのが好適である。

次に第６図、第７図、第８図、第９図、第１０図第１１
図、第１２図を用いて、本発明によるＰＣＭ信号記録領
域にＰＣＭ映像信号を記録・再生する際に好適な信号処
理回路の第１の実施例について説明する。

ここで、外部映像信号回路１１４からの映像信号のサン
プリング周波数を１０２４　ｆ　Ｈ（ｆ　）ｌ　：映像
信号の水平開７ＪＪ　１８号周波数）とし、量子化ビッ
ト数を８ビツト、フレームメモリ５１への書込み、読出
しの単位を３２ビツトとする場合を例に挙げて説明する
。なお、第１の実施例ではフレームメモリ５１として、
ダイナミックＲＡＭ　（以下Ｄ−ＲＡＭと略す。）を用
いる。

第６図は、本発明の第１の実施例である映像信号処理回
路５０とＰＣＭ音声回路１００回路ブロック図、及び、
これらの回路の接続関係を示した図である。

まず、ＰＧＭ音声回路１０の動作の概略を述べ、然る後
に、ＰＧＭ音声回路ｌＯとの接続間・係を含め、映像信
号処理回路５０の動作を説明する。

第６図において、まず記録時に、オーディオ信号は、ノ
イズリダクション回路（以下、ＮＲ回路と略す、）及び
ローパスフィルタを含む回路５００に入力され、不要信
号の除去と振幅の圧縮が施こされ、Ａ／Ｄ変換器５０１
に送られる。Ａ／Ｄ変換器５０１で、オーディオ信号は
、量子化ビット数がｌＯビットのディジタル信号に変換
され、１０→８ビット変換回路５０２に送られる。１０
−８ビツト変換回路５０２で、オーディオ信号は８ビツ
トのディジタル信号となり、マルチプレクサ回路５０３
を経由して、ＰＣＭプロセッサ５０４へ送られる。ここ
で、１０ビツトのオーディオ信号を８ビツトオ一デイオ
信号とするのは、伝送容量を圧縮する為であり、ＮＲ回
路の採用で性能劣化は生じない。また、マルチプレクサ
回路５０３は、後述のＰＣＭ映像信号との切換えの為で
、ここに述べるオーディオ信号のみの場合には、何ら処
理に開存しない。

ＰＣＭプロセッサ５０４では、誤り訂正符号の付加、イ
ンターリーブなどの処理をオーディオ信号に施こし、こ
れを時間軸圧縮した上で、記録増幅器１２（第１図）へ
送り、テープ１の所定のＰＣＭ信号記録領域へ記録する
。

次に再生時には、前置増幅器２３（第１図）からの再生
信号ＦＲから、ＰＣＭプロセッサ５０４において、ディ
ジタル音声信号を検出し、誤り訂正。

インターリーブの解除９時間軸伸長して、マルチプレク
サ回路５０３を介して、８−１θビット変換回路５０５
に送る。８→１０ビット変換回路５０５では、８ビウ１
−の再生音声信号をｌθビットに変換し、Ｄ／Ａ変換器
５０６に送る。Ｄ／Ａ変換器５０６でディジタル信号か
らアナログ信号へと変換されたオーディオ信号は、ＮＲ
回路及びローパスフィルタを含む回路５０７で、振幅伸
長及び平滑されて、元のオーディオ信号となって出力さ
れる。

なお、ＰＣＭプロセッサ５０４は、前述のヘッド位相検
出信号ＳＷに基づいてその動作タイミングが制御される
と共に、４ｆ工のクロック信号ＣＬＫを出力し、該クロ
ック信号ＣＬＫがＡ／Ｄ変換回路５０１．１０→８ビッ
ト変換回路５０２．　Ｄ　／　Ａ変換器５０６、８→１
０ビット変換回路５０５に供給され、これら回路の動作
を制御するようになっている。

以上がＰＣＭ音声回路ｌＯの動作の概略である。

次に、本発明による映像信号処理回路５０の動作を説明
する。

まず、記録時には、外部映像信号回路１１４（第１図）
からの映像信号Ｖｉｄｅｏ２は、第１の入力端子４２か
ら、Ｓ／Ｈ回路５４と同期分離回路７２へ人力される。

同期分離回路７２で、映像信号Ｖｉｄｅｏ２から、水平
同期信号ＳＹＮを分離し、第１のフェーズ・ロックド・
ループ回路（以下ＰＬＬ回路と略す、）５６の位相検出
器５８に送られる。位相検出器５８には、１０２４　ｆ
　Ｍの周波数を発生する第１の電圧制御形発振器（以下
、１０２４ｆ１４ＶＣＯと略す、）６０の出力が、１　
／１０２４分周回路５９を経て入力されており、前述の
映像信号Ｖｉｄｅｏ２からの水平同期信号ＳＹＮと位相
比ｉを行い、誤差電圧を第１の１０２４　ｆ□ＶＣＯ６
０に帰還することで、第１のＰＬＬ回路５６を、映像信
号Ｖｉｄｅｏ２と同期した、１０２４　ｆ　Ｈの周波数
に固定する。第１のＰＬＬ回路５６の出力である１１０
２４ｆの周波数の信号ＣＫ　ｔ　は、Ｓ／Ｈ回路５４と
、スイッチ７１（記録時には端子１に切換えられている
。）を介して、第１の１／４分周器６９．　Ａ／Ｄ変換
器５２．　８−３２ビット変換回路６４に送られる。

Ｓ／Ｈ回路５４では、前述の映像信号Ｖｉｄｅｏ２が第
１のＰＬＬ回路５６の出力信号である１０２４　ｆ　Ｈ
周波数信号ＣＫ、でサンプリングされて、Ａ／Ｄ変換器
５２に送られる。Ａ／Ｄ変換器５２で、Ｓ／Ｈ回路５４
でサンプリング保持された映像信号を８ビツトのディジ
タル信号に変換する。８ビツトのディジタル映像信号は
、８−３２ビット変換回路６４に送られ、後述する方法
で、８ビツトから３２ビツトに変換されて、Ｄ−ＲＡＭ
回路６５に書込まれる。このときの書込みは、第１の１
／４分周器６９の出力である２５６　ｆ、　（＝１０２
４　ｆ　Ｈ÷４）周波数信号ＣＫ−ｚで行なわれる。

一方、ＰＣＭ音声回路１０内のＰＣＭ０Ｍプロセラ０４
からは、前期したように、ヘッド位相検出信号ＳＷに同
期して、周波数４ｆｏのクロック信号ＣＬＫが出力され
ており、該クロック信号ＣＬＫは、端子３８を介して、
第２のＰＬＬ回路５７の位相検出器６１に入力されてい
る。また、位相検出器６１には、第２　（７）１０２４
　ｆ　？ｌ　Ｖ　Ｃ０６３（７）出力が、１　／２５６
分周回路６２を経て入力されており、前述のクロック信
号ＣＬＫと位相比較を行い、その誤差電圧を第２１７）
１０２４　ｆ　Ｎ　Ｖ　Ｃ０６３ニ帰還することで、第
２のＰＬＬ回路５７をクロック信号ＣＬＫ、即ちヘッド
位相検出信号ＳＷと同期した、１０２４　ｆ　）Ｉの周
波数に固定する。

第２のＰＬＬ回路５７の出力である１０２４　ｆ　Ｈの
周波数の信号ＣＫ□から１　／２５６分周器６２を介し
て得られる４　（−１０２４÷２５６）　ｒ　１４周波
数信号ＣＫ。

は、第２の１／４分周器７０．３２−８ビット変換回路
６６、　８−３２ビット変換回路６７に送られる。４ｆ
ｎ周波数信号ＣＫｓを第２の１７４分周器７０にて分周
したｆＨ周波数信号ＣＫ　３１は、Ｄ−ＲＡＭ回路６５
、３２→８ビット変換回路６６、　８−３２ビット変換
回路６７に送られ、Ｄ−ＲＡＭ回路６５からのディジタ
ル信号の読出しクロックとして用いられる。したがって
Ｄ−ＲＡＭ回路６５からの読出し速度（ビットレイト）
は、前記２５６ｆＭ周波数信号Ｃ＋　＋による書込み速
度に比して１　／２５６に逓減されることになり、それ
だけＰＣＭ映像信号の周波数帯域も逓減される。

Ｄ−ＲＡＭ回路６５から続出された３２ビツトの信号は
、後述する方法により、３２→８ビット変換回路６６で
８ビット信号にされて、□データ出力端子３９゛。

マルチプレクサ回路５０３を介して、Ｐ　ＣＭプロセッ
サ５０４に送られろ。

この場合、３２−８ビツト変換回路６６は、前記４ｆＨ
周波数信号ＣＫ、に同期して上記８ビット信号を送出す
る構成となっているので、ＰＣＭプロセッサ５０４に送
られてきた８ビット信号は、前記したＰＣＭ音声信号と
まったく同様の形式の信号である。したがつ°ζ、ＰＣ
Ｍプロセッサ５０４は、上記８ビット信号をＰＣＭ音声
信号と同様に処理し、テープ１上の所定のＰＣＭ（Ａ好
記録領域に記録する。このとき、マルチプレクサ回路５
０３がＰＣＭ音声信号にかえて上記８ビット信号、すな
わちＰＣＭ映像信号をＰＣＭプロセッサ５０４に供給す
るように設定さるべきことはいうまでもない。

次に再生時には、前述のオーディオ信号の場合と同様に
、前置増幅器２３からの再生信号ＲＦは、ＰＣＭプロセ
ッサ５０４において、８ビツトのディジタル信号として
検出され、マルチプレクサ回路５０３、データ入力端子
３９を介して、８−３２ビット変換回路６７　　に送ら
れ、３２ビツトに変換されて、Ｄ−ＲＡＭ回路６５にｆ
Ｈ周波数信号ＣＫ　ｓ　＋によって、書込まれる。この
ときの８−３２ビット変換回路６７１よ、ｉ己録の際に
用いた８−３２ビット変換回路６４と同様の構成のもの
であり、場合によつζは共用することが可能である。　
（共用の場合には、更に信号切換が必要。）再生の場合には、スイッチ７１は端子２側に切換えられ
、第２のＰＬＬ回路５７の出力ＣＫ　ｔを用いてＤ−Ｒ
ＡＭ回路６５の読出し動作、３２−８ビツト変換回路６
８の動作およびＤ／Ａ変換器５３の動作等が制御される
。すなわち、Ｄ−ＲＡＭ回路６５から、第２のＰＬＬ回
路５７の出力ＣＫ　ｔを第１の１７４分周器６９によっ
て分周した２５６ｆＨ周波数信号ＣＫＩＩによって３２
ビツトのＰＣＭ映像信号が続出され、該ＰＣＭ映像信号
は、３２→８ビット変換回路６８に送られて上記信号Ｃ
ＫよおよびＧ　Ｋ　＋　＋による制御のもとに８ビット
信号に変換され、更にＤＡ変換器５３において信号ＣＫ
　２による制御のもとに元のアナログ映像信号に変換さ
れる。

３２−８ビツト変換回路６８は、記録の際に用いた３２
−８ビツト変換回路６６と同様の構成のものであり、こ
れらを共用するようにしてもよい。

一方、８ミリビデ第２８からの再生映像信号は、映像信
号処理回路５０の第２の入力端子４１に入力されており
、第３の入力端子４０からのビデオ切換信号Ｖ、。で制
御されるビデオ切換スイッチ５５により切換えられ、所
望の映像信号が出力端子４３から出力される。

第１図、第６図において、Ｄ−ＲＡＭ回路６５あるいは
フレームメモリ５１からシステムコントロール回路２６
へ出力されているモード遷移禁止信号ＢＵＳＹは、記録
時のフレームメモリ５１への書込みあるいは再生時にビ
デオ切換信号Ｖ　！！Ｌにより、映像信号Ｖｉｄｅｏ２
が選択された場合のフレームメモリ５１からの読出し期
間中にモードが遷移して、映像信号処理回路５０が誤動
作しない様に、フレームメモリ５１に対するアクセス期
間中のモード遷移を受付けない様にする為の信号である
。

以上第６図を用いて、本発明による映像信号処理回路５
０の一実施例について説明したが、記録時に第１および
第２のＰＬＬ回路５６．５７を設ける理由を第７図、第
８図を用いて、また、８→３２ビット変換回路６４．６
７、３２−８ビツト変換回路６６、６８の具体例を、そ
れぞれ第９図、第１θ図と、第１１図。

第１２図を用いて説明する。

第７図、第８図は、記録時に第１および第２のＰＬＬ回
路５６．５７を設ける必要を説明する為の模式図で、第
７図（ａｌは外部映像信号回路１１４からの映像５８号
Ｖｉｄｅｏ２の一例、第７図山）は第２のＰＬＬ回路５
７の出力である１０２４　ｆ　Ｈ周波数信号ＣＫ　２の
模式的波形（説明の便宜上波形を間引いである。）、第
８図（ａｌは外部映像信号回路１１４からの映像信号ｖ
ｉｄ６ｏ２の一例〔説明の便宜上、第７図（ａ）と同一
形状としている。〕第８図（ｂ）は、第８図（ａｌの映
像信号から分離抽出した水平同期信号、第８図（Ｃ）は
、第１のＰＬＬ回路５６の出力である１０２４　ｆ　Ｍ
周波数信号ＣＫ、（第７図市）と同様、説明の便宜上、
波形を間引いである。）である。

信号ＣＫ、は、第８図に示すように、第１のＰＬＬ回路
５６の作用により映像信号Ｖｉｄｅｏ２の水平同期信号
ＳＹＮと位相同期した信号であり、このため映像信号Ｖ
ｉｄｅｏ２を、例えば図示すンプリング点１〜９で示す
ように、常に一定位相関係でサンプリングすることがで
きる。一方、第２のＰＬＬ回路５７から出力される信号
ＣＫＺは、映像信号Ｖｉｄｅｏ２とは同期関係になく、
前記したように、ヘッド位相検出信号ＳＷと位相同期し
た信号である。これは、Ｄ−ＲＡＭ回路６５から読出さ
れて記録されるＰＣＭｌ１ｉＬ像信号をヘッドの回転位
相と位相同期させる必要があるためである。したがって
、今、仮に第１のＰＬＬ回路５６を設けずに、第２のＰ
ＬＬ回路５７から出力される信号ＣＫ、によって映ａ信
号Ｖｉｄｅｏ２のサンプリングをも合わせて行うように
したとすれば、そのサンプリング位相は刻々変化してし
まい、例えば第７図に示す位相関係となる場合には、１
水平走査区間のサンプリング点が図示のごと＜１０個と
なるのに対し、第８図と同様の位相関係となるような場
合には、サンプリング点が９個となってしまうというよ
うな不都合が生ずる。このような不都合は、本発明では
、第１のＰＬＬ回路５６と第２のＰＬＬ回路５７とを別
個に設けることにより解消されている。

次に、第９図、第１０図を用いて、８−３２ビット変換
回路６４の具体例を説明する。

第９図は、記録時に用いる８→３２ビット変換回路６４
の一構成例を示すブロック図、第１０図は、その各部の
信号波形を示すタイミング図である。

第９図、第１０図において、まず、第１のＰＬＬ回路５
６からの１０２４　ｆ工周波信号号ＣＫｌは、Ｔ−フリ
ップフロップ（以下ＦＦと略す。）７３．ＡＮＤゲート
７４〜７７により、４相信号Φ１〜Φ、に分離される。

４相体号Φ１〜Φ４は、各々８ビツトラッチ回路７８〜
８１に入力される。

一方、Ａ／Ｄ変換器５２の出力である８ビツトのディジ
タル信号ＡＤＯ〜Ａ　Ｄ　？も８ビツトラッチ回路７８
〜８１に送られる。

８ビツトラッチ回路７８〜８１では、８ビツトのディジ
タル信号Ａ　Ｄ　、、〜Ａ　Ｄ　７を、４相信号Φ１〜
Φ、の各々の立上的位相でラッチする。８ビツトラッチ
回路７８〜８１の各出力Ｄ０〜Ｄｙ、Ｄａ〜Ｄｔｓ＋Ｄ
　Ｉ　６〜Ｄ２３．Ｄｔａ〜ＤｊＩは３２ビットラッチ
回路８２に送られ、ここで、第１のＰＬＬ回路５６の出
力であル１０２４ｆＨ周波数信号ＣＫＩを第１（７）１
／４分周器６９で分周した２５６　ｆ　Ｈ周波数信号Ｃ
Ｋ　、の立上り位相でラッチされ、出力信号り。−Ｄ３
１が生成される。

また、第１の１／４分周器６９の出力である２５６ｆＩ
（周波数信号ＣＫ１１はＤ−ＲＡＭ回路６５中のアドレ
スカウンタ８７に送られ、アドレスカウンタ８７のカウ
ント値、即ち書込みアドレスを更新す。

他方、ＡＮＤゲート７４の出力信号Φ、およびＡＮＤゲ
ート７６の出力信号Φ、からＲ３−ＦＦ８５によって作
成された行アドレス信号ＲＡＳと、ＡＮＤゲート７７の
出力信号Φ４をインバータ８６で反転して作成された列
アドレス信号ＣＡＳによって、メモリ８４にアドレスカ
ウンタ８７の行アドレスと列アドレスを取込んで、書込
みアドレスＡＤＲ３を確定し、３２ビットラッチ回路８
２の出力信号Ｄ０〜Ｄ３１をメモリ８４に書込む。なお
、第１０図のＢｕｓｙは、前述したモード遷移禁止信号
である。

次に、第１１図、第１２図を用いて、３２→３ビット変
換回路６６の具体例を説明する。

第１１図は、記録時に用いる３２→８ビット変換回路６
６の一構成例を示すブロック図、第１２図は、その各部
の信号波形を示すタイミング図である。

第１１図、第１２図において、第２のＰＬＬ回路５７か
らの４ｆ１４周波数信号ＣＫｔに基づいて、Ｔ−ＦＦ８
８．ＡＮＤゲート８９〜９２により、４相信号Ｇ＋〜Ｇ
４が形成される。また、４ｆ、１周波数信号ＣＫ、を第
２の１／４分周器７０によって分周したｆ、、ｉ周波数
信号ＣＫ：１１は、アドレスカウンタ８７に送られて、
アドレスカウンタ８７のカウント値、即ち読出しアドレ
スを更新する。

他方、Ｔ−ＦＦ８８の出力信号（図示せず）から、Ｔ−
ＦＦ９４とＡＮＤゲート９５で作成した列アドレス信号
ＣＡＳと、ｆ、周波数信号ＣＫ１＋を遅延回路９６で所
定量遅延させて作成した行アドレス信号ＲＡＳによって
、メモリ８４にアドレスカウンタ８７の列アドレスと行
アドレスを取込んで、読出しアドレスＡＤＲ３を確定し
、メモリ８４から３２ビット信号ＲＤを読出して、前述
のＡＮＤゲー）９１の出力信号ＧＩ　（すなわち、信号
Φ）、の立上り位相で、３２ビットラッチ回路９７によ
りラッチする。これにより、３２ビットラッチ回路９７
から出力信号Ｄ０〜３１が得られる。３２ビットラッチ
回路９７の出力信号Ｄ０〜Ｉ）１１は、８ビット信号Ｄ
０〜Ｄｔ、Ｄｉ〜Ｄｌｉ　Ｄ＋ｈ−Ｄｔ２＋　Ｄｔｓ〜
Ｉ）１１に分けられ、それぞれゲート回路９８〜１０１
に入力される。ゲート回路９８〜１０１には、４相信号
Ｇ、〜Ｇ４が送られ、４相信号Ｇ、〜Ｇ４の“Ｈ”の期
間各々のゲート回路９８〜１０１を導通状態とし、８ビ
ット信号Ｄａ　ｔａとする。

以上、第９図〜第１２図において、記録に用いる８−３
２ビット変換回路６４．３２−８ビット変換回路６６の
動作を説明してきたが、再生時における８−３２ビット
変換回路６７．３２−８ビツト変換回路６８も同様の操
作を行えば良い。また、入出力データおよび、動作周波
数を変更することで、変換回路６４と６７および６６と
６８とをそれぞれ共用することができることは１°うま
でもない。

なお、上記実施例で述べなかったが、フレームメモリ８
４にダイナミックＲＡＭを用いている関係上、第９図、
第１１図にあるようにリフレシュ回路８３が必要である
。以上述べた映像信号処理回路５０において、静止画像
１フレームを記録するに要する時間を計算すると、１フ
レームのデータ数は、ここで述べた１０２４　ｆ　Ｈ周
波数信号でのサンプリングの場合、ここでｆＨは映像信号の水平同期信号周波数、ｆ、は垂
直同期信号周波数であり、Ｎ　’ｌ’　Ｓ　Ｃ方式％式
％）一方、フレームメモリ８４に書込むのに要する時間は、
書込みクロックが、先に述べた如く、第１０ＰＬＬ回路
５６の出力信号１０２４　ｆ　Ｈ周波数倍５号ＣＫ。

を第１の１７４分周器６９で分周した２５６　ｆ　Ｈ周
波数信号Ｇ　Ｋ　口で、３２ビット単位で書込む場合、
４．３　ｘ　１０’ビツトとなる。

また、フレームメモリ５１から読出すのに要する時間は
、読出しクロックが、第２のＰＬＬ回路５７からの４ｆ
ｇ周波数信号ＣＫｓを第２の１／４分周器７０で分周し
たｆ８周波数信号ＧＫ！、で、３２ビット単位で読出す
場合、４．３　Ｘ　１０’ となる。

前述の如く、また、第９図〜第１２図に示す如く、上記
の書込み・読出し期間中のモード遷移は、映像信号処理
回路５０の誤動作を生じる為、Ｄ−ＲＡＭ回路６５から
モード遷移禁止信号ＢＵＳＹをシステムコントロール回
Ｉａ２６　（第１図）に出力する。

以上述べたように、フレームメモリを用い、人力映像信
号に同期した第１のＰＬＬ回路と、ヘッド位相検出信号
に同期した第２のＰＬＬ回路とを用いることで、ＰＣＭ
映像信号を８ミリビデオのＰＣＭ信号記録領域に記録し
、再生することができる。

次に、第１３図、第１４図、第１５図、第１６図を用い
て、本発明によるＰＣＭ信号記録領域に映像信号を記録
・再生する際に好適な信号処理回路の第２の実施例につ
いて説明する。第２の実施例においても、先の第１の実
施例と同様、フレームメモリにダイナミックＲＡＭを用
いる。ここにおいて、先の第１の実施例と第２の実施例
との相異点は、第１の実施例ではフレームメモリへの書
込み終了後、読出しを行なっている為、メモリのリフレ
ッシュにリフレッシュ回路を設ける必要があったが、第
２の実施例では、フレームメモリのデータの書込み・読
出し方法を変更し、更にリード・モディファイ・ライト
モードを用いることにより、リフレッシュ回路を不要と
した点にある。

ここで、本発明の第２の実施例について説明する前に、
まずダイナミックＲＡＭのリフレッシュとリード・モデ
ィファイ・ライトモードについて簡単に説明する。

ダイナミックＲＡＭは、周知の通り、記憶素子がキャパ
シタメモリである為、時間の経過と共に徐々に記憶内容
の電位が低下する。従って、所定の周期内で、キャパシ
タの電荷を再蓄積する必要があり、この電荷の再蓄積を
リフレッシュと称する。

このリフレッシュを行う方法には、行アドレスを指定し
て行アドレス信号「τゑを操作する方法と、リフレッシ
ュサイクル〔電荷が減少して記憶が失われる迄の時間（
通常２　ｓ＋ｓｅｃ程度）〕内での全ての行アドレスに
おいて会込みあるいは読出しを行う方法（列アドレスは
無関係、）の２通りがある。

また、リード・モディファイ・ライトモードとは、任意
のアドレスのデータメモリを読出した後、該アドレスの
メモリに別のデータを書込むモードのことを言う。

第１３図は、本発明の第２の実施例の主要部分を示すブ
ロック図、第１４図は、第１３図のように構成した場合
のＤ−ＲＡＭの記録時における書込み。

読出し順序を示すメモリ８４内のアドレス図、第１５図
は第１３図のように構成した場合のＤ−ＲＡＭの再生時
における書込み、読出し順序を示すメモリ８４内のアド
レス図、第１６図は、第１３図のように構成した場合に
、再生時における各部信号波形を示すタイミング図であ
る。第１４図、第１５図中の数字は書込み、読出し順序
を示すもので、そのうち（）内の数字は読出しの順序を
示している。

第１３図、第１４図において、まず記録時に、第９図、
第１０図を用いた第１の実施例の説明で述べたように、
Ａ／Ｄ変換器５２で８ビツトのディジタル信号に変換さ
れた映像信号は、８−３２ビット変換回路６４で、３２
ビツトに変換され、第１のＰＬＬ回路５６から出力され
る１０２４　ｆ　Ｍ周波数信号ＣＫ、を第１の１／４分
周器６９で分周した２５６ｆＨ周波数信号ＣＫ、により
、メモリ８４に書込まれる。このとき、第１の実施例と
同様、記録時には第１のスイッチ７１は端子１側に切換
えられている。

このとき、メモリ８４の内部を第１４図に示す如く、５
２５列×２５６行の構成とし、第１のアドレスカウンタ
ー１０においては、通常の構成とは逆に、下位アドレス
が行アドレス（ＲＯＷ）、上位アドレスが列アドレス（
ＣＯＬＯＭＮ）となるように構成し、第１４図中の書込
み方向に、図中の数字の順序に書込みを行う。

このようにすることで、各行アドレスは、に−回必ずア
クセスされる為、特にリフレッシュを行う必要はない、
このとき第２のスイッチ１０９は端子１側に切換えられ
ており、メモリ８４への書込み終了までメモリ８４を書
込み専用とするように、第１のアドレスカウンタ１１０
からメモリ８４のライト・イ：ネーブル端子■を制御す
る。　（ライト・イネーブル端子薄１へ入力される信号
が“Ｌ″のとき、メモリ８４は書込み状態になる。）メ
モリ８４への１フレ一ム分の書込みが終了すると、メ・
干り８４を読出し専用とするように第１のアドレスカウ
ンタ１１０から“Ｈ”の信号を第２のスイッチ１０９を
介してメモリ８４のライト・イネーブル端子薄１に入力
すると共に、第１のアドレスカウンタ１１０を初期値（
１番地）にリセットし、更に第１のスイッチ７１を端子
２側に切換えて第２のＰＬＬ・回路５ニアの出力信号で
ある１０２４　ｒ　、４周波数信号ＣＫ、を第１の１／
４分周器６９で分周した２５６ｒ、１周波数信号ＣＫ、
を第１のアドレスカウンタ１１０に供給するようになす
。このようにすること゛でメモリ８４は、書込み終了後
も書込み時と同様に、各行ア・ドレスが１　／　ｆ　１
４に１回ずつアクセスされて続出・し動作が行われるこ
とになるため、特にリフレッシュを行う必要はない。一
方、このようなメモリ、８４の読出し動作中、読出し出
力は、２５６′回の読出し動作につき１回の割合で３２
−１８ｔット変換回路６６にラッチされて実際の読出し
出力として用いられる。

すなわち、第１４図における実際の読出し出力のアドレ
ス順序は、読出し方向に（ｌ）、（２）ｊ（５）・・・
となる。このようにすることで、メモＩＪ８’４の各行
アドレスを書込み時と同様に１／ｒｓ［、ｕの高速でア
クセスして記憶素子のリフレッシュを行いながら、実際
の読出し速度を第１の実施例と同様に、書込み速度の１
　／２５６に逓減することがモきる。

上記のごとき読出し出力のラッチを行うために、第１３
図の構成例では、第２のアドレス力ろンタ１１１と比較
器１１２が設けられている。すなわち、第２のアドレス
カウンタ１１１は、第２のＰＬＬ回路５７からの４ｆＨ
周波数信号ＣＫ　ｓを第２のｉ／４分周器７０で分周し
たｆＭ周波数信号ＣＫ３．をカウントして行アドレスと
列アドレスを出力し、該出力アドレスと第１のアドレス
カウンタ１１０　示らの出力アドレス　（行アドレスと
列アドレス）とが比較器１１２によって比較され、両者
が一致し延時点でメモリ８４からの読出し出力を３２→
８ビット変換回路６６にラッチするようになっている。

ここで、第２のアドレスカウンタ１１１は、第１のアド
レスカウンタ１１０とは異なり、下位アドレスを列アド
レス、上位アドレスを行アドレスとするもので、そのた
めｆＨ周波数信号ＣＫ□を１回カウントする毎にその指
定アドレスは、第１行第１列、第１行第２列、第１行第
３列・・・のどとく変化する。

一方、第１のアドレスカウンタ１１０においては、前記
したように、上位アドレスを列アドレス、下位アドレス
を行アドレスとするものであるから、前記２５６　ｆ　
Ｈ周波数信号ＣＫ１＋を１回カウントする毎にその指定
アドレスは、第１行第１列、第２行第１列、第３行第１
列・・・のごと（変化し、２５７回目のカウントで第１
行第２列、更に２５７回目のカウントで第１行第３列・
・・のごとくになる。したがって、第２のアドレスカウ
ンタ１１１の指定アドレスは、第１のアドレスカウンタ
１１０の指定アドレスとそ２５７個目個目一致すること
になり、その一致時点、すなわち、第１４図の＋１）、
　（２）。

（３）・・・の順序でメモリ８４の読出し出力が３２−
８ビツト変換回路６６にラッチされることになる。

次に、第１３図の回路の再生時の動作を第１５図。

第１６図を用いて説明する。再生時には、ＰＣＭプロセ
ッサ５０４（第６図）の出力である８ビツトの再生映像
信号を８−３２ビット変換回路６７において３２ビツト
の信号に変換してメモリ８４に書込み、ｌフレーム分の
再生映像信号の書込み終了後に、メモリ８４から記憶映
像を３２−８ビツト変換回路６日に読出して８ビツトの
映信信号に変換する。この場合、メモリ８４内のアドレ
スに対する書込み方向と読出し方向を、第１５図に示す
ように、記録時の場合（第１４図）とは逆にすることに
より、読出された映像信号の時系列を元の正しい時系列
に復元することができる。

ここで、メモリ８４の読出し時においては、その行アド
レスが２５６ｆ工周波数信号ＣＫ、、により順次高速で
アクセスされることになるので、メモリ８４のリフレッ
シュには特に問題はないが、書込み時には、メモリ８４
は、ｆ、周波数信号ＣＫｓｓによって順次第１５図の書
込み方向にアクセスされてゆくことになるので、その行
アドレスは極めて低速でしかアクセスされず、メモリ８
４のリフレッシュに問題が生ずる。そこで本実施例では
、メモリ８４の書込み動作時にも、２５６　ｆ　Ｍ周波
数信号Ｇ　Ｋ　＋　１による続出し動作を並行して行い
、リード・モディファイ・ライトモードによりメモリ８
４への書込みを行うようになる。このようにすれば、前
述のごとく、メモリ８４の行アドレスは、常に高速でア
クセスされるため、特別の手段を設けることなく、メモ
リ８４のリフレッシュを行うことができる。以下、その
詳細について更に説明すると、第１３図において、第１
の切換スイッチ７１は、再生時には常に端子２側に切換
えられており、第２のＰＬＬ回路５７から出力される１
０２４　ｆ　ｘ周波数信号ＧＫ、は、１／４分周器６９
に供給され、その分周出力である２５６ｆ、周波数信号
ＣＫ　＋　ｔが常時第１のアドレスカウンタ１１０に供
給される。該アドレスカウンタ１１０は、上記２５６　
ｆ　Ｍ周波数信号に基づくアドレスＡＤＲ５を出力し、
これにより、メモリ８４は、常時第１５図に示す続出し
方向への読出し動作を行う、このような読出し動作に際
しては、第１３図では特に図示していないが、アドレス
カウンタ１１０から出力されるアドレスの行アドレスと
列アドレスをそれぞれメモリ８４に取込んで読出しアド
レスを確定するこめの行アドレス信号ＲＡＳ及び列アド
レス信号ＣＡＳが適宜用いられる。メモリ８４から読出
された信号Ｄａ　ｔａは、適宜のラッチ信号Ｌａ　ｔｃ
ｈによりラッチされて出力Ｄｏｕｔとなる。

一方、第２のＰＬＬ回路５７からの４ｆ□周波数信号Ｇ
Ｋ、を第２の１／４分周器７０で分周したｆＨ周波数信
号ＣＫ、、により、第２のアドレスカウンタ１１１の出
力アドレスが順次更新され、メモリ８４の書込み動作を
行うべきアドレスを指示する。この第２のアドレスカウ
ンタ１１１の出力アドレスと第１のアドレスカウンタ１
１０からの出力アドレスとは、比較器１１２において比
較され、両者が一致した時点で、インバータ１１５．第
２のスイッチ１０９（メモリ８４の書込み動作時には端
子２側に切換えられている）を介して一時的に“Ｌ“と
なるライト・イネーブル信号■をメモリ８４に供給し、
８→３２ビット変換回路６７の出力Ｄｉｎをリード・モ
ディファイ：ライトモードでメモリ８４に書込む。

以上説明した第２の実施例により、メモリ８４に対する
特別のリフレッシュ手段を設けることなく、ディジタル
化した映像信号を磁気テープのＰＣＭ信号記録領域に記
録・再生することができる。

次に、第１７図、第１８図を用いて本発明の第３の実施
例について説明する。第３の実施例の特徴は、ＰＣＭ信
号記録領域に、音声信号と映像信号とを共にＰＣＭ化し
て記録し得るようにした点にある。

すなわち、従来の８ミリビデオ等におけるＰＣＭ信号記
録領域には、左右２チャンネルあるいは主副２チヤンネ
ルの音声信号が記録されるようになっており、先の第１
．第２の実施例では、これら２チヤンネルの音声信号に
代えて映像信号を記録。

再生するものであったが、第３の実施例では、左右もし
くは主副いずれかの片チャンネルに映像信号を、残りの
片チャンネルに音声信号を記録し、再生するようになさ
れる。

第１７図は、かかる第３の実施例の回路ブロック図、第
１８図はその各部の動作波形図である。

第１７図、第１８図において、入力端子３１．３１’か
ら入力された２チヤンネル音声信号は、ＮＲ回路および
ローパスフィルタを含む回路５００で帯域制限と振幅圧
縮された後、Ｓ／Ｈ回路５０７．５０８において、サン
プリング保持される。

一方、ヘッド位相調整回路１５（第１図）の出力である
ヘッド位相検出信号ＳＷは、ＰＣＭプロセッサ５０４に
入力されて、このヘッド位相検出信号ＳＷに同期した４
ｆａ周波数信号ＣＬＫを出力し、この４ｆＨ周波数信号
ＣＬＫは、Ａ／Ｄ変換器５０１゜１０−８ビツト変換回
路５０２．１　／　２分周器５１３．映像信号処理回路
５０に送られる。

この４ｆ、４周波数倍号ＣＬＫを１／２分周器５１３で
分周した２ｆ＋＋周波数信号ＣＫは、立上りエツジ検出
回路５１０．立下りエツジ検出回路５１１．映像信号処
理回路５０．第１のスイッチ５０９．マルチプレクサ回
路５０３に送られる。

立上りエツジ検出回路５１０．立下りエツジ検出回路５
１１でそれぞれ検出された２ｆ、周波数信号のエツジＬ
Ｅ、ＴＥはそれぞれＳ／Ｈ回路５０７．５０８に送られ
て、音声信号をサンプリングする。

Ｓ／Ｈ回路５０７．５０８の出力は第１のスイッチ５０
９に送られ、２ｆｇ周波数信号ＣＫの″Ｈｍ、“Ｌ”に
応じて交互に選択されて、信号ＡＵＤとしてＡ／Ｄ変換
器５０１，１０→８ビット変換回路５０２に送られる０
以上の構成は、２チヤンネルの音声信号をＰＣＭ信号記
録領域に記録するための通常の構成である。

一方、映像信号処理回路５０では、先の第１．第２の実
施例で述べたような方法で、映像信号をディジタル化し
て、フレームメモリ５１に書込む。このとき、先の実施
例と異なるのは、音声信号の片チャンネル（例えば第１
８図のＡＵＤのＲチャンネル）のみに映像信号をＶｉｄ
ｅｏ記録する為、２ｆ。

周波数信号ＧＫの“Ｌ″期間アドレスカウンタを停止し
て、フレームメモリからの映像信号の読出しを停止する
ことである。

このようにして得られたディジタル化されたオーディオ
信号ＡＵＤと映像信号Ｖｉｄｅｏをマルチプレクサ回路
５０３に送る。

マルチプレクサ回路５０３では、システムコントロール
回路２６からの記録指令信号ＲＥＣに応じて、第２のス
イッチ５１６と第３のスイッチ５１７を記録時には端子
１側、再生時には端子２側に、切換える。

さらに、第４のスイッチ５１８が２ｆｗ周波数信号ＧＫ
により、ｓ　ＨｓＯ時には、端子２側に、“Ｌ”の時に
は端子１側に切換えられ、映像信号Ｖｉｄｅｏと音声信
号ＡＵＤ　（Ｌチャンネルのみ）が交互にＰＣＭプロセ
ッサ５０４に出力され、信号ＡＶを得る。

再生の際には、マルチプレクサ回路５０３において、第
２のスイッチ５１６．第３のスイッチ５１７を端子２側
に切換え、２ｆＨ周波数信号ＣＫの“Ｈ”Ｌ”に応じて
、第４スイツチ５１８を切換えれば良い。

また、映像信号処理回路５０においては、フレームメモ
リへの書込みに用いるアドレスカウンタを２ｒｕ周波数
信号ＧＫの“Ｌ″期間停止させるようになすべきことは
いうまでもない。

このようにすることで、ＰＣＭ信号記録領域に映像信号
と音声信号とを合わせて記録し、再生することができる
。

なお、上記第４のスイッチ５１８は、適宜手段により、
常時端子１側（音声信号側）に切換え得るようにもなっ
ており、このように切換えた場合には、通常のごとく、
２チヤンネルの音声信号ＡＵＤ（第１８図）のみをＰＣ
Ｍ信号記録領域に記録することができ、再生時には、２
チヤンネルの音声信号を、８−１０ビツト変換回路５０
５．　Ｄ　／　Ａ変換回路５０６等を経て第５のスイッ
チ５１２（前記２ｆＨ周波数信号ＣＫによって切換えら
れる）により、それぞれ、Ｓ　、／　Ｈ回路５１４．５
１５．　ＮＲ回路５０７等より成るり、Ｒチャンネル回
路に振分けて再生することができる。

次に、第１９図を用いて本発明の第４の実施例について
説明する。この実施例の特徴は、先に述べた第１〜第３
の実施例では、外部映像信号の記録時には、外部映（＆
信号に同期した第１のＰＬＬ回路と、信号処理回路系内
のクロック信号（ヘッド位相検出信号ＳＷに同期した４
ｆ、１周波数体号）に同期した第２のＰＬＬ回路の２つ
のＰＬＬ回路を必要とするものであったのに対し、上記
第１のＰＬＬ回路を不要とし、第２のＰＬＬ回路のみで
外部映像信号の記録を可能とした点にある。このため、
第４の実施例では、信号処理回路系内のクロック信号に
基づいて同期信号を形成し、該同期信号を用いて外部映
像信号を発生させることにより、外部映像信号自体が上
記クロック信号に同期して発生するようになされる。

すなわち、第１９図において、映像信号処理回路５０に
入力されたクロック信号ＣＬＫ　（前記４ｆｎ周波数信
号）は、ＰＬＬ回路５７に入力されると共に同期信号発
生回路１１３に入力され、該同期信号発生回路１１３で
はクロック信号ＣＬＫを元に、同期信号５ｙｎｃを作成
し、出力端子４４を介して、外部映像信号回路１１４に
送る。

外部映像信号回路１１４は、同期信号５ｙｎｃにより、
映像信号処理回路５０にクロック信号ＣＬＫに同期した
映像信号Ｖｉｄｅｏ２を送出する為、記録時に該映像信
号Ｖｉｄｅｏ２をサンプリングするＳ／Ｈ回路５０４の
サンプリング動作及びＡ／Ｄ変換回路５２等の動作をＰ
ＬＬ回路５７から出力される１０２４　ｆ　ｕ周波数信
号ＣＫ２によって直接制御することができる。

すなわち、映像信号処理回路５０内のＰＬＬ回路を１つ
にすることができ、その′ａ略化を図ることができる。

その他の点では、第１９図の実施例の構成及び動作は、
先に説明した第１〜第３の実施例と何等変りがないので
、ここでは説明を省略する。

以上、本発明の４つの実施例について説明したが、本発
明は、このような実施例のみに限定されるものではなく
、種々の変形が可能である。例えば、上記各実施例では
、フレームメモリをダイナミックＲＡＭにて構成し、メ
モリ内のアドレス割付けを５２５列×２５６行として３
２ビット箪位で書込みあるいは読出しを行い、映像信号
のサンプリング周波数を１０２４ｆａｌｔ子化ビツトが
８ビツトの場合を例に挙げて説明したが、これに代えて
、スタティックＲＡＭを用いる構成や、他の記憶機構の
。

ＲＡＭを用いる構成にしても良く、上記数値から適宜変
更することができる。

また上記実施例では、８ミリビデオのＰＣＭ音声回路中
のＰＣＭプロセッサを利用する場合を例に挙げて説明し
たが、これに代えてディジタル信号をＰＣＭ信号に変換
する回路を別に設けるようにしても良い。

また上記実施例では、フレームメモリを用いる場合を例
に挙げて説明したが、これに代えて、フィールドメモリ
や、複数フレームメモリを用いても良い、更に、第３の
実施例で、映像と音声を１チヤンネルずつ記録する場合
について述べたが、これに限らず、相異なる映像を２チ
ヤンネル記録するようにもなし得ることは明らかであろ
う。

〔発明の効果〕

以上説明したように、本発明によれば、映像信号をディ
ジタル化してフレームメモリ等の記憶装置に一旦記憶し
、これを適宜のビットレートとタイミングで読出すこと
により、８ミリビデオ等のＶＴＲにおけるＰＣＭ信号記
録領域に広帯域の映像信号をディジタル化して記録し、
再生することができるので、記録再生画像の高品質化、
ＶＴＲとしての利用価値、商品価値の増大等、従来技術
によっては達成し得なかった優れた特徴を有する磁気記
録再生装置を提供することができる。

【図面の簡単な説明】

第１図は、本発明に係る磁気記録再生装置を８ミリビデ
オとして具体化した場合の一構成例を示すシステムブロ
ック図、第２図及び第４図は、それぞれ第１図の構成例
におけるテープローディングの一例を示す図、第３図及
び第５図は、それぞれ第２図、第４図の磁気テープ上の
トラックパターンの一例を示す図、第６図は、本発明の
第１の実施例である映像信号処理回路とＰＣＭ音声回路
のブロック図およびこれら回路の接続関係を示す図、第
７図および第８図は、上記第１の実施例において記録時
に第１および第２のＰＬＬ回路を設ける必要を説明する
ための模式図、第９図は、上記第１の実施例の記録時に
用いる８→３２ビット変換回路６４の具体例を示すブロ
ック図、第１０図は、その各部の信号波形を示すタイミ
ング図、第１１図は、上記第１の実施例の記録時に用い
る３２−８ビツト変換回路の具体例を示すブロック図、
第１２図は、その各部の信号波形を示すタイミング図、
第１３図は、本発明の第２の実施例の主要部分を示すブ
ロック図、第１４図は、上記第２の実施例におけるダイ
ナミックＲＡＭの記録時における書込み。読出し順序を示すメモリ内のアドレス図、第１５図は、
同じくダイナミックＲＡＭの再生時における書込み、読
出し順序を示すメモリ内のアドレス図、第１６図は、上
記第２の実施例の再生時における各部の信号波形を示す
タイミング図、第１７図は、本発明の第３の実施例を示
す回路ブロック図、第１８図は、その各部の動作波形図
、第１９図は、本発明の第４の実施例を示す回路ブロッ
ク図である。２８・・・８ミリビデオ、５０・・・映像信号処理回路
、５１・・・フレームメモリ、５２・・・Ａ／Ｄ変換回
路、５３・・・Ｄ／Ａ変換回路、５４・・・サンプルホ
ールド回路、５６゜５７・・・ＰＬＬ回路、６５・・・
ダイナミックＲＡＭ。第１！Ｉ第２図第３図！第４図第５図第９ＷＩ第１Ｏ図りより　＝−−一−−−−−−−−−−−−−−−−−
−−−一−−−−−−第１２図Ｂｕｓｙ　　−−、−−−−−−一−−−−一第１４図第１５図第１６図第１８図ＣＬＫ

Claims

【特許請求の範囲】

回転ヘツドによる磁気テープの回転走査区間のうちの少
なくとも一部の区間をＰＣＭ信号記録領域とし、該領域
を用いてＰＣＭ音声信号の記録、再生を行い得るように
した磁気記録再生装置において、映像信号をＰＣＭ映像
信号に変換する回路と、その逆変換を行う回路と、ＰＣ
Ｍ映像信号を少なくとも１フィールド単位で記憶し、適
宜のビツトレートとタイミングで読出すことが可能な記
憶装置とを設け、これらにより、上記磁気テープのＰＣ
Ｍ信号記録領域に上記ＰＣＭ音声信号の少なくとも一部
に代えて映像信号をＰＣＭ映像信号として記録し、再生
し得るように構成したことを特徴とする磁気記録再生装
置。