JPS6211894A - Electronic musical instrument - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は複数の楽音発生チャンネルを有する電子楽器
に係り、特に、各楽音発生チャンネルにおいて任意の音
色の楽音を発生し得るようにした電子楽器に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] This invention relates to an electronic musical instrument having a plurality of musical tone generation channels, and more particularly to an electronic musical instrument that can generate musical tones of arbitrary tones in each musical tone generation channel. Regarding.

「従来の技術」 最近、コンピュータや半導体技術の発展にともなってＬ
ＳＩ（大規模集積回路）部品等を使用したディジタル式
の電子楽器が種々開発され実用化されている。第１図は
従来のディジタル式電子オルガンの概念的な構成を示す
ブロック図である。“Conventional technology” Recently, with the development of computers and semiconductor technology,
Various digital electronic musical instruments using SI (large scale integrated circuit) components and the like have been developed and put into practical use. FIG. 1 is a block diagram showing the conceptual structure of a conventional digital electronic organ.

図にみもれるように、従来の電子オルガンは、鍵盤回路
１、キーコーダ２、チャンネルアサイナ３からなるブロ
ック（５）と、エンベロープジェネレータ５、ウニイブ
ジェネレータ６、Ｄ／Ａ変換器７、増幅器８、スピーカ
９からなるブロック０とから構成されている。As can be seen in the figure, a conventional electronic organ consists of a block (5) consisting of a keyboard circuit 1, a key coder 2, a channel assigner 3, an envelope generator 5, a unique generator 6, a D/A converter 7, and an amplifier. 8 and a block 0 consisting of a speaker 9.

上記鍵盤回路１は、各鍵盤キー（以下単にキーと称す）
に対応して設けられた多数のキースイッチを有して構成
される。キーコーダ２は上記各キースイッチのオン・オ
フ状態を検出し、押下キーを表わすキーコードを順次出
力する。チャンネルアサイナ３は、キーコーダ２から供
給されるキーコード（押下キー）に対応する楽音の発音
をウニイブジェネレータ６に設けられた複数の楽音発生
チャンネル（以下単にチャンネルと略称する）のいずれ
かに割当てる。この場合、チャンネルアサイナ３は各チ
ャンネルに対応する記憶位置を有１．、あるキーの発音
が割当てられたチャンネルに対応する記憶位置にそのキ
ーを表わすキーコードを記憶し、各記憶位置に記憶され
たキーコードを順次、時分割でウニイブジェネレータ６
の各チャンネルに出力する。また、このチャンネルアサ
イナ３は、押下キーが発音割当てされたチャンネルにお
いて発音がなされるべきであることを表わすエンベロー
プスタート信号を、前記キーコードの出力と同期して、
時分割でエンベロープジェネレータ５へ出力し、さらに
、各チャンネルに発音割当てされたキーが離された時は
、離されたキーに対応する楽音が減衰状態になるべきこ
とを表わすディケイスタート信号を、時分割でエンベロ
ープジェネレータ５へ出力する。The keyboard circuit 1 includes each keyboard key (hereinafter simply referred to as a key).
It is constructed with a large number of key switches provided correspondingly. The key coder 2 detects the on/off state of each of the key switches and sequentially outputs key codes representing pressed keys. The channel assigner 3 assigns the sound of the musical tone corresponding to the key code (pressed key) supplied from the key coder 2 to one of a plurality of musical tone generation channels (hereinafter simply referred to as channels) provided in the Unibu generator 6. Assign. In this case, the channel assigner 3 has a memory location corresponding to each channel. , a key code representing a certain key is stored in a memory location corresponding to a channel to which the sound of that key is assigned, and the key code stored in each memory location is sequentially transmitted to the Uniibu generator 6 in a time-sharing manner.
output to each channel. In addition, this channel assigner 3 sends an envelope start signal indicating that a sound should be generated in the channel to which the pressed key is assigned a sound, in synchronization with the output of the key code.
It outputs a decay start signal to the envelope generator 5 in a time-division manner, and also outputs a decay start signal indicating that when a key assigned to each channel is released, the musical tone corresponding to the released key should be in a decay state. It is divided and output to the envelope generator 5.

エンベロープジェネレータ５は、チャンネルアサイナ３
から供給される各チャンネルのエンベロープスタート信
号およびディケイスタート信号に基づき、各チャンネル
の楽音の発音を制御するエンベロープ情報（エンベロー
プ波形）を各チャンネルに対応して出力する。Envelope generator 5 is channel assigner 3
Based on the envelope start signal and decay start signal of each channel supplied from the control circuit, envelope information (envelope waveform) for controlling the sound production of musical tones of each channel is output corresponding to each channel.

ウニイブジェネレータ６は、複数（例えば１２個）のチ
ャンネルを有し、各チャンネル毎にそれぞれ独立して楽
音信号を形成するもので、例えば周波数情報メモリ、波
形メモリ等から構成され、チャンネルアサイナ３から供
給される押下キーのキーコードおよびエンベロープジェ
ネレータ５がら供給されるエンベロープ情報に基づいて
、各チャンネルにおいて楽音信号（デジタル信号）を形
成する。そして、このウニイブジェネレータ６の各チャ
ンネルにおいて形成された楽音信号（デジタル信号）が
Ｄ／Ａ（デジタル／アナログ）変換回路７においてアナ
ログ楽音信号に変換され、増幅器８を介してスピーカ９
から楽音として放音される。なお、上述した従来のディ
ジタル式電子オルガンはこの発明の出願人の出願になる
特開［１ｉ’３！Ｉ’９−１３０２１３号によって開示
されている。The Unibu generator 6 has a plurality of channels (for example, 12), and forms musical tone signals independently for each channel, and is composed of, for example, a frequency information memory, a waveform memory, etc., and a channel assigner 3. A musical tone signal (digital signal) is generated in each channel based on the key code of the pressed key supplied from the envelope generator 5 and the envelope information supplied from the envelope generator 5. The musical tone signal (digital signal) formed in each channel of this Unibu generator 6 is converted into an analog musical tone signal in a D/A (digital/analog) conversion circuit 7, and then sent to a speaker 9 via an amplifier 8.
It is emitted as a musical sound. The above-mentioned conventional digital electronic organ is disclosed in Japanese Patent Application Publication No. 1i'3! filed by the applicant of this invention. I'9-130213.

「発明が解決しようとする問題点」 上述した従来の電子楽器において、ウニイブジェネレー
タ６の各チャンネルにおける音色設定は、トーンレバー
（音色選択スイッチ）の操作状態に基づいて行なわれる
が、この設定はチャンネルアサイナ３とは全く無関係に
、トーンレバーの操作状態のみに基づいて行なわれ、ま
た、各チャンネル共通に同じ音色が設定されるようにな
っていた。"Problems to be Solved by the Invention" In the conventional electronic musical instrument described above, the tone settings for each channel of the Unibu generator 6 are performed based on the operating state of the tone lever (tone selection switch). This is done based only on the operating state of the tone lever, completely independent of the channel assigner 3, and the same tone color is commonly set for each channel.

このため、従来の電子楽器においては、各チャンネル毎
に異なる音色を設定することができず、また、強いて設
定しようとする場合は各チャンネル毎にトーンレバーを
設けなければならず、構成が極めて複雑になる問題があ
った。For this reason, with conventional electronic musical instruments, it is not possible to set different tones for each channel, and if you are forced to set a tone, you must install a tone lever for each channel, making the configuration extremely complicated. There was a problem.

この発明′は上述した事情に鑑みてなされたもので、簡
単な構成で各チャンネル毎に独立して異なる音色を設定
することができる電子楽器を提供することを目的として
いる。The present invention has been made in view of the above-mentioned circumstances, and it is an object of the present invention to provide an electronic musical instrument with a simple configuration in which different tones can be independently set for each channel.

ｒ問題点を解決するための手段」 この発明は、次の各構成要件を具備することを特徴とし
ている。"Means for Solving Problems" This invention is characterized by having the following constituent requirements.

（ａ）複数のキーを有する鍵盤と、 （ｂ）　　音色を選択する音色選択手段と、（、）　　
それぞれに与えられるキーに対応したデータおよび音色
′に対応したデータに基づいて、当該キーおよび音色に
対応する楽音信号を発生する複数の楽音蝋生チャンネル
を有する楽音発生手段と、（ｄ）　　前記複数の楽音発
生チャンネルに対応して設けられ、それぞれ前記キーお
よび音色に対応したデータを記憶する複数の記憶領域を
有し、各記憶領域に記憶された該データをそれぞれ対応
する前記楽音発生チャンネルに与える記憶手段と、（ｅ
）前記鍵盤で操作されたキーおよび前記音色選択手段で
選択された音色に対応して前記楽音発生チャンネルで発
生すべき楽音信号を指定する前記キーに対応するデータ
および音色に対応するデータを前記記憶手段の当該楽音
発生チャンネルに対応する記憶領域に対して書き込む割
当手段。(a) A keyboard having a plurality of keys; (b) Tone selection means for selecting a tone; (,)
(d) musical tone generation means having a plurality of musical tone generation channels that generate musical tone signals corresponding to the key and tone color based on the data corresponding to the key and the data corresponding to the tone color given to each; provided corresponding to the musical sound generation channels, and having a plurality of storage areas for storing data corresponding to the keys and tones, respectively, and applying the data stored in each storage area to the corresponding musical sound generation channels. storage means, (e
) storing data corresponding to the keys and data corresponding to the timbres that designate a musical tone signal to be generated in the musical tone generation channel in accordance with the key operated on the keyboard and the timbre selected by the tone selection means; Allocating means writes to a storage area corresponding to the musical sound generation channel of the means.

「実施例」 以下、図面を参照してこの発明の一実施例について説明
する。第２図はこの発明の一実施例による電子オルガン
（電子楽器）の構成を示すブロック図であり、この図に
示す電子オルガンは大きく分けると、鍵盤回路１１、ア
サイナ１２および楽音発生部１３から構成される。そし
て、上記アサイナ１２は制御部１４、演算部１５、割込
制御回路１６、パルス発生器１７、データポート１８を
具備する演算制御部１９と、ＲＯＭ（ＩＪ−ドオンリー
メモリ）２０．ＴｔＡＭ（ランダムアクセスメモリ）２
１、レジスタ２２を具備する第１の記憶部２３とから構
成され、また楽音発生部１３は、３２個のチャンネルを
有するウニイブジェネレータ（以下ＷＧと称す）２５と
、このＷＧ２５にエンベロープ情報を送出するエンベロ
ープジェネレータ２６と、Ｄ／Ａ（デジタル／アナログ
）変換回路２７と、増幅器２８と、スピーカ２９とから
構成される。なお、上述した制御部１４および演算部１
５ （以下余白） は通常マイクロコンピュータを用いて構成される。"Embodiment" Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 2 is a block diagram showing the configuration of an electronic organ (electronic musical instrument) according to an embodiment of the present invention. The electronic organ shown in this figure is roughly divided into a keyboard circuit 11, an assigner 12, and a musical tone generator 13. be done. The assigner 12 includes a calculation control section 19 including a control section 14, a calculation section 15, an interrupt control circuit 16, a pulse generator 17, and a data port 18, and a ROM (IJ-only memory) 20. TtAM (random access memory) 2
1, a first storage section 23 equipped with a register 22; the musical tone generating section 13 also includes a Unibu generator (hereinafter referred to as WG) 25 having 32 channels and sending envelope information to this WG 25; It is composed of an envelope generator 26, a D/A (digital/analog) conversion circuit 27, an amplifier 28, and a speaker 29. Note that the control section 14 and the calculation section 1 described above
5 (hereinafter referred to as the margin) is usually constructed using a microcomputer.

また、上述【ノたエンベ［］−プと番よ楽音信号の包絡
線のことである。すなわち、通常の楽音信号は第２図に
おいて符号Ｂにて示づ−ように、立下り状態（アタック
状態）Ｂ１、持続状態Ｂ２、立下り状態（ディケイ状態
）［３３の３状態からなる１ンベロープを有している。It also refers to the envelope of the musical tone signal mentioned above. That is, a normal musical tone signal has one envelope consisting of three states, as shown by the symbol B in FIG. have.

　　゛ この電子オルガンはプ［１グラム］ン１−「１−ルで動
作するもので、そのブ［１グラムはＲＯＭ　２０に記憶
されている処即プログラムと制御部１／Ｉ内のマイクロ
プログラムメモリ４５に記憶されている各種マイクロブ
「−１グラムから構成される。また、ＷＧ２５において
楽音信号（デジタル信号）を形成するために必要な各種
トーンデータおよび周波数データはＲＯＭ２０に記憶さ
れている。そして、上記処理ブ「−１グラムおよびマイ
ク１］プログラムに基づいて、次の様に動作するもので
ある。すなわち、キーが押下されると、まず鍵盤回路１
１が押トされたキーに対応するキースイッチ情報をデー
タバス３０を介してアリーイｔ１２に供給する。ア＋Ｊ
イナ１２は供給されたキースイッチ情報に対応する周波
数データおよびトーンデータをＲＯＭ２０から読出し、
読出したデータをＷＧ２５の複数のチ１？ンネルに対し
て割当てる。ＷＧ２５の各チャンネルは当該チャンネル
に割当てられたデータおよび■ンベロープジ■ネレータ
２６から供給されるエンベ［１−プ情報に基づいＣ楽音
信号（デジタル信号）を形成する。そして、これら各チ
ャンネルで形成された楽音信号がＤ／Ａ変換器２７にお
いてアナログ信号に変換され、増幅器２８を介してスピ
ーカ２９から楽音として放音される。``This electronic organ operates on a program 1-1, which consists of a program stored in the ROM 20 and a microprogram memory in the control section 1/I. The various tone data and frequency data necessary for forming musical tone signals (digital signals) in the WG 25 are stored in the ROM 20. Based on the above processing block "-1gram and microphone 1" program, it operates as follows.In other words, when a key is pressed, first the keyboard circuit 1
Key switch information corresponding to the key 1 pressed is supplied to the alley t12 via the data bus 30. A+J
Ina 12 reads frequency data and tone data corresponding to the supplied key switch information from ROM 20,
The read data is sent to multiple chips of WG25? channel. Each channel of the WG 25 forms a C tone signal (digital signal) based on data assigned to the channel and envelope information supplied from the envelope generator 26. The musical tone signals formed in each of these channels are converted into analog signals by the D/A converter 27, and are emitted as musical tones from the speaker 29 via the amplifier 28.

以上、この電子オルガンの概略を述べたが、次にこの電
子オルガンの詳細を説明する。The outline of this electronic organ has been described above, and now the details of this electronic organ will be explained.

まず、鍵盤回路１１はアドレスデコーダ３４、バッファ
バスドライバ３５、マ］・リツクス回路３６から構成さ
れる。アドレスデ」−ダ３４はアドレスバス３７を介し
で供給されるスイッチアドレス信号をデコードするもの
で、この実施例では５個の出力端を有し、またこれらの
各出力端がマトリックス回路３６の各列線にそれぞれ接
続されている。マトリックス回路３６は１２行５列のマ
トリックスであり、このマトリックスの各支点には、ト
ーンレバー（１ヴアイオリン」、１フルート１等の音色
を設定Ｊるためのレバー）３８の各スイッチの接点およ
び鍵盤１＝　−３９の各キースイッチの接点が、図にお
い−ｒ符号へにて示すように、ダイオードと共に介挿さ
れている。なおこの実施例においては、説明の便宜ト］
・−ンレバー３８が６個のトーンレバーからなり、また
各トーンレバーはいずれも４段階で＠量を調整可能なＩ
）のとしくしたがって、各トーンレバーに関する情報は
２ビツトで表わされ、この２ビツトに対応してトーンレ
バースイッチは各トーンレバーに対し２個づつ、合３１
１２個となる）、また鍵盤＝１＝　−３９は４オクター
ブ（１２Ｘ　４　＝　４　）１−１＝　−）から構成さ
れるものとする。そして、各１・−ンレバーのスイッチ
がマトリックス回路３６の左側（図において）１列に配
置され（図において破線で囲んだスイッチ２個が１つの
１〜−ンレバーに対応する）、また鍵盤ヤー３９の各キ
ースイッチがマトリックス同路３６の右側４列に配置さ
れている。First, the keyboard circuit 11 is composed of an address decoder 34, a buffer bus driver 35, and a matrix circuit 36. The address decoder 34 decodes the switch address signal supplied via the address bus 37, and has five output terminals in this embodiment, and each of these output terminals is connected to each of the matrix circuits 36. Each is connected to a column line. The matrix circuit 36 is a matrix with 12 rows and 5 columns, and each fulcrum of this matrix has the contacts of each switch of the tone lever (lever for setting the tone such as 1 violin, 1 flute 1, etc.) 38 and the keyboard. 1=-39 contacts of each key switch are inserted together with a diode, as indicated by the -r symbol in the figure. In this example, for convenience of explanation,
・The tone lever 38 consists of six tone levers, and each tone lever has an I/I whose amount can be adjusted in four stages.
), the information regarding each tone lever is represented by 2 bits, and corresponding to these 2 bits, there are 2 tone lever switches for each tone lever, for a total of 31 bits.
It is also assumed that the keyboard=1=-39 is composed of 4 octaves (12X4=4)1-1=-). The switches for each 1--n lever are arranged in one row on the left side (in the figure) of the matrix circuit 36 (the two switches surrounded by broken lines in the figure correspond to one 1--n lever), and the keyboard layer 39 The key switches are arranged in four rows on the right side of the matrix 36.

バッファバスドライバ３５は上記各スイッチのＡン・オ
フ情報をデータバス３０に出力するだめのバスドライバ
であり、１２個の入力端および出力端を有」ノ、入力端
は各々マトリックス回路３６の各行線に接続されている
とともに、出力端はデータバス３０に接続されている。The buffer bus driver 35 is a bus driver for outputting the A on/off information of each switch to the data bus 30, and has 12 input terminals and 12 output terminals, and the input terminals are connected to each row of the matrix circuit 36. The output terminal is connected to the data bus 30.

制御部１４はインストラクションレジスタ４２、インス
］・ラクションデ］−ダ４３、マイクロブ［１グラム・
アドレスシーケンサ４４、マイクロプログラムメモリ４
５（第２の記憶部）、パイプラインレジスタ４６から構
成される。インストラクションレジスタ４２はＲＯＭ　
２０から読出される処理プログラムの各命令を一時記憶
するもので、このインストラクションレジスタ／１２に
一時記憶された命令はインストラクションデコーダ４３
によって解読され、マイクロプログラム・アドレスシー
ケンサ４４に供給される。マイク「１プログラム・アド
レスシーケンサ４４はインストラクシ」ンデ：］−ダ４
３の出力に基づいてマイクロプロゲラムメモリ４５のア
ドレスを指定１ノ、この結果、マイクロプログラムメモ
リ４５から前述したインストラクションレジスタ４２に
一時記憶されているプログラムの命令（３二対応するマ
イク［１プ■グラムが読出され、パイプラインレジスタ
４６に供給ｉ＼れる。The control unit 14 includes an instruction register 42, an instruction register 43, a microbe [1 gram,
Address sequencer 44, micro program memory 4
5 (second storage section) and a pipeline register 46. Instruction register 42 is ROM
The instructions temporarily stored in the instruction register/12 are stored in the instruction decoder 43.
The data is decoded by the microprogram address sequencer 44 and supplied to the microprogram address sequencer 44. Mike: ``1 program address sequencer 44 is an instruction''.
The address of the microprogram memory 45 is specified based on the output of the microprogram memory 45 (1), and as a result, the command of the program temporarily stored in the instruction register 42 (32) is transferred from the microprogram memory 45 to the corresponding microphone [1]. The program is read and supplied to pipeline register 46.

演算部１５はマイク「１）ｊ！ンクシ」ン・デコーダ（
以下、Ｍ　Ｆ　Ｄと略称する）／Ｉ８、演算回路４９等
を有して構成され、制御部１／Ｉから供給されるマイク
ロプログラムの各命令を解読して所定の処理を実行づる
ものである。Ｊ　ｈわち、ＭＦ１１４８はパイプライン
レジスタ４６から供給される上２マイクロプログラムの
各命令を解読し、この解読結果に基づいて、レジスタ群
５０、マルチプレクサ５１．５２、演算回路４９、メモ
リアドレスレジスタ５３、データレジスタ５４、アウ］
ヘプットバッファ５５．５６へ各々制御信号を出力づる
。The arithmetic unit 15 has a microphone decoder (1) j!
(hereinafter abbreviated as MFD)/I8, an arithmetic circuit 49, etc., and decodes each instruction of the microprogram supplied from the control unit 1/I to execute predetermined processing. . J h That is, the MF 1148 decodes each instruction of the upper two microprograms supplied from the pipeline register 46, and based on the decoding result, register group 50, multiplexer 51, 52, arithmetic circuit 49, and memory address register 53. , data register 54, au]
Control signals are output to the output buffers 55 and 56, respectively.

レジスタ群５０はマイク［１プログラムの各命令を処理
する過程で使用されるワーキングレジスタであり、演算
回路４９の出力がＭ　’Ｆ　Ｉ］４　Ｂからの制御信号
により読込まれ、またこのレジスタ群５０の出力はマル
チプレクサ５１の第２の入力端に供給される。マルチプ
レクサノ”５１は、その第１の入力端がデータバス３０
に、第３の入力端がデータレジスタ５４の出力端に各々
接続されており、ＭＦ０４８からの制御信号に基づいて
第１〜第３の入力端に得られるデー′夕を選択的に演算
回路４９へ出力するものである。マルチプレクサ５２は
、その第１の入力端がデータバス３０に、第２の入力端
がデータレジスタ５４の出力端に各々接続されており、
これら第１、第２の入力端に得られるデータを選択的に
演算回路４９へ出力する。The register group 50 is a working register used in the process of processing each instruction of the microphone [1 program, and the output of the arithmetic circuit 49 is read by the control signal from M'F I]4 The output of is fed to the second input of multiplexer 51. The multiplexer 51 has its first input connected to the data bus 30.
The third input terminals are respectively connected to the output terminals of the data register 54, and the data obtained at the first to third input terminals are selectively sent to the arithmetic circuit 49 based on the control signal from the MF048. This is what is output to. The multiplexer 52 has a first input terminal connected to the data bus 30 and a second input terminal connected to the output terminal of the data register 54.
The data obtained at these first and second input terminals are selectively output to the arithmetic circuit 49.

演算回路４９はマルチプレク＋Ｊ５１．５２から供給さ
れる各種データ（このデータには第１の記憶部２３の各
メモリのアドレスを指定するアドレスデータおよび前述
したキーをチャンネルに割当てる際使用されるデータが
ある）をＭ　Ｆ　０４８からの制御信号に基づいて演棹
し、演算結果をメモリアドレスレジスタ５３あるいはデ
ータレジスタ５４へ供給する。メモリアドレスレジスタ
５３は演篩回路４９から供給されるアドレスデータを一
時記憶するものτ゛、このメモリアドレスレジスタ５３
の出力はアウトプットバッファ５５を介し−Ｃアドレス
バス３７へ出ノｊされる。データレジスタ５４は演篩回
路４９から供給されるデータ（キーをヂ１１ンネルに割
当でる際使用されるデータ）を一時配憶するもので、こ
のデータレジスタ５４の出力はアウトプットバッファ バス３０に出力される。The arithmetic circuit 49 receives various data supplied from the multiplexer J51.52 (this data includes address data specifying the address of each memory in the first storage section 23 and data used when assigning the above-mentioned keys to channels). ) is deduced based on the control signal from the MF 048, and the calculation result is supplied to the memory address register 53 or data register 54. The memory address register 53 temporarily stores address data supplied from the sieve circuit 49.
The output is output to the -C address bus 37 via the output buffer 55. The data register 54 temporarily stores data supplied from the sieve circuit 49 (data used when assigning keys to channels), and the output of this data register 54 is output to the output buffer bus 30. be done.

割込制御回路１６Ｇよ割込発生の際の各種処理を行うも
のである。ここで、この電子オルガンの割込信号につい
て説明Ｊる。この電子オルガンは３個の割込信号ＩＮＴ
ｌ’Ｒ　１　、ＴＮＴｒｌ＋　２、ＩＮＴＥＲ　３を有
している。割込（、７　Ｌ３　１ＮＴＦＲ　１はパルス
発生器１７の出力に基づいて、割込制御回路１６内で数
ｍ　Ｓ＆毎に周期的に発１１する割込信ＩｊＣあり、こ
の割込信号ＩＮＴＥＲ　１が発生りると、鍵盤キー３９
の各１−−スイツヂのオン／７１）情報がＲＡ．Ｍ２１
内に読込まれる。割込信＠ＩＮＴＥＲ　２はパルス発９
器１７の出力を割込制御回路１６内の分周器によって分
−　１５　＝ 周しで作られる割込信号であり、数１００ｍｓｅｃ毎に
周期的に発生する。そして、この割込信号１ｊｌＴＥＲ
２が発生りると、トーンレバー３８の各スイッチのオン
／７１フ情報がＲＡＭ２１内に読込まれる。The interrupt control circuit 16G performs various processes when an interrupt occurs. Here, the interrupt signal of this electronic organ will be explained. This electronic organ has three interrupt signals INT
It has l'R 1 , TNTrl+ 2, and INTER 3. Interrupt (,7 L3 1NTFR 1 is an interrupt signal IjC that is periodically generated every several mS& in the interrupt control circuit 16 based on the output of the pulse generator 17, and this interrupt signal INTER 1 is When it occurs, keyboard key 39
Each 1--Switch's ON/71) information is RA. M21
is read inside. Interrupt signal @INTER 2 is pulse generation 9
This interrupt signal is generated by dividing the output of the interrupter 17 by a frequency divider in the interrupt control circuit 16 by -15=frequency, and is generated periodically every several hundred milliseconds. And this interrupt signal 1jlTER
2, the on/off information of each switch of the tone lever 38 is read into the RAM 21.

なお、割込信号ＩＮＴＥＲ　２の周期が割込信号ＩＮＴ
ＥＲ１の周期よりはるかに大となっている理由は、通常
各キーが頻繁に操作されるのに対して、各トーン１ツバ
−は各キーはど頻繁には操作されイＴいからである。割
込信号ＩＮＴＥＲ　３はＷ　Ｇ　２　５から供給される
割込信号であり、Ｗ　Ｇ　２　５内の各チャンネルにお
いて形成された楽音信号が０となって時点で発生するも
のである。なお、この割込信号ＩＮＴＥＲ３について【
：１後述４る。Note that the period of the interrupt signal INTER2 is the interrupt signal INT.
The reason why it is much larger than the period of ER1 is that normally each key is operated frequently, but each tone 1 key is operated infrequently. The interrupt signal INTER 3 is an interrupt signal supplied from the W G 2 5, and is generated when the tone signal formed in each channel in the W G 2 5 becomes 0. Regarding this interrupt signal INTER3, [
:1 Described later 4.

そして、これらの割込信号ＩＮＴＥＲ１〜ＩＮＴＥＲ　
３のいずれかが発生器ると、制御部１４がこれを検知し
、現在実行中のマイクロプログラムモジュールが終了し
た時点で割込命令をインストワクシジンレジスタ４２内
に読込み、その解読を行なう。And these interrupt signals INTER1 to INTER
3, the control unit 14 detects this, reads the interrupt instruction into the instruction register 42, and decodes it when the currently executed microprogram module ends.

なお、割込信号ＩＮＴＥＲ　１〜ＩＮＴＥＲ　３の優先
順位は、割込制御回路１６において、 ＩＮＴＦＲ　　３＞　ＩＮＴＦＲ　　１　＞　ＴＮＴＦ
Ｒ　　２の如く定められる．。The priorities of the interrupt signals INTER 1 to INTER 3 are determined in the interrupt control circuit 16 as follows: INTFR 3 > INTFR 1 > TNTF
It is defined as R2. .

ＲＯＭ２０は、前述しＩｃように処理プ［１グラｌい、
周波数データおよび１〜−ンデータ等を記憶Ｊるｂので
、アウトプットバッファ５５からアドレスバス３７を介
してアドレス信号が供給され、まＩ、＝同アドレス信号
によって読出された処即ブ［１グラムの各命令あるいは
各種データがデータバス３０（ご出力される。ＲＡＭ２
１は、ヂャンネル割当ての際使用される各秤データテー
ブル、データファイル等が記憶されるもので、アウトプ
ットバッファ５５からアドレス信号が供給され、またで
の入出力端がデータバス３０に接続されている。レジス
タ２２は各種スティタスあるいはコマンド（４す述）等
が記憶されるもので、アラ１〜プツｉ〜バツフｊ７５５
からアドレス信号が供給され、またその入出力端はデー
タバス３０に接続さ−れている。The ROM 20 has a processing program as described above.
Since frequency data and data such as 1 to 1 are stored, an address signal is supplied from the output buffer 55 via the address bus 37, and the data read out by the same address signal is immediately Each command or various data is output to the data bus 30 (RAM2
1 stores each scale data table, data file, etc. used in channel assignment, and an address signal is supplied from the output buffer 55, and the input/output terminal is connected to the data bus 30. There is. The register 22 stores various statuses or commands (4 items), etc.
Address signals are supplied from the bus 30, and its input/output terminals are connected to the data bus 30.

データボーｉ−１８は１≧ＯＭ２０に記憶されＣいる周
波数データ、トーンデータおよびレジスタ２２に記憶さ
れている各種＝−１マントをＷＧ２５おＪ、＝　１７　
− びエンへ１１−ブジエネレータ２６へ出力するための１
ノジスタであり、アウトプットバッファ５５からアドレ
スが供給され、また、その入力端はデータバス３０に接
続されている。なお、上述したＲＯＭ２０、ＲＡＭ２１
、レジスタ２２およびデータポート１８の各記憶内容を
第１４図に示す。Data board i-18 is 1≧FM20, frequency data, tone data, and various types stored in register 22 =-1 cloak, WG25, = 17
- 1 for output to the generator 26;
The address is supplied from the output buffer 55, and its input end is connected to the data bus 30. In addition, the ROM 20 and RAM 21 mentioned above
, register 22, and data port 18 are shown in FIG.

次に、第２図に示す電子オルガンの動作を第３図に示す
流れ図に基づいて説明する。なお、以下の説明において
１″とあるのは二値論理レベルの゛１″信号を示し、１
１　０　Ｉ＋とあるのは二値論岬レベルの“０″信号を
示すものとする。Next, the operation of the electronic organ shown in FIG. 2 will be explained based on the flowchart shown in FIG. Note that in the following explanation, 1'' indicates a binary logic level ``1''signal;
1 0 I+ indicates a "0" signal at the binary logic level.

第３図（イ）はプログラムの流れを示す流れ図であり、
また第３図（口）は割込処理ルーチンである。この図に
示すように、この電子オルガンのプログラムはＲ１〜Ｒ
　８　＜’にる８個のメインルーチンおよび１１〜Ｉ３
になる３個の割込処理ルーチンから構成される。そして
、各ルーチンが複数のマイクロプログラムモジュール化
されマイク０１０グラムメモリ４５内に記憶され、また
これらのマイクロプログラムモジュールを呼出すマイク
ロ命令が処理プログラムとしてｎ　ｒ）Ｍ　２０内Ｃ９
二記憶されている。以１・、ｌ−記名ルーチンについて
順次説明する。Figure 3 (a) is a flowchart showing the flow of the program.
Further, FIG. 3 (part) shows an interrupt processing routine. As shown in this figure, the program of this electronic organ is R1 to R1.
8 Main routines and 11 to I3 in <'
It consists of three interrupt handling routines. Each routine is converted into a plurality of microprogram modules and stored in the microphone memory 45, and microinstructions that call these microprogram modules are stored as a processing program in C9 in M20.
Two are remembered. 1. The l-name routine will be sequentially explained below.

（１）初期リセッ］〜ルーチンＲ１ この電子オルガンにおいて電源が投入されるど、プログ
ラムはまずこの初期リレットルーチンＲ１に入り、各部
に初期り１？ツトが行われる。(1) Initial reset] ~ Routine R1 When the power is turned on in this electronic organ, the program first enters this initial reset routine R1 and initializes each part. A test is carried out.

（２）トーンレバー・Ａン／オフ検出ルーヂン■１ この割込処理ルーチンは割込信＠ＩＮＴＥＲ２が数１０
０ｍ５ｅｃのインターバルで発生するたびに実行される
もので、割込信号ＩＮＴＦＩ？　２が発生した時点にお
ける鍵盤回路１１の各トーンレバースイッチのオン／オ
フ状態を検出するーｂのである。ずなわら、割込制御回
路１６において割込信号ＩＮＴＥＲ２が発生すると、ア
ドレスデコーダ３４にスイッチアドレス信号が供給され
、このスイッチアドレス信号に基づいて各トーンレバー
スイッチのオン／オフ情報がバッファバスドライバ３５
およびデータバス３０を介してレジスタ２２内に読込ま
れる。(2) Tone lever A-on/off detection routine ■1 This interrupt processing routine has interrupt signal @INTER2 of several tens
It is executed every time an interrupt signal INTFI? occurs at an interval of 0m5ec. The on/off state of each tone lever switch of the keyboard circuit 11 at the time when 2 occurs is detected. When the interrupt signal INTER2 is generated in the interrupt control circuit 16, a switch address signal is supplied to the address decoder 34, and based on this switch address signal, the on/off information of each tone lever switch is sent to the buffer bus driver 35.
and is read into register 22 via data bus 30.

そして、この読込まれたトーンレバースイッチのオン／
オフ情報に基づいて、レジスタ２２内に第４図に示すニ
ュートーンレバー・スティタステーブル（以下、ＮＴＳ
と略称する）６０が作成される。この場合、このＮＴＳ
６０においては、各トーンレバー１〜６の音ｆｉｉｌ定
が２進数によって示されるようになっている。すなわち
、図に示す例においてはトーンレバー１．４．５．６が
音量「０」を要求し、トーンレバー２が音量「３」を、
トーンレバー３が音量［２１を要求している。Then, turn on/off the loaded tone lever switch.
Based on the off information, the new tone lever status table (hereinafter referred to as NTS) shown in FIG. 4 is stored in the register 22.
) 60 is created. In this case, this NTS
60, the tone constant of each tone lever 1-6 is indicated by a binary number. That is, in the example shown in the figure, tone lever 1.4.5.6 requests volume "0", tone lever 2 requests volume "3",
Tone lever 3 requests volume [21].

（３）トーンレバー位置・変化検出ルーチンＲ２前述し
た初期りｐツ１−ルーチン）７１が終了すると、プログ
ラムはこのルーチンＲ２に進行する。このルーチンＲ２
は、現在のＮＴＳ　６０の内容が前回このルーチンＲ２
を実行した時点にお＆プる同ＮＴＳ６０の内容と異なっ
ているか否かを検出するもので、このＮＴＳ６０の内容
とＲＡＭ２１内に作成されているオールドトーンレバー
・スティタステーブル（以下、ＯＴＳと略称する；第４
図参照）６１の内容とを比較することにより上記検出が
行なわれる。なおＯ’Ｔ’Ｓ６１は前回このルーチンＲ
２を実行した時点におけるＮ−［Ｓ６０の内容を示すも
ので、次に説明するルーチン１テ３において性成される
。そして、ルーチンＲ２を実行した結束がｒＹＥｓＪ　
　（変化あり）の場合は、プログラムがルーチンＲ３に
進行し、またｒＮＯＪ　　（変化なし）の場合はルーチ
ンＲ４に進行する。(3) Tone Lever Position/Change Detection Routine R2 When the above-mentioned initialization routine 71 is completed, the program proceeds to this routine R2. This routine R2
The current NTS 60 contents are the last time this routine R2
This function detects whether or not the contents of the NTS60 are different from the contents of the same NTS60 created at the time of execution. ;4th
The above detection is performed by comparing the contents of 61 (see figure). Note that O'T'S61 was this routine R last time.
This shows the contents of N-[S60 at the time when Step 2 is executed, and is performed in Routine 1Te3, which will be explained next. Then, the unity that executed routine R2 is rYEsJ
In the case of (change), the program proceeds to routine R3, and in the case of rNOJ (no change), the program proceeds to routine R4.

（４）トーンレバー処理ルーチンＲ３ このルーチンＲ３Ｌｔ−上記ＮＴＳ６０の内容に基づい
て第４図に示づトーンリクエストファイル６２をＲＡＭ
２１内に作成するものである。そして、この電子オルガ
ンにおいては、このルーチンＲ３において作成される］
ヘーンリクＪストファイル６２に基づいてＲＯＭ　２　
（１内のトーンデータがＷＧ２５の各チャンネルに割当
てられるようになっている。(4) Tone lever processing routine R3 This routine R3Lt - Based on the contents of the above NTS60, the tone request file 62 shown in FIG. 4 is stored in the RAM.
It is to be created within 21 days. In this electronic organ, it is created in this routine R3]
ROM 2 based on Henrik J strike file 62
(Tone data within 1 is assigned to each channel of WG25.

すなわち、ＲＯＭ２０内に１３１第４図に示−ｄＪ、う
に予め合量デープル６３、Ｉ・−ンレバー・インデック
ステーブル６４およびトーンデータパンクロ５が設けら
れている。そして、？’ｆ　崩デープル６３には、トー
ンレバーによって設定される音量「１」〜「３−１に対
応する音量係数（ＷＧ２５の各チャンネルはこの行間係
数に基づいて音量設定を行なう）が予め配憶され、トー
ンデータパンクロ５には複数の］・−ンデータ、？ｌな
わち・・・・・・トーンデータｉ−１、トーンデータｉ
、Ｆ−ンデータｉ＋１、トーンデータ１＋２・・・・・
・が記憶され、またトーンレバーインデックステーブル
６４には、各トーンレバー１〜６に対応するトーン（音
色）を構成するためのトーンデータのアドレスポインタ
が記憶されている。この場合、図に示す例について説明
すると、トーンレバー１に対応するトーン（音色）はト
ーンデータニー１おＪ：びｉから構成され、したがって
１〜−ンレバーインデックステーブル６４の１〜−ンレ
バー１に対応づ−るスロット（記憶エリア）６４ａには
、トーンデータパンクロ５におけるトーンデータｉ−１
、ｉの各先頭番地、すなわちアドレスＡおよびアドレス
Ｂが記憶され、トーンレバー２に対応するトーンはトー
ンデータ１＋２によって構成され、したがってスロット
６４ｂにはアドレスＤが記憶され、またトーンレバー３
に対応づるトーンは１〜−ンデータｉ１　ｉ＋１から構
成され、したがってスロット６４ｃにはアドレスＢ、ア
ドレスＣが記憶されている。なお、この実施例において
は各トーンレバーに対応する１・−ンを構成するトーン
データの数を最大２どしたが、これは複数個可能であり
、最大２に制限づる必要はイ【い。That is, in the ROM 20, as shown in FIG. and,? 'f The volume coefficient 63 corresponding to the volume "1" to "3-1" set by the tone lever (the volume is set for each channel of the WG 25 based on this line spacing coefficient) is stored in advance. , tone data PANCHRO 5 has a plurality of ]...tone data, ?l, that is...tone data i-1, tone data i
, F-tone data i+1, tone data 1+2...
. is stored, and the tone lever index table 64 also stores address pointers of tone data for configuring the tones corresponding to each of the tone levers 1 to 6. In this case, to explain the example shown in the figure, the tone (timbre) corresponding to tone lever 1 is composed of tone data knee 1, J: and i, and therefore 1 to -n lever 1 of 1 to -n lever index table 64. In the slot (storage area) 64a corresponding to the tone data i-1 in the tone data panchromatic 5,
, i, that is, address A and address B, are stored, and the tone corresponding to tone lever 2 is constituted by tone data 1+2. Therefore, address D is stored in slot 64b, and tone lever 3
The tone corresponding to 1 to - is composed of data i1 to i+1, and therefore address B and address C are stored in slot 64c. In this embodiment, the maximum number of tone data constituting one tone corresponding to each tone lever is two, but it is possible to have a plurality of tone data, and there is no need to limit the tone data to two at most.

そして、プログラムがこのＩ・−ンレバー処即ルーヂン
Ｒ３（第５図にこのルーチンＲ３の）［］−チャー１−
を示す）に入ると、まずレジスタ２２内のＮＴＳ６０　
（第４図）に記憶されているトーンレバー１の音量情報
が演算部１５のレジスタ群５０内に読出される。しかし
、この場合音量が［０１であるので、何らの処理も行イ
１われない。次いで、トーンレバー２の８間情報がレジ
スタ群５０内に読出される。この場合、音量「３」が指
定されている。したがってまずトーンレバーインデック
ステーブル６４のスロット６４ｂ内のアドレスポインタ
（すなわら、アドレスＤ）がトーンリフ１ストファイル
６２のエリア６２Ｃ内に書込まれ、次いで＠小テーブル
６３内の音量［３］に対応する音量係数ｒ　１１１１１
１１　、ｌが上記■リア６２Ｃ内に書込まれる（第４図
参照）。次にトーンレバー３の音量情報がレジスタ群５
０内に読出される。Then, the program executes this I-en lever routine R3 (this routine R3 is shown in FIG. 5) []-Char1-
), first the NTS60 in register 22
The volume information of the tone lever 1 stored in (FIG. 4) is read into the register group 50 of the calculation section 15. However, in this case, since the volume is [01], no processing is performed. Then, the eight-time information of the tone lever 2 is read into the register group 50. In this case, volume "3" is specified. Therefore, first, the address pointer (i.e., address D) in the slot 64b of the tone lever index table 64 is written in the area 62C of the tone lift 1st file 62, and then corresponds to the volume [3] in the @small table 63. Volume coefficient r 11111
11, l is written in the rear 62C (see FIG. 4). Next, the volume information of tone lever 3 is set to register group 5.
Read within 0.

この場合、音量「２」が指定されており、したがって、
まずテーブル６４のスロワｌ−６４，Ｃ内の第１のアド
レスポインタ（づなわち、アドレスＢ）が１ヘーンリク
］ニストファイル６２のエリア６２ｄ内に書込まれ、次
に音１１’２Ｊに対応する音量係数（ｒｏｌｏｏｏｏｏ
、Ｊ　）が同■リア６２（ｊ内に書込まれ、次にスロッ
ト６４Ｃ内の第２のアドレスポインタ（すなわち、アド
レスＣ）が１リア６２ｅ内に書込まれ、次に音１１−２
　Ｊに対応する音量係数（ｒｏｌ　０００００ｊ　）が
同Ｔリア６２ｅ内に書込まれる。このようにして、ＮＴ
Ｓ６０内の各トーンレバーの音量情報が順次読出され、
処理される。イして、最後にトーンリクエストファイル
６２内に書込まれたアドレスポインタの数、すなわちト
ーンリクエストファイル６２に０録されたトーンデータ
の数が同トーンリクＴス１−ファイル６２のヘッダー（
寸なわら、−１−リア６２　Ｅｌ　）に書込まれ、トー
ンリクエストファイル６２の作成が終了する。１・−ン
リクＴスｌ−フＩイル６２の作成が終了した後ＮＴＳ６
０の内容をＯＴ　８６．１内に転送し、ブ［１グラムは
このルーチンＲ３を出る。In this case, volume "2" is specified, and therefore,
First, the first address pointer (i.e., address B) in thrower l-64,C of table 64 is written into area 62d of list file 62, and then corresponds to note 11'2J. Volume coefficient (rolooooooo
.
The volume coefficient (rol 00000j) corresponding to J is written in the T rear 62e. In this way, N.T.
The volume information of each tone lever in S60 is sequentially read out,
It is processed. The number of address pointers written in the tone request file 62 last, that is, the number of tone data recorded in the tone request file 62, is determined by the header (
The tone request file 62 is then written to -1-rear 62El), and the creation of the tone request file 62 is completed. 1. After completing the creation of the NTS6 file 62,
The contents of 0 are transferred into OT 86.1 and the BU[1gram exits this routine R3.

このように、この電子オルガンにおいてはこのルーチン
Ｒ３においで第４図に示Ｊようなｌ−−ンリクエストフ
ァイル６２が作成される。この場合、各トーンレバーは
１・−ンレバーインデックステーブル６４のアドレスポ
インタのみと対応しているので、このテーブル６４のア
ドレスポインタを変更覆ることにより各トーンレバーに
対し任意のトーンデータ（音色）を対応させることがで
きる。In this way, in this electronic organ, a l--on request file 62 as shown in FIG. 4 is created in this routine R3. In this case, each tone lever corresponds only to the address pointer of the 1-tone lever index table 64, so by changing the address pointer of this table 64, arbitrary tone data (timbre) can be assigned to each tone lever. It can be made to correspond.

なお、この１ヘーンリクエストフアイル６２において、
■リア６２ｂにはこのファイル６２に共通する音色加工
のための情報、例λばビブラート周波数、ビブラート深
さ、ディケイ長さ等が記憶されている。すなわち、詳細
な説明は省略りるが、予めこれらの音色加工のための情
報をＲＯＭ２０内に記憶しておぎ、音色加工用レバーの
操作位置にしたがって音色加工情報をＲＯＭ２０から読
出しこのファイル６２に登録することに４より、ＷＧ２
５の各チャンネルにおいて形成される楽音信号に音色加
工を施Ｊことが可能になる。In addition, in this 1-hanne request file 62,
(2) Information for tone processing common to this file 62, such as vibrato frequency, vibrato depth, decay length, etc., is stored in the rear 62b. That is, although a detailed explanation will be omitted, information for these tone processing is stored in the ROM 20 in advance, and the tone processing information is read out from the ROM 20 and registered in this file 62 according to the operating position of the tone processing lever. By 4, WG2
It becomes possible to perform timbre processing on musical tone signals formed in each of the five channels.

ところで、−［述した］・−ンリクエストファイル６２
作成の過程において、ヘッダー６２８に記入されるアド
レスポインタ数の検出は、通常レジスタ２２内に］−−
ンリクエス１−カウンタなるカウンタを段重」、アドレ
スポインタをファイル６２内に書込むたびにこのｔ−−
ンリクエス］・カウンタをインクリメントし、最後にこ
のトーンリクエストカウンタのカウント結果を参照する
ことにより行なわれる。また、−に記過程におけるＮＴ
Ｓ６０の内容の順次読出し、トーンレバーインデックス
テーブル６４の各スロット内のアドレスポインタの順次
読出し、トーンリクエストファイル６２内の各１リアへ
の順次書込み等は、通常対応Ｊるポインタをたて、１つ
の処理が済むたびにこのポインター　２６　＝ の内容を進め、このポインタの内容に基づいて実行され
るものである。例えば、［・−シリク１゛ス［・ファイ
ル６２ヘアドレスポインタを書込む場合は、まずｉ−−
シリク１−ストファイルポインタなるポインタにエリア
６２Ｃのエントリイアドレス（アドレスＥ）をセットし
、との１ヘーンリク■ストポインタに基づいて■リア６
２ｃ内に書込み、次いでトーンリク■ストポインタの内
容をエリア６２（１の■ン］〜リイアドレス（アト１ノ
ス］゛）にｊ（め、（−めエントリイアドレス（アト１
ノス］−）にＬｌづい（エリア６２ｄ内に書込み・・・
・・・の如＜　１７　／Ｃねれる。By the way, the request file 62 [mentioned]
During the creation process, the number of address pointers to be filled in the header 628 is usually detected in the register 22.
request 1-counter, and each time the address pointer is written into the file 62, this t--
This is done by incrementing the tone request counter and finally referring to the count result of this tone request counter. In addition, NT in the process described in -
Sequential reading of the contents of S60, sequential reading of the address pointers in each slot of the tone lever index table 64, sequential writing to each rear of the tone request file 62, etc. are normally performed by setting corresponding pointers and using one Each time a process is completed, the contents of this pointer 26 = are advanced, and execution is performed based on the contents of this pointer. For example, if you want to write the address pointer to file 62, first i--
Set the entry address (address E) of area 62C in the pointer called the first file pointer, and based on the first pointer, rear 6
2c, and then write the contents of the tone request pointer to the area 62 (1 no.) ~ relay address (at 1 no.) j (me, (-me entry address (at 1 no.)
(Write in area 62d...
...like < 17 /C.

しかしながら、これらの処理（まこの業界におい−Ｃは
掻く当然に行へわれる処理であり、したがつ−（この明
細書においてはこれらの処理過程のモ１：載を省略（ノ
ている。However, these processes (in this industry, C is a process that is naturally performed), therefore, in this specification, the description of these process steps is omitted.

（５）４−−・オン／オフ検出ルーヂンＩ２こめ割込処
］！Ｉ！ルーｊン１２（、Ｌ　Ｎ＋’ｌ込信号ＩＮ■［
Ｒ１が数ｍ５ｅｃのインターバルで光／１するたびに実
行されるもので、割込信号ＩＮＴＦＲ１が発生した時点
における鍵盤回路１１の各キースイッチのＡン／Ａ）状
態を検出Ｊるものである。すなわち、割込制御回路１６
においで割込信号ＩＮＴＦｌｔ　１が発生すると、アド
レスデコーダ３４にスイッチアドレス信号が供給され、
（−のスイッチアドレス信）°１に基づいてキースイッ
チのＡン／Ａノ情報がバッフ７バスドライバ３５および
データバス３０を介してレジスタ２２内に読込まれ、こ
のレジスタ２２内に第６図に示すニコーキーボード・ス
ティタステーブル（以下ＮＫＳと略称Ｊる）７０が作成
される。(5) 4---On/off detection routine I2 interrupt processing]! I! Rune 12 (, L N+'l included signal IN■[
This is executed every time R1 becomes light/1 at an interval of several m5ec, and detects the A/A) state of each key switch of the keyboard circuit 11 at the time when the interrupt signal INTFR1 is generated. That is, the interrupt control circuit 16
When the interrupt signal INTFlt1 is generated, a switch address signal is supplied to the address decoder 34,
(− switch address signal) °1 The key switch A/A information is read into the register 22 via the buffer 7 bus driver 35 and the data bus 30, and the information shown in FIG. A Niko keyboard status table (hereinafter abbreviated as NKS) 70 shown in FIG.

この図に示すＮＫＳ７０において、“１″とあるのはこ
の“１″に対応するキーが割込信号ＩＮＴＥＲ１発生時
点において押下されていることを示している。すなわち
、この例では現在第１Ａクターブの０音、１音、第２オ
グターＪのＯ“γ１、第３オクターブのＦ″音、第４オ
クターブのＡ音に各々対応するキーが押下されているこ
とを示している。In the NKS 70 shown in this figure, "1" indicates that the key corresponding to this "1" is pressed down at the time when the interrupt signal INTER1 is generated. That is, in this example, the keys corresponding to the 0 note and 1 note of the 1st A octave, the O "γ1" of the 2nd octave J, the F" note of the 3rd octave, and the A note of the 4th octave are currently being pressed. It shows.

なお、この図において無印は′０″を示している。In this figure, no mark indicates '0''.

（６）押下４−位置・変化検出ルーチン１＜４１−−ン
レバー処理ルーブンＲ３が終了覆ると、プ［１グラムは
このルーチン１鷹４に進行でる。このルーチンＲ４は、
現在のＮＫＳ７０の状態が重量このルーチンＲ４を実行
した１１．１点におＧＪるＮ　Ｋ　Ｓ７０の状態と異な
っているか否かを検出４るもので、ＮＫＳ７０の内容と
第６図に示り−Ａ−ルドー１−ボード・スティタステー
ブル（以下ＯＫ　Ｓど略称する）７１の内容とを比較す
ることにＪ、リー１配検出が行なわれる。この場合、０
ＫＳ７１は重量このルーチンＲ４を実行した時点におＧ
」るキースイッチの状態を丞１もので、後述するルーチ
ンＲ６において作成される。そして、このルーチンＲ４
を実行した結果が’ｒＹ［ｓ’Ｊ　　（変化あり）の場
合は、プ［１グラムがルーチンＲ５に進行し、まＩこｒ
ＮＯＪ　（変化なし）の場合【、１ルーヂンＲ２へ戻る
。(6) Press 4 - Position/Change Detection Routine 1 < 41 - When the Lever Processing Routine R3 is completed, the program proceeds to this Routine 1 and 4. This routine R4 is
This function detects whether the current state of the NKS70 is different from the state of the NKS70 at the point 11.1 when this routine R4 was executed. By comparing the contents of the A-Rudo 1-Board Status Table (hereinafter abbreviated as OKS) 71, the J-Lee 1 arrangement is detected. In this case, 0
KS71 has a weight of G at the time this routine R4 is executed.
This key switch state is created in routine R6, which will be described later. And this routine R4
If the result of executing is 'rY[s'J (changed), the program proceeds to routine R5 and
In the case of NOJ (no change), return to 1 Lujin R2.

（７）キーオン・リクエストファイル作成ルーヂンＲ５ このルーチンＲ５は新たに楽盲発生をずべぎキー、言い
換えれば新たに押下された二１−を検出し、この検出結
果に基づいて、第６図に示肇キーオンリクエストファイ
ル（以下ＯＮ・１＜０と略称する）７２をＲＡＭ２１上
に作成１−るものである。(7) Key-on request file creation routine R5 This routine R5 detects the occurrence of a new zabegi key, in other words, the newly pressed 21- key, and based on this detection result, performs the process as shown in FIG. A key-on request file (hereinafter abbreviated as ON・1<0) 72 is created on the RAM 21.

このルーチンＲ５においては、まず０ＫＳ７１の各ピッ
］〜とＮＫＳ７０の対応Ｊる各ビットとの間の■クスク
ルーシブオアがとられる（ＯＫＳ■ＮＫＳ）。この結果
、状態が変化したキースイッチに対応するビットのみ１
″となる。次いで、上記演算結束とＮ　Ｋ　Ｓ　７０の
各ビットとの間のアンドがとられる。（ＮＫＳ△（ＯＫ
Ｓ■ＮＫＳ））。この結果、キースイッチが新たにオン
となったビットのみ“１″となる。最後に、上記アンド
演紳の結果と０Ｎ−ＲＱ７２の各ビットとの間のオアが
とられ、その結果が新たに０Ｎ−ＲＱ７２に書込まれる
。In this routine R5, first exclusive OR is performed between each bit of 0KS71 and each corresponding bit of NKS70 (OKS-NKS). As a result, only the bit corresponding to the key switch whose state has changed becomes 1.
''. Next, AND is taken between the above calculation unity and each bit of N K S 70. (NKS△(OK
S■NKS)). As a result, only the bit whose key switch is newly turned on becomes "1". Finally, an OR is taken between the result of the AND operation and each bit of 0N-RQ72, and the result is newly written to 0N-RQ72.

ＯＮ　−ＲＱ＝　ＯＮ俸ＲＯｖ　（ＮＫＳ△（０にＳ■
ＮＫＳ））・・・（１）ここで、最後のＡア演篩の意味
について説明する。この電子オルガンは後に説明するキ
ーオン・ヂ【？ンネルアサインメントルーヂンＲ７にお
いて、ここで作られた０Ｎ−ＲＱ７２に基づいて楽音発
外す太ぎキーをＷ　Ｇ　２５の各ブＩ７ンネルに割当て
る処理を実行し、この割当て処理が終了した時点で順次
ＯＮ　−ＲＱ　７２の゛１″ビットを消去り−るように
なっている。とこ６で、このルー゛１ン５が実行される
時点で、前回ルーチンＲ５が実行された際０Ｎ−ＲＱ７
２に記入された゛１″ピッ１〜が全て消去されていると
は限らず、チャンネル割当処理をＪべき“１″ビツトが
残っている場合がある。最後のＡア演綽は、この処理が
済んでいない１１１　ＩＩＩｌｌへをＯＮ・ｌ’＜　０
７２−？−に残まために行なわれるものである。第６図
において第１Ａクターブ・Ｃ音に丸印が付しであるのは
、この処理ビットを示している。ON −RQ= ON salary ROv (NKS△(0 to S■
NKS))... (1) Here, we will explain the meaning of the last A-enshi. This electronic organ is a key-on ji [?] which will be explained later. In the channel assignment routine R7, execute the process of assigning the thick key that produces the musical tone to each channel of WG25 based on the 0N-RQ72 created here, and turn it on sequentially when this assignment process is completed. -The "1" bit of RQ 72 is erased. At the time when this routine 15 is executed, the 0N-RQ7 bit when the routine R5 was executed last time is erased.
Not all of the "1" bits written in 2 have been erased, and there may be some remaining "1" bits that require channel assignment processing. Unfinished 111 Turn on IIIll < 0
72-? - This is done to ensure that the In FIG. 6, the circle mark attached to the first AC section/C note indicates this processing bit.

（８）−１−オフ・リク■ス１−ファイル作成ルーチン
Ｒに のルーチン１＜６は楽ｎ発生を停止１′？１べき−１−
一、寸なわら離鍵されたキーを検出し、こ、の検出結果
に基づいて第６図に示す４＝　−Ａノ・リクエストファ
イル（以下、０［：・ＲＱと略称りる）７３を１でＡＭ
２１−１−に作成するものである。(8) -1-Off risk ■1-File creation routine R routine 1<6 stops generation of Rakun1'? 1 power -1-
1. Detect the key that has been released for a short time, and based on the detection result, create the 4=-A request file (hereinafter abbreviated as 0[:・RQ) 73 shown in FIG. AM at 1
21-1-.

このルーチン］く６においては、まずルーチンＲ５と同
様にＯＫＳ、７．１、Ｎ、に８．７（１，０［・ＲＱ７
３の対応する各ピッ１〜間で、 ＯＮ　−ＲＱ＝　０）・ＩＩＱＶ（ＮＫＳ△（ＯＫＳ■
ＮＫＳ））・・・（２）イする部枠がなされ、この演緯
結束がＯＦ　−ＲＱ　７３内に書込まれる。なおこの式
において、ＮＫＳ（よＮＫＳ７０の各ビットの反転を意
味している。In this routine]6, first, as in routine R5, OKS, 7.1, N, and 8.7(1,0[・RQ7
Between each corresponding pin 1 to 3, ON -RQ= 0)・IIQV(NKS△(OKS■
NKS))...(2) A subframe is created, and this operation summary is written in OF-RQ 73. Note that in this equation, NKS (y) means the inversion of each bit of NKS70.

またオア演粋の意味はルーチンＲ５の場合ど同じである
。次にＮＫＳ７（１の内容が０ＫＳ７１内に書込まれる
。すなわち、この処理により今回ＮＫＳとして用いられ
たテーブルが次回のルーチンＲ４〜Ｒ６の処理において
は０ＫＳ７１として用いられることになる。Further, the meaning of the OR operation is the same in the case of routine R5. Next, the contents of NKS7(1) are written into 0KS71. That is, by this processing, the table used as NKS this time will be used as 0KS71 in the next processing of routines R4 to R6.

（９）キーオン・チャンネルア＋ＪインメンＩ〜ルーチ
ンＲ７ このルーチンＲ７はルーチンＲ５において作成され／、
：ＯＮ・ＲＱ　７２およびルーチンＲ３において作成さ
れた１・−ンリクＴストファイル６２に基づい−（、新
たに押下されたキーに対応する周波数データおよびトー
ンデータをＷ　Ｇ　２５の空チャンネルに割当てる処理
を実行するものである。(9) Key-on channel a+Jinmen I ~ Routine R7 This routine R7 is created in routine R5/
: ON・RQ 72 and the process of allocating the frequency data and tone data corresponding to the newly pressed key to the empty channel of WG 25 based on the 1.-request file 62 created in routine R3. It is something to be carried out.

以下、第７図へ・第９図を参照しこのルーチンＲ７の実
行過程を説明する。なお、第７図にお【」る０Ｎ−ＲＱ
７２は第６図における０Ｎ−ＲＱ７２と同一である。The execution process of this routine R7 will be explained below with reference to FIG. 7 and FIG. 9. In addition, 0N-RQ shown in Figure 7
72 is the same as 0N-RQ72 in FIG.

プロ、ダラムがこのルーチンリフに入ると、まず第８図
、に示ＪスデップＳ１に進行し、ＯＮ・１テ０７２上の
“’　１　”　Ｉでツトの検出が行なわれ７る。この検
出は、ＯＮ・ＩＩ　Ｑ　７２のまず第１．Ａ−クターブ
し：対応するスロツＩ〜を左方（第７図において）へ１
ビットづつシフ１〜し、次いで第２オクターブに（・１
応するスロットを左方へ１じツ１〜づつシフト・シ、次
いで」３１．第７１Ａクターブに５対応するス［−１・
月−を順次左方へシフトＪることにＪ、り行イｉわれる
もので、゛１パビッ１〜を検出した時点で（ステップ８
２）プ１グラムはステップＳ、３に進行する。第７図に
示１例においでＩｌｌまず第１オクターブ・Ｃ音の゛１
″ビットが検出されるので、この時点でプログラム、が
ステップＳ３に進行Ｊる。ステラ。When the programmer Durham enters this routine riff, the program first proceeds to step S1 shown in FIG. This detection is performed by the first . A-Cutave: Move the corresponding slot I to the left (in Figure 7) by 1
Shift bit by bit, then shift to the second octave (・1
Shift the corresponding slot to the left one by one, then "31. 5 corresponding to the 71st A section [-1.
The month is shifted to the left one after another, and at the point when ``1 pip 1 ~'' is detected (step 8
2) The program proceeds to step S,3. In the example shown in Figure 7, Ill first octave C note ゛1.
'' bit is detected, so at this point the program proceeds to step S3. Stella.

プＳ３では、ＲＯＭ２．ｎ内に記憶されている周波数テ
ープ、ルから第１オクターブ・Ｃ’ＥＸに対応する周波
数データが読出され、レジスタ２２内の周波数データエ
リア７５（予め設定されている）に転送される。次いＣ
ステップＳ４に進行すると、ＲＡＭ２１上に用意されて
いるビジィキーテーブル７６の第１オクターブ・Ｃ音に
対応するスロット７６ａのエントリイアドレス（アドレ
スＸ）が算出され、算出されたエントリイアドレス（ア
ドレスＸ）がレジスタ２２内に一時記憶される。なお、
ビジィキーテーブル７６とは予めＲＡ　Ｍ　２１内に用
意されているもので、各キーに対応して設けられた４８
個のスＤ　ット７６ａ、７６ｂ、７６　ｃ　・・・から
なるものである。次に、ステップＳ５に進行すると、ヂ
？ンネルアリ、、イメントテーブル（以下ＣＡ−ｒと略
称する）７７内の空エリアの検出が行なわれる。こ（二
で、ＣＡＴ７７について説明する。In step S3, ROM2. The frequency data corresponding to the first octave C'EX is read from the frequency tape stored in the register 22 and transferred to the frequency data area 75 (preset) in the register 22. Next C
When the process proceeds to step S4, the entry address (address It is temporarily stored in the register 22. In addition,
The busy key table 76 is prepared in advance in the RAM 21, and has 48 keys provided corresponding to each key.
It consists of D slots 76a, 76b, 76c... Next, when proceeding to step S5, ji? An empty area in the channel ant implant table (hereinafter abbreviated as CA-r) 77 is detected. In this section, CAT77 will be explained.

このＣＡＴ７７は予めＲＡＭ２１内に用意されているも
ので、［、＋１．Ｅ　２・・・・・・Ｅｌｓなる１５個
のエリアから構成され、またこれらの■リアＦ１、［２
・・・・・・［１５は各々１６ビツトからなる３個のス
ロットａ１、ｂｌ、Ｃ１、ａ２、ｂ２、Ｃ２、・・・・
・・から構成されている。この（：：ＡＴ７７は、現在
発音中の楽音（ディケイ状態にある＊酋も含む）がどの
チャンネルに割当てられているかを示づテーブルであり
、以下に説明４るように、ある４−一に対応する楽音の
発音が割当てられると各エリアＥ＋　、Ｅ２・・・・・
・［ヨ１５のヘッダー、１−なわｈスロットａ１、Ｃ２
、Ｃ３・・・・・・に該当４−−を表わ１じシイキーテ
ーブル７６のＴン１〜す・イアドレスが【ツ録され、ま
たスロワ１ｂＬｃ１、スロットｂ２、Ｃ２・・・・・・
に使用チャンネルが０録されるように翼「っている。こ
の場合、スロットｂ、ｃの名ピッｉ・がそれぞれＷ　Ｇ
　２５の３２個のチャンネルに対応しており、さらに発
音が割当てられたチャンネルに対応するピッ］〜に“１
″が０録される。This CAT77 is prepared in advance in the RAM 21, and is [, +1. Consists of 15 areas called E2...Els, and these rear F1, [2
...[15 is three slots a1, bl, C1, a2, b2, C2, each consisting of 16 bits]
It is composed of... This (::AT77) is a table that shows which channel the currently sounding musical tone (including the one in the decay state) is assigned to. When the pronunciation of the corresponding musical tone is assigned, each area E+, E2, etc.
・[Yo15 header, 1-rope h slot a1, C2
, C3... shows the corresponding 4--, and the T-ton 1 to ear addresses of the first key table 76 are recorded, and the slot 1bLc1, slot b2, C2...・
In this case, the names of slots b and c are WG.
It corresponds to 32 channels of 25, and in addition, "1"
” is recorded as 0.

さて、プログラムがステップＳ５に進行するどＣＡＴ７
７の各エリアのヘッダーを検出することにより空エリア
の検出が行イ丁ねれる。イ【ノで、例えばエリアＦ２が
空エリアとして検出されたとＪると、■リアＥ２の［ン
トリイアドレス（アドレスＹ）がレジスタ２２内に配憶
され、イしてス゛テップＳ６に進行りる。ステップＳ６
では、レジスタ２２内に設ｉノられているビジィスティ
タスレジスタ７８内の’　０　”ビットの数が算出され
る。このビジィスティタスレジスタ７８は３２ピツトの
レジスタｅあり、各ピッ］・が各々３２個のチｔＩンネ
ルに対応し、また使用中のチャンネルに対応するビット
に“１′°が登録されている。【ノたがって、このステ
ップＳ６で締出される゛′０″０″の数は現在の空チャ
ンネルの数に等しくなる。ステップＳ６においてビジィ
スティタスレジスタ７８の゛０″ピッｈの数（空チャン
ネルの数）が算出されると、プログラムはステップＳ７
へ進み、算出された゛′０″ビットの数と１〜−ンリク
Ｔス］・ファイル６２（第４図参照）内に登録されてい
るトーンデータ数（すイ１わら１〜−ンリク］−ストフ
ァイル６２のヘッダー６２ａ内に配憶されている数）と
が比較される。この場合、“０″ビツト・の数がトーン
データ数より大きいかあるいは等しいとすると（Ｙ　Ｅ
　Ｓ　）　、プ［１グラムはステップＳ８に進行する。Now, when the program advances to step S5, CAT7
By detecting the header of each area of 7, empty areas can be detected one by one. If, for example, the area F2 is detected as an empty area, the entry address (address Y) of the rear E2 is stored in the register 22, and the process then proceeds to step S6. Step S6
Then, the number of '0' bits in the busy status register 78 installed in the register 22 is calculated.The busy status register 78 has a register e of 32 pits, and each pit has 32 bits. "1'° is registered in the bit corresponding to the channel in use and the channel in use. [Thus, the number of ``0''0'' excluded in this step S6 is equal to the current number of empty channels. When the number of "0" pitches (the number of empty channels) of the busy status register 78 is calculated in step S6, the program proceeds to step S7.
Proceed to the calculated number of ``0'' bits and the number of tone data registered in the file 62 (see Figure 4). (the number stored in the header 62a of the file 62).In this case, if the number of "0" bits is greater than or equal to the number of tone data (YE
S), P[1 gram proceeds to step S8.

ステップＳ８では、ビジィスティタスレジスタ７８内の
“０′″ビツトを検索することにより空チャンネルのチ
ャンネル番号が検出される。第７図の例においては、ま
ずスロット７８ａの第２ビツトの０″が検索され、これ
により第２ヂヤンネルが空チャンネルであることが検出
される。In step S8, the channel number of the empty channel is detected by searching for the "0" bit in the busy status register 78. In the example of FIG. 7, the second bit of slot 78a is first searched for 0'', thereby detecting that the second channel is an empty channel.

なお、ビジィスティタスレジスタ７８において、スロッ
ト７８ａの第１〜第１６ビツトが各々第１〜第１６ヂト
ンネルに対応し、またスロット７８ｂの第１〜第１６ビ
ツトが各々第１７〜第３２チヤンネルに対応している。In the busy status register 78, the 1st to 16th bits of the slot 78a correspond to the 1st to 16th channels, respectively, and the 1st to 16th bits of the slot 78b correspond to the 17th to 32nd channels, respectively. ing.

第２ブヤンネルの空チャンネルが検出されると、プログ
ラムはステップＳ９に進行し、同チャンネル番号１−２
１がヂ１シンネルレジスタ７９内に格納される。次いで
、ステップＳ１０に進行すると、ｌ−−ンリク■スＩ・
））１イル６２に基づいてＲＯＭ２０内の１・−ンデー
タがレジスタ２２内のトーンデータエリア８０に転送さ
れる。すなわら、第４図の例について説明すると、まず
■リア６２ｃ内に記憶されているアドレスＤがレジスタ
群５０内に読出され、次いでこのアドレスＤｋ、Ｍづい
てＲＯＭ２０内のｉ−−ンデータｉ＋２が読出され、ト
ーンデータコ−リア８〇に転送される。次に、■リア６
２Ｃ内の音量係数がエリア８０に転送される。When the empty channel of the second channel is detected, the program proceeds to step S9, and the empty channel of the second channel is detected.
1 is stored in the Di1 synnel register 79. Next, when the process advances to step S10,
)) Based on the tone data 62, the tone data in the ROM 20 is transferred to the tone data area 80 in the register 22. Specifically, to explain the example of FIG. is read out and transferred to the tone data carrier 80. Next, ■Rear 6
The volume coefficient within 2C is transferred to area 80.

そして、プログラムはステップ８１１に進行し、トーン
データの修飾（音加重］）が行イ【われる。The program then proceeds to step 811, where the tone data is modified (sound weighting).

このトーンデータの修飾はトーンリクエストファイル６
２の■リア６２ｂに記憶されている音色加工のための情
報に基づいて行なわれるもので、この修飾により１〜−
ンデータに音加重、ｆ（例えば、ビブラートの付加）が
施される。そして、プログラムはステップＳ１２に進行
する。ステップＳ１２では、チャンネルレジスタ７９に
記憶されている空チャンネルのチャンネル番号（この場
合、「２」）に基づいてデータポート１８（第２図）の
第２チ１７ンネルに対応する領域のエン１〜リイアドレ
スが算出される。次いでステップ５１３（第９図）に進
行すると、周波数データエリア７５内の周波数データお
よび１−−ンデータ−［リア８０内の１〜−ンデータ、
音量係数が上記Ｔントリイアドレスに基づいてデータポ
ート１８の対応する領域に出力される。次にステップ８
１４に進行すると、まずレジスタ２２内に設置Ｊられた
３２ヒツＩ〜のスタートコマンドレジスタ８１の第２チ
Ｖンネル（、＝対応するビット（スｒｌツｌ−８１ａの
第２じツ］−）に１°″がたてられ、次いでこのスター
１へ：］コマンドジスタ８１の内容がデータボー１・１
８に転送される。このようにしＣ１デ〜タボート１（（
に転送された周波数データ、１〜−ンデータ、ｕ　ｌ　
Ｋｌ数およびスタートコマントはＷ　Ｇ　２５の対応り
るチャンネル（第２ブ１１ンネル）にイハ給され、これ
番、二よりＷ　Ｇ　２５０当該チヤンネル（第２チヤン
ネル）がスタートし、同第２ｆ１７ンネルにおいてデー
タポート１８から供給されている周波数データ、１−−
ンデータ等に基づいて楽音信号が形成される。This tone data is modified in tone request file 6.
This is done based on the information for tone processing stored in the rear 62b of 2, and with this modification, 1 to -
Sound weighting, f (for example, addition of vibrato) is applied to the tone data. The program then proceeds to step S12. In step S12, based on the channel number of the empty channel (“2” in this case) stored in the channel register 79, the area corresponding to the second channel 17 of the data port 18 (FIG. 2) is The relay address is calculated. Next, proceeding to step 513 (FIG. 9), the frequency data in the frequency data area 75 and the 1--[1 to 1 data in the rear 80,
The volume coefficient is output to the corresponding area of the data port 18 based on the above-mentioned address. Next step 8
When proceeding to step 14, the second channel of the start command register 81 of 32 bits I~ installed in the register 22 (,=corresponding bit (second bit of slot 81a) -) 1°" is set on the star 1, and then to this star 1:] The contents of the command register 81 are set to data board 1.1.
Transferred to 8. In this way, C1 data ~ tabote 1 ((
Frequency data, 1~-n data, u l
The Kl number and start command are sent to the corresponding channel (2nd channel 11) of W G 25, and from this number, the corresponding channel (2nd channel) of W G 250 starts, and in the same 2nd channel 17. Frequency data supplied from data port 18, 1--
A musical tone signal is formed based on the tone data and the like.

次に、プログラムはステップＳ１５に進み、チャンネル
レジスタ７９に記憶されでいるチャンネルレジ「２」に
基づいて、ステップＳ５において検出されたエリア［２
内のスロワｈ　ｂ　２の第２ビツトに１″を書込む。（
なお、このスロワＩ−ｂ　２の１２ピツ１〜が第２ヂヤ
ンネルに対応している。）次いでステップ８１　Ｂに進
行し、チャンネルレジスタフ９内のチャンネル番号「２
」に基づいてビジィスティタスレジスタ７８のスロット
７８ａの第２ピツ１〜に“１″が書込まれる。そして、
ステップＳ１７へ進行する。Next, the program proceeds to step S15, and based on the channel register "2" stored in the channel register 79, the area [2] detected in step S5 is
Write 1'' to the second bit of the thrower hb2 in the
Note that 12 pins 1 to 1 of this thrower I-b2 correspond to the second channel. ) Next, the process proceeds to step 81B, where the channel number "2" in the channel register 9 is set.
”, “1” is written in the second bits 1 to 1 of the slot 78a of the busy status register 78. and,
The process advances to step S17.

ステップＳ１７では、トーンリクエストファイル６２に
登録されている全てのトーンデータがチャンネルレジて
されたか否かが判断される。この場合、■リア６２Ｇ（
第４図）に登録されている１〜−ンデータの割当てのみ
しか済んでいないので、判断結果はｒＮＯＪであり、し
たがってプログラムはステップＳ８に戻る。そして、上
述したステップ８８〜８１６の過程が再葭繰返される。In step S17, it is determined whether all tone data registered in the tone request file 62 have been channel registered. In this case, ■Rear 62G (
Since only the allocation of data 1 to 1 registered in FIG. 4) has been completed, the determination result is rNOJ, and therefore the program returns to step S8. Then, the process of steps 88 to 816 described above is repeated again.

すなわち、ステップＳ８において空チャンネルとして第
４チｉＩンネルが検出され、ステップ８９においてチャ
ンネル番号「４」がチャンネルレジスタ７９に格納され
、ステップＳ１０においてトーンリクエストファイル６
２の１リア６２ｄに記憶されているアドレスＢに基づい
てトーンデータパンクロ５からトーンデータ１が読出さ
れトーンデータエリア８０に転送され、また■リア６２
ｄ内の音量係数がトーンデータエリア８０に転送され、
ステップＳ１１においてトーンデータの修飾が行なわれ
、ステップ８１２においでデータポート１８の第４チヤ
ンネルに対応する領域の：［ントリイアドレスが筒用さ
れ、ステップ８１３において周波数データエリア７５内
の周波数データおＪ、びトーンデータエリア８０内のｉ
・−ンデータ、音晴係数がデータポート１８へ出力され
、ステップＳｌｌにおいてスタートコマンドレジスタ８
１の第４チヤンネルに対応Ｊるビットに“１″がたてら
れ、これによりＷＧ２５の第４ブ１１ンネルがスター１
へし、ステップＳ１５、Ｓ１６においてＣＡＴ７７のス
ロットｂの第４ピツ］・およびビジィスティタスレジス
タ７８のスロワ］〜７８ａの第４ピツトにＩＩ　Ｉ　Ｉ
Ｉが書込まれ、そして、ステップ８１７へ進行する。That is, the fourth channel iI is detected as an empty channel in step S8, the channel number "4" is stored in the channel register 79 in step S89, and the tone request file 6 is stored in step S10.
Tone data 1 is read out from the tone data panchromator 5 based on the address B stored in the rear 62d of 2 and transferred to the tone data area 80, and
The volume coefficient in d is transferred to the tone data area 80,
In step S11, the tone data is modified, in step 812, the entry address of the area corresponding to the fourth channel of the data port 18 is used, and in step 813, the frequency data in the frequency data area 75 is modified. , i in the tone data area 80
・The -n data and the sound quality coefficient are output to the data port 18, and the start command register 8 is output in step Sll.
“1” is set in the J bit corresponding to the 4th channel of WG25, and as a result, the 4th channel of WG25 becomes star 1.
Then, in steps S15 and S16, the fourth pit of slot b of the CAT 77 and the thrower of the busy status register 78 are set to the fourth pit of the slot b of the CAT77 and the thrower of the busy status register 78.
I is written and the process proceeds to step 817.

ステップ８１７では、再疫全１・−ンデータの割当てが
終了したか否かが判断されるが、この場合まだトーンリ
クエストファイル６２の１リア６２ｅに記憶されている
アドレスＣに対応するトーンデータの割当てが終了して
いないのＣ１判断結果は「ＮＯ」であり、したがってプ
ログラムは再度ステップＳ８へ戻り、ステップ８８〜８
１６の過程が再度実行される。そして、このステップ８
８〜８１６の過程が実行されると、トーンリフニス］・
ファイル６２のエリア６２ｅに記憶されているアドレス
Ｃに対応するトーンデータ１＋１が第５チヤンネルに割
当てられ、Ｗ　Ｇ　２５の第５チャンネルがスター］・
シ、また（”：ＡＴ７７のスロットｂ２の第５ピツトお
よびビジィスティタスレジスタ７８のスロワｔ−７８ａ
の第５ピツ］・に各々“１″′が書込まれる。In step 817, it is determined whether the allocation of all 1-tone data has been completed, but in this case, the allocation of tone data corresponding to address C stored in the 1-rea 62e of the tone request file 62 is still The determination result of C1 is "NO", and therefore the program returns to step S8 again, and steps 88 to 8
Step 16 is executed again. And this step 8
When the steps 8 to 816 are executed, tone riff varnish]・
Tone data 1+1 corresponding to address C stored in area 62e of file 62 is assigned to the fifth channel, and the fifth channel of W G 25 is started].
Also, (”: 5th pit of slot b2 of AT77 and slot t-78a of busy status register 78
"1"' is written in each of the fifth pits].

このようにして、第１オクターブ・Ｃ音のチャンネル割
当てが終了し、スピーカ２９からは、第１オクターブの
Ｃ音の音高で、かつそれぞれトーンデータ１、トーンデ
ータ１＋１、トーンデータｉ＋２に対応する音色の３種
類の楽音が同時に発音される。また、この時点でビジィ
スティタスレジスタ７８、スタートコマンドレジスタ８
１の第２、第４、第５チｔｙンネルに対応するビットに
は各々“１パが０録されでおり、さらにＣＡ］−７７の
エリア［２の第２、第４、第５）ブ１７ンネル（３ニス
・１応するビットにも１′″が０録されている。In this way, the channel assignment for the first octave/C note is completed, and the speaker 29 outputs the pitch of the C note of the first octave, which corresponds to tone data 1, tone data 1+1, and tone data i+2, respectively. Three types of tones are sounded simultaneously. Also, at this point, the busy status register 78 and the start command register 8
The bits corresponding to the 2nd, 4th, and 5th channels of 1 are recorded with 0 bits, and furthermore, the bits corresponding to the 2nd, 4th, and 5th channels of 1 are recorded as 0, and 17 channel (3 varnish, 1) 1'' is also recorded as 0 in the corresponding bit.

そして、プログラムはステップ８１７へ進す１−りるが
、このステップでの判断結果は当然１−　Ｙ　Ｆ　Ｓ　
Ｉであり、したがってプログラムはステップ８１Ｂへ進
行する。このステップ８１８Ｃは、割当処理がなされた
第１Ａ−クターブ・Ｃ音に対応Ｊるビジィキーテーブル
７６のス【−１ツｈ　７６　ａの■ン］−リイアドレス
（アドレスＸ）が、（］ＡＴ７７の１リアＦ２のヘッダ
ー（’Ｊ’　２Ｚわら、スｒｉ　ツｌ−ａ　２　）　ニ
書込まれる。次いでステップＳ　１９に進行すると、エ
リアＦ２のＴン１−リイアドレス（アドレスＹ）がビジ
ィキーテーブル７６のスロット７６ａ内に書込まれる。Then, the program proceeds to step 817, but the judgment result at this step is naturally 1-Y F S
I, so the program proceeds to step 81B. In this step 818C, the busy key table 76 address (address 1 rear F2 header ('J' 2Z straw, sri tsu l-a 2) is written.Next, proceeding to step S19, the T-1 rear address (address Y) of area F2 is set to the busy key. is written into slot 76a of table 76.

そしく、ステップＳ２０に進行し、０Ｎ−ＲＱ７２の第
１１クターブ・Ｃ音に対応する“１″ピツ］・が０″と
される。こうし゛Ｃ１第１オクターブ・Ｃ音に基づく割
当処理が全て終了する。Then, the process proceeds to step S20, where "1" pitch] corresponding to the 11th octave/C note of 0N-RQ72 is set to 0. Thus, all assignment processing based on the 1st octave/C note of 0N-RQ72 is completed. do.

次に、プログラムは再びステップＳ１に戻り、＝　４３
− ＯＮ−ＲＱ７２上の“１″ピツ１〜の検出が行なわれる
。この場合、第７図に示す例においては第２オクターブ
・Ｏ“音に対応する“１″ビツトが検出され（ステップ
＄２）、したがってプログラムはステップＳ３に進行し
、以下−卜述した場合と全く同様の割当処理がなされる
。そして、第２オクターブ・ｌ）“音の割当処理が終了
すると再びＯＮ・ＲＱ７２上の“１″ピッ１−の検出が
行なわれ、次に検出された“１″ビツト（第３オクター
ブ・−音）に対応する割当処理がなされる。このように
してＯＮ　−ＲＱ　７２ＦのＩＩ　Ｉ　Ｉ＋ビットの処
理が全て終了すると、ステップＳ２での判断結果は［Ｎ
０１となり、ルーチン１（７における処理が全て終了す
る。Then the program returns to step S1 again, = 43
- Detection of "1" pin 1 on ON-RQ72 is performed. In this case, in the example shown in FIG. 7, the "1" bit corresponding to the second octave O" tone is detected (step $2), and the program therefore proceeds to step S3, and the case described below - Exactly the same assignment process is performed. Then, when the second octave l) tone assignment process is completed, the detection of the "1" pitch 1- on the ON RQ72 is performed again, and the next detected "1" The assignment process corresponding to the ``bit'' (third octave/- note) is performed. When all the processing of the II I I+ bit of ON-RQ 72F is completed in this way, the judgment result in step S2 is [N
01, and all processing in routine 1 (7) ends.

次に、第８図にお【〕るステップ８２１について説明す
る。１達した説明においてＧ３ｔステップＳ７【Ｊおけ
る判断結果をｒＹＥｓＪとして説明を進めたが、これは
［Ｎ０１なる場合もあり得る。すなわら、シイスティタ
スレジスタ７８のの“０″ピツ］・の数が１・−ンリク
エストファイル６２のへツダー６２ａ内に０録されてい
る数より少ない場合、言い換えればトーンデータをチト
ンネルに割当τたくとも、空チ１１ンネルの数が少イ１
く割当てることができない場合は、ステップＳ７の判断
結果は「ＮＯ」となり、プログラムはステップＳ２１へ
進む。このステップ８２１では、ディケイ状態にあるチ
Ｉ！ンネルのチ１１ンネル番号を後述するダンプコマン
ドレジスタ８５（第１０図参照）へ１１−ドし、ざらに
このダンプ：１マントレジスタ８５の内容をデータポー
ト１８へ出力することにより、ＷＧ２５においてディク
イ状態にあるヂ１／ンネルを強制的に停止さ口てしまう
。そ【ノて、ルーチンＲ７を出る。このＪ、う（ｉ−処
理をしておくど、ＷＯ′終了処理ルーチンＩ３において
」でシイスティタスレジスタ７８の対応号る゛１′′ビ
ットが’　Ｏ”どされ、これににり空チ１シンネルの数
が増加しハトーンデータの割当てがｉ１能となる。＜【
お、この処理の意味は、ディケイ状態にある楽音の発音
より新たに押下された１−一に対応１゛る楽音の発音の
方を優先Ｊるということである。また、この処理を行な
うために、レジスタ２２内に設【）られたディケイ状態
のヂ１７ンネル番号を記憶するディケイスティタスレジ
スタ８２が利用される。Next, step 821 shown in FIG. 8 will be explained. In the explanation where 1 was reached, the explanation was given assuming that the determination result at G3t step S7 [J was rYEsJ, but this could also be [N01]. In other words, if the number of "0" bits in the status register 78 is less than the number recorded in the header 62a of the 1-tone request file 62, in other words, the tone data is assigned to the chitunnel. Although τ is large, the number of empty channels is small.
If it is not possible to allocate the data, the determination result in step S7 is "NO", and the program proceeds to step S21. In this step 821, Chi! which is in the decay state! By writing the channel number of the channel to the dump command register 85 (see FIG. 10), which will be described later, and roughly outputting the contents of the dump:1 command register 85 to the data port 18, the WG 25 enters the dequeue state. I ended up forcibly stopping the channel I was in. Then, exit routine R7. At this time, the corresponding ``1'' bit of the system status register 78 is set to ``O'' in the WO' end processing routine I3, and the empty fill 1 is set to ``O''. As the number of synnels increases, it becomes possible to allocate Hatone data.<[
The meaning of this processing is that the sounding of the musical tone corresponding to the newly pressed 1-1 is given priority over the sounding of the musical tone in the decay state. Further, in order to perform this process, a decay status register 82 which is provided in the register 22 and stores the decay state channel number is used.

次に、ＣＡ　Ｔ　７７のスロワ］−ｂ２の第６ビツトの
パ１″′（丸印を付しである）について説明する。Next, the sixth bit of the thrower]-b2 of the CAT77, par 1'' (marked with a circle), will be explained.

この第６ビツ］−の７１１　ＩＩ　ｔま今回第１オクタ
ーブ・Ｃ音のキーが押下されたことにより割当てられた
ものではなく、前回同キーが押下された際割当てられた
ものである。すなわち、前回押下されたキーが離される
ど該キーが割当てられた各チ１！ンネルにおいて所定の
ディケイ時間を経た後楽音信号の発生が停止しくなお、
この楽音信号発生の停止は各チＶンネル同時とは限らな
い）、楽音信号の発生が停゛＋ｌ：　したブｔ７ンネル
に対応するＣＡｌ−７７内のＩＩ　Ｉ　ＩＴビットが４
１０１１とされるが、ある割当てヂャンネルのディケイ
時間が良い場合は該チ１１ンネルにおいて今回同キーを
押下した時点まで前回の楽音信（（が発生し続けている
ことがある。この場合、同キーを新たに押下した時点で
ビジィキーテーブル７６のス［１ツト７６ａにはＣＡＴ
’７７のエリア［２のＴン１−リイ）′ドレス（アドレ
スＹ）が登録されており、また１す）Ｉ［２には楽音信
号がＴＩ’Ｆし続番）ている′ｆＶｌンネルに対応Ｊる
ピッｌ−（スロワｔ−ｂ　２の第６ビツト）に１１１１
１が夕鳳っている。【ノたがって、合同の押］讐１−−
　ＧＪり・１するｆ　Ｖｌンネル割当ては■リアＥ２に
０録され、さらにスロワｌ−ｂ　２の第６ビツ１〜の“
１″ｂ同］−リアＦ２にそのまま残されることになる。This 6th bit] -711 II t was not assigned when the first octave/C key was pressed this time, but was assigned when the same key was pressed last time. That is, when the previously pressed key is released, each key 1! to which that key is assigned is pressed. If the generation of the post-musical tone signal stops after a predetermined decay time in the channel,
The generation of musical tone signals does not necessarily stop at the same time for each channel), and the generation of musical tone signals stops +l: The II I IT bit in the CAL-77 corresponding to the button t7 channel that has stopped is 4.
1011, but if the decay time of a certain assigned channel is good, the previous musical tone message (() may continue to occur until the time when the same key is pressed this time on that channel. In this case, the same key When the button is pressed anew, the bus key table 76's step 76a is filled with CAT.
'77 area [2's Tn1-lii)' address (address Y) is registered, and the 'fVl channel where the musical tone signal is TI'F and successive number in 1)I[2] is registered. 1111 to the corresponding J bit (6th bit of thrower tb 2)
1 is shining. [Together, press] Enemy 1--
The GJ R/1 f Vl channel assignment is recorded as 0 in the rear E2, and the 6th bit 1~ of the thrower l-b 2 is
1″b same] - will be left as is at rear F2.

（なお、楽音信号の発生が停＋Ｉ：　ｌ、　／こ引合の
処理についＣは後述りる割込処理ルーチン１３を参照の
こと。）なお、この実施例においてはトーンリク■ス１
へファイル６２内の各１〜−ンデータｆＱにチャンネル
をスターｉ〜さＵているが、各チ１１ンネルを５１とめ
て同時に・スタートさ口ることも可能である。(Please refer to interrupt processing routine 13, which will be described later, for C when the musical tone signal generation stops.
The channels are started in each of the 1 to 1 data fQ in the file 62, but it is also possible to stop each channel 51 and start them at the same time.

（１０）キーオフ・ブ１１ンネルマネジメントルーチン
Ｒ８ このルーチンＲ８は、ルーチンＲ６において作成された
Ｏ　Ｆ・ＲＱ　７３およａルーチンＲ７において作成さ
れたビジィ４ニーテーブル７６、ＣΔＴ７７にＭづいて
、Ｈされたキー（押手状態が解除されたキー）（５二対
応する楽音を消去するものである。以下、このルーチン
Ｒ６の実行過程を第１０図、第１１図を参照し説明する
。なお、第１０図におトＪるＯＦ・ｌ−＜Ｑ、７３は第
６図にお１）るＯＦ・ＲＱ７３と同一である。(10) Key-off channel management routine R8 This routine R8 performs H based on the OF RQ 73 created in routine R6, the busy 4 knee table 76 created in routine R7, and M based on CΔT77. This is to erase the musical tone corresponding to the pressed key (the key whose pressed state is released) (52).Hereinafter, the execution process of this routine R6 will be explained with reference to FIGS. 10 and 11. OF·l−<Q, 73 shown in the figure is the same as OF·RQ73 shown in 1) in FIG.

プログラムがこのルーチンＲ８に入るど、まず第１１図
に示リステップＳ１に進行し、０Ｆ−ＲＱ７３上の゛１
′′ビットの検出が行なわれる。なお、この検出ｃ、Ｌ
前述したＯＮ・１でＱ　７２−Ｖの゛１″ビットの検出
（第８図のステップ８１）の場合と全く同様に行＜＞わ
れる。−ｃしで、第１０図に示す例においては、まず第
１１クタープ・Ａ１音の１１１１Ｔピツｌ〜が検出され
（ステップｓ２）、プ［１グラムがステップＳ３に進行
する。ステップＳ３では、検出された゛１″ピッ］・の
位置（０［・ＲＱ　７３−１−の位置）に基づいて、ビ
ジィキーテーブル７６の第１オクターブ・Ａ１音に対応
するスロット７６ｍの■ントリイアドレス（アドレスＶ
とする）がｎｍされる。When the program enters this routine R8, it first proceeds to re-step S1 shown in FIG.
Detection of the ``'' bit is performed. Note that this detection c, L
The process is carried out in exactly the same way as in the case of detecting the "1" bit of Q72-V (step 81 in FIG. 8) with ON・1 described above.In the example shown in FIG. First, the 1111T pitch of the 11th tap A1 sound is detected (step s2), and the program proceeds to step S3. In step S3, the position of the detected "1" pitch (0[・RQ 73-1- position) of the slot 76m corresponding to the first octave/A1 note of the busy key table 76
) is nm.

次にステップＳ４に進行すると、篩用された１ントリイ
アドレス（アドレスＶ）に基づいてスロワ１〜７６ｍの
内容が読出され、レジスタ群５０内に転送される。この
場合、ス［１ット７６ｍの内容は、第１オクターブ・Ａ
１音に関するチャンネル割当てがＣＡＴ７７の１−リア
［ｎに０録されているとすると、■リアＥ　ｎの■ント
リイアドレス（アドレス（」とり゛る＞−Ｃある。次に
ステップＳ５に進行すると、スロワｉ〜７６ｍの内容（
アドレス（」）に基づいてエリア［−ｎのスロワ１〜ｂ
　ｎおＪ、びｃｎの内容が読出され、ディケイコマンド
レジスタ８４またはダンプ］マントレジスタ８５のいず
れかにロードされる。Next, in step S4, the contents of throwers 1 to 76m are read out based on the sieved one-entry address (address V) and transferred into the register group 50. In this case, the content of 1st 76m is 1st octave A.
Assuming that the channel assignment for one sound is 0 recorded in 1-Rear [n of CAT77, there is an entry address (address ('')>-C of rear E n.Next, when proceeding to step S5, , contents of Slowa i ~ 76m (
Throwers 1 to b of area [-n based on address ('')
The contents of n, J, and cn are read and loaded into either the decay command register 84 or the dump command register 85.

なお、いずれに１］−ドされるかはこの電子Ａルガンの
操作部に設けられた切換スイッチにＪ：って制御される
。ぞして、ステップＳ６に進行すると、ステップＳ５に
おいてエリア［ｎの内容が［１−ドされたレジスタ（８
４または８５）の内容がデータポート１８に出力され、
これにＪ、り第１７１クターブ・Ａ１音に対応する楽音
の発音ｈ＜割当てらねでいるチャンネル（第１０図に示
１例についていえば、第１、第７、第８チヤンネル）の
楽音信号の発生が停止１−される。この場合、ステップ
Ｓ５においてディケイコマンドレジスタ８４に［１−ド
された場合は、楽音がディケイをもって徐々に消去され
、ダンプ：１マントレジスタ８５にロードされた場合は
、楽音が即座に消去される。次いでステップＳ７へ進行
すると、０［−・ＲＱ７３上（７）第１オクターブ・Ａ
＃音の゛１″ビットが消去され、再びステップＳ１に戻
る。そして、ステップＳ１において第３オクターブ・Ｆ
音の゛１″ビットが検出されると、ステップＳ２の判断
結果がｆＹＥＳ」となり、上述した場合と同様にステッ
プ８３〜Ｓ６の過程が実行され、第３オクターブ・Ｆ音
が割当てられでいるチャンネルの楽音信号が停止され、
またはディケイ状態とされる。ぞして、ステップＳ７に
おいて第３オクターブ・Ｆ音の″′１″ピッ］〜が）Ｎ
ｌ去され、再びステップＳ１に戻る。このようにして、
ＯＦ　−ＲＱ　、７３　Ｊ二の“１″ピツトの処理が全
て終了するとステップＳ２での判断結果がｒ　Ｎ　Ｏ−
１となり、このルーチンＲ８における処理が終了する。It should be noted that which way the 1]-code is selected is controlled by a changeover switch provided on the operating section of this electronic A gun. Then, when the process proceeds to step S6, the contents of the area [n are set to [1-coded register (8)] in step S5.
4 or 85) is output to the data port 18,
In addition, the musical tone signal of the channel (for the example shown in FIG. 10, the 1st, 7th, and 8th channels) in which the sound generation h of the musical tone corresponding to the 171st qutave and A1 note is less than The generation of is stopped. In this case, if [1- is written to the decay command register 84 in step S5, the musical tone is gradually erased as it decays, and if it is loaded to the dump:1 cape register 85, the musical tone is erased immediately. Next, when proceeding to step S7, 0[-・RQ73 upper (7) 1st octave・A
# The "1" bit of the note is erased and the process returns to step S1. Then, in step S1, the third octave/F
When the "1" bit of the note is detected, the judgment result in step S2 becomes "fYES", and the process of steps 83 to S6 is executed in the same way as in the case described above, and the channel to which the third octave/F note is assigned is musical tone signal is stopped,
Or it is said to be in a decay state. Then, in step S7, the third octave F note's ``'1'' beep]~)N
1 and returns to step S1 again. In this way,
OF-RQ, 73 When the processing of the second “1” pit is completed, the judgment result in step S2 is rNO-
1, and the processing in this routine R8 ends.

（１１）ＷＧ終了処即ルーブン１３ この割込処即ルーヂン１３Ｇ１、Ｗ　Ｇ　２５のチャン
ネルにおける楽音信号の発／ｌ：が完全に件１１シた時
（ディケイ状ｆｌが終了した時＞　Ｗ　Ｇ　２　！”）
から発生する割込信＠Ｉ旧１１Ｒ３に基づいて実行され
るｂので、その主なｔ１的【、１ヒジイステイタスレジ
スタ７８（第７図、第１２図）の当該チャンネルに対応
するビットをＯ′″どし、これにより同ブ１１ンネルを
空チャンネルとして新ｌ（二に他のキーにり・１応する
楽音の発生を割当て得るＪ、うにＪることである。(11) When the WG end processing immediate routine 13 This interrupt processing immediate routine 13 G1, the musical tone signal in the channel of W G 25 is completely completed (when the decay state fl is completed > W G 2 !”)
Since this is executed based on the interrupt signal @I old 11R3 generated from This allows the same channel to be used as an empty channel and to which the generation of the corresponding musical tone can be assigned to another key.

すなわち、１個の押下されたキーに対応して、複数のチ
ャンネル（］−述」ノた第４図、第７図等の例において
は３個のチャンネル）において発イ１する楽＆信号は、
必ずしも同一タイミングで停止１するとは限らず、例え
ばパーカッシブ系の音の場合はキーが押下されているに
ｂかかわらず停止１−シてしまうことがある。このよう
な場合に、同一キーに対応する他のチ１７ンネルの楽音
信号発生が全て停＋Ｌ　ｔｌるまで、Ｊでに楽音発生が
停車したチャンネルを時期させるとすると、チャンネル
使用の効率が非常に悪いものになる。この電子Ａルガン
【まこのような点を考慮し、楽音発生が停止したチャン
ネルをＩＩ座に他のキーに解放し得るように、この割込
処理ルーチン■３を設けている。In other words, the music and signals that are emitted in multiple channels (three channels in the examples shown in Figures 4 and 7) in response to one pressed key are: ,
Stop 1 does not necessarily occur at the same timing; for example, in the case of percussive sounds, stop 1 may occur regardless of whether a key is pressed. In such a case, if the channel whose musical tone generation stopped at J is to be delayed until the musical tone signal generation of all the other channels corresponding to the same key has stopped, the efficiency of channel use will be very high. It becomes bad. In consideration of these points, this interrupt processing routine 3 is provided so that the channel in which musical tone generation has stopped can be released to other keys in the second position.

以下、第１２図、第１３図を参照しこの割込処理ルーチ
ンＩ３の実行過程について説明する。なお以下の説明に
おいては、いま第７ヂヤンネルにおいて楽音信号の発生
が停止し、またこの第７チレンネルがＣＡＴ７７のエリ
ア［ヨ６に登録されているものとする。The execution process of this interrupt processing routine I3 will be explained below with reference to FIGS. 12 and 13. In the following explanation, it is assumed that the generation of musical tone signals has now stopped in the seventh channel, and that this seventh channel has been registered in area [Yo6] of the CAT77.

第７チヤンネルにおいて楽音信号の発生が停止し、これ
によりＷ　Ｇ　２５から割込信号ＩＮＴＥｌｔ　３が発
生すると、プログラムは先ず第１３図に示すステップＳ
１に進行する。そして、このステップＳ１においてヒジ
イステイタスレジスタ７８のス［ｌット７８ａの第７ビ
ツ１〜（第７チｔｌンネルに対応）が′０゛′とされ、
次いでステップＳ２に進行する。When the generation of the musical tone signal stops in the seventh channel and an interrupt signal INTElt3 is generated from the W G 25, the program first proceeds to step S shown in FIG.
Proceed to 1. Then, in step S1, the seventh bits 1 to 78a (corresponding to the seventh channel) of the status register 78 are set to '0'',
Next, the process proceeds to step S2.

このステップＳ２および次のステップＳ３はＣＡＴ７７
に０録されている第７チＩ７ンネルを消入りる、具体的
にいえば■リアＥ　ｓの第７チ１７ンネルに対応するス
ロワ］・ｂ６の第７ビツトの“１″を消去するためのも
のである。そして、この処理を行なわなければならない
押出Ｌｔ次の通りである。This step S2 and the next step S3 are CAT77
To erase the 7th channel I7 channel recorded in 0, specifically, the thrower corresponding to the 7th channel 17th channel of the rear E s]・To erase the 7th bit “1” of b6 belongs to. Then, the extrusion Lt that must be performed is as follows.

例えば、第７チヤンネルにおいて今まで発〈１−シてい
た楽音信号がパーカッシブ系の楽音信１（であり、また
同楽音信号の発！１が停止Ｉ：　シｉこ時点で同楽名信
号に対応するキー（最初の１ニーと称り）が、１：ｌど
押下されたままであったとＪる。そして、同楽音信号が
停止した時点でヒジイステイタスレジスタ７８の第７チ
ヤンネルに対応するビットが６″０°′とされることに
Ｊ：す（ステップＳ１）、最初の２１ニーが離される前
に新たに押下されたキー（次のキーと称す）に対応する
楽音の発生がこの第７チｔ／ンネルに割当てられる可能
性がある。このような場合に上述した処理を行っていイ
１いとりると、昼初のキーが離された時点で同最初のキ
ーに対応づるＣＡＴ７７の■す７の内容が例えばγイケ
イ＝＋マントレジスタ８４に転送され、さらにこのディ
グイコマンド１ノジスタ８４の内容がデータポート１８
に出力されて、次のキーに対応する楽音の発４−が割当
てられている第７チヤンネルをもディケイ状態に移行さ
せてしまうことになる。このような不都合を除くために
ステップＳ２およびＳ３による処理が必要となる。For example, in the 7th channel, the musical tone signal that has been emitted until now becomes a percussive musical tone signal 1 (and the emission of the musical tone signal !1 stops). It is assumed that the corresponding key (referred to as the first knee) has been pressed down for 1:l.Then, when the musical tone signal stops, the bit corresponding to the 7th channel of the error status register 78 is is set to 6″0°′ (step S1), the generation of the musical tone corresponding to the newly pressed key (referred to as the next key) before the first 21st knee is released. In such a case, if the above-mentioned process is performed and the first key of the day is released, the CAT77 corresponding to the first key of the day will be assigned. ■The contents of the command 1 register 84 are transferred to the γ OK=+mant register 84, and the contents of the command 1 register 84 are transferred to the data port 18.
This causes the seventh channel, to which the tone 4- corresponding to the next key is assigned, to also shift to the decay state. In order to eliminate such inconvenience, processing in steps S2 and S3 is required.

さて、プ［１グラムがステップＳ２に進行するとＣＡＴ
７７の］エリアＦ１のヘッダー（スロットａ１）が“０
′°であるか否かが判断される。この場合、例えばｒＮ
ＯＪ　　（゛０′″でない）とすると、プログラムはス
テップＳ３に進行する。ステップＳ３では、まず■リア
Ｅ１のスロットｂ１、Ｃ１の各ビットとヒジイステイタ
スレジスタ７８の対応するピッ１〜との間Ｃ論理ＡＮＤ
がとられ、次いでこの演粋結果がスロットｂ１、Ｃ１内
に格納される。これによりスロワｔ−ｂ　１の第７ビツ
１〜に“１′°があった場合はその１″が消去される。Now, when P [1 gram progresses to step S2, CAT
77] The header (slot a1) of area F1 is “0”.
′° is determined. In this case, for example rN
If OJ (not ``0''''), the program proceeds to step S3. In step S3, first, C logical AND
is taken, and the result of this operation is then stored in slot b1, C1. As a result, if "1'° exists in the seventh bit 1~ of the thrower t-b1, that 1" is erased.

なお、この例においては■リアＥ６のスロットｂ６の第
７ビツトに“１″があるので、エリアＥ６のスロワｌ−
ｂ　１の第７ビツトに“１″はない。したがって、−上
記ＡＮＤ演詩の結果は、演棹前の１リアＥ＋の内容と同
一となる。In this example, since the seventh bit of slot b6 of rear E6 is "1", the slot l- of area E6 is
There is no "1" in the 7th bit of b1. Therefore, the result of the above AND enshrinement is the same as the content of 1 rear E+ before the enshrinement.

スミ−ツブＳ３の実行が終了づるとステップＳ４へ進行
する。このステップＳ４では、］−リ”ｉ’　Ｆ　＋の
内容（スロワｔ−ｂＬｃｌの内容）が全て“０パか否か
が判断される。この場合、］−リア［ｌにはＩＩ　Ｉ　
ＩＩが残っているので判断結果はｒ　Ｎ　Ｏ，１とイに
す、プログラムはステップＳ６へ進む。このステップＳ
６では上述【）ＩこステップＳ３における処理がヘッダ
ーが“０″でない全ての］−リア（Ｅ＋”・Ｅ１５）に
おいでなされたか否かが判断される。この場合、Ｔリア
Ｅ１の処理しかなされていないので、判断結果はｒ　Ｎ
　Ｏ，１であり、したがってブ１１グラムは再びステッ
プＳ２に戻る。ステップＳ２では、今度番よエリアＦ２
のヘッダー（スロットａ２）が“０″か否かが判断され
る。この場合、ヘッダーが“０″とすると（ｒＹＥｓＩ
）、プログラムはステップＳ６に進む。このステップＳ
６での判断結果は「Ｎ０１であり、ブ［１グラムは再び
ステップＳ２に進み、エリア［３のヘッダーが調べられ
る。このようにして■リアＥ＋　、Ｅ２　Ｎ・・・・・
・と順次台エリアが調べられ、またステップＳ３の処理
がなされ、そしてステップＳ２においてＪリアＳ６のヘ
ッダー（スロットＳ６）が調べられたとＪる。この場合
、ステップＳ２における判断結果はＩ　Ｎ　０．１とな
り、ステップＳ３に進む。そして、このステップＳ３に
おいてごシイスティタスレジスタ７８の内容とエリアＥ
６のスロットｂ６、Ｃ６の内容の論理ＡＮＤがとられる
ことにより、ス【］ットｂ６の第７ビツトの１″が消去
される（“０″とされる）。次いで、ステップＳ４へ進
行すると、■リアＦ６のスロットｂ６、Ｃ６の内容が全
て“０′°であるか否かが判断され、この場合、まだ１
″が残っているとするとプログラムはステップＳ６へ進
行する。こうして、全１リア［ミ１〜Ｅｌｓについての
処理が終了するとプログラムはこの割込処理ルーチンＩ
３を出る。When the execution of Smeet S3 is completed, the process advances to step S4. In step S4, it is determined whether the contents of ]-i'F+ (the contents of thrower t-bLcl) are all "0". In this case,] - rear [l has II I
Since II remains, the determination result is r NO, 1, and the program proceeds to step S6. This step S
In step 6, it is determined whether or not the process in step S3 described above has been performed for all the - rear (E+) E15) whose header is not "0". In this case, only the process for the rear E1 is performed. Therefore, the judgment result is r N
O,1, so the program returns to step S2 again. In step S2, it's your turn to move to area F2.
It is determined whether the header (slot a2) of is "0". In this case, if the header is “0” (rYEsI
), the program proceeds to step S6. This step S
The judgment result in step 6 is "N01," and the program proceeds to step S2 again, where the header of area [3 is examined. In this way, ■ rear E+, E2 N...
. . , the vehicle areas are sequentially examined, and the process of step S3 is performed, and in step S2, the header (slot S6) of J rear S6 is examined. In this case, the determination result in step S2 is I N 0.1, and the process proceeds to step S3. Then, in this step S3, the contents of the status register 78 and the area E are
6, the contents of slots b6 and C6 are logically ANDed, and the 7th bit 1" of slot b6 is erased (set to "0"). Next, when the process proceeds to step S4, , ■ It is determined whether the contents of slots b6 and C6 of rear F6 are all “0′°, and in this case, there are still 1
'' remains, the program proceeds to step S6. In this way, when the processing for all 1 rear [Mi 1 to Els is completed, the program returns to this interrupt processing routine I.
Exit 3.

次に、例えばいま第８チヤンネルが終了し、またこの第
８チヤンネルがＣＡＴ７７の■リアＦ７にｎ録されでお
り、さらにこの第８チヤンネルで発生していた楽バ信号
のディケイ時間が比較的長かった場合について説明する
。Next, for example, the 8th channel has just ended, and this 8th channel has been recorded on rear F7 of the CAT77, and the decay time of the music signal that was generated in this 8th channel is relatively long. Let's explain the case.

割込信号ＩＮＴＦＲ３が発生し、ブ［１グラムがステッ
プＳ１に進行すると、ビジィスティタスレジスタ７８の
スロット７８　）ｌの第８どツト（第８　ｆ−？ンネル
に対応）の１°°が消去される。次いで、前述した場合
と同様にして■リアＦ１〜１６が処理された後、ステッ
プＳ３においてエリアＦ７のスロットｂ７の第８ビツト
の１″が消去され、そしてステップＳ４へ進む。ここで
、第８ヂヤンネルの楽音信号のディケイ時間が比較的長
かったため、第８チヤンネルが終了した時点では■リア
Ｆ７の他の“１″ビットが全（消去されていたどする。When the interrupt signal INTFR3 is generated and the program progresses to step S1, 1° of the 8th channel (corresponding to the 8th f-? channel) of the slot 78)l of the busy status register 78 is erased. Ru. Next, in the same manner as described above, after rear F1 to F16 are processed, 1'' of the eighth bit of slot b7 of area F7 is erased in step S3, and the process proceeds to step S4. Since the decay time of the channel tone signal was relatively long, by the time the eighth channel ended, all other "1" bits of rear F7 had been erased.

この場合、ステップＳ３の実行によってステップＳ４の
判断結果はｒＹＥｓＩとなり、ブ［１グラムはステップ
Ｓ５へ進行する。そして、このステップＳ５において、
まずエリア［７のヘッダーに記憶されているビジィキー
テーブル７６（第１０図参照）のエン］・リイアドレス
に基づいて、同エントリイアドレスによって指示される
ビジィキーテーブル７６のスロットの内容が消去され、
次にエリアＥ７のへラダーが消去される。ずなわ６、エ
リアとビジィキーテーブルとの結合が解かれる。そして
、この処理によりエリアＥ７が伯のキーに対して解放さ
れることになる。In this case, by executing step S3, the determination result in step S4 becomes rYEsI, and the program proceeds to step S5. Then, in this step S5,
First, based on the entry address of the busy key table 76 (see FIG. 10) stored in the header of area [7], the contents of the slot of the busy key table 76 specified by the same entry address are erased;
Next, the ladder in area E7 is erased. Zunawa 6: The connection between the area and the busy key table is released. Then, by this process, area E7 is released for the key of Haku.

以−１−でこの電子オルガンの説明を終るが、参考まで
にこれまでに説明したＲＯＭ２０、ＲＡＭ２１、レジス
タ２２の各内容をまとめて第１４図に示す。This concludes the explanation of this electronic organ, but for reference, the contents of the ROM 20, RAM 21, and register 22 explained so far are summarized in FIG. 14.

なお、上記実施例では、この発明を電子オルガンに適用
したが、電子オルガン以外の他の電子楽器においても勿
論実施することができる。また、上記説明では、ヂｔ／
ンネル数を３２と」ノだが、この数は必要に応じて増減
可能である。In the above embodiments, the present invention is applied to an electronic organ, but it can of course be applied to other electronic musical instruments as well. Also, in the above explanation, dit/
Although the number of channels is 32, this number can be increased or decreased as necessary.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、この発明によれば、キーに関する
データだけで＜Ｌ＜音色に関するデータをも楽音発生チ
１？ンネルに対して出力するようにしたので、各ヂ１１
ンネル毎に独立して異なる音色を設定することができる
効果がある。この結果、各＝　５８− チャンネルを従来以１−に有効に利用りることが可能と
なる。例えば、メ１］ディｒ１のブ１ノンネル数と伴奏
音のチャンネル数を必要に応じてゆえることも可能とな
る。As explained above, according to the present invention, musical tone generation CH1? can also be generated using only key-related data and <L<timbre-related data. Since I made it to output to the channel, each 11
This has the effect of allowing different tones to be set independently for each channel. As a result, each of the 58 channels can be used more effectively than before. For example, it is also possible to change the number of channels of the accompaniment tone and the number of channels of the accompaniment sound as needed.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図（、未従来のディジタル式電子オルガンの概略的
な構成を示す図、第２図４ｒいｌ）第１４図はこの発明
の一実施例にＪ、る電子オルガンを説明するための図で
あり、第２図は全体の構成を示４図、第３図（イ）はプ
ログラムの流れを示Ｊフローチャート、第３図（ロ）は
割込処理ルーチンを示づ図、第４図は第３図に示す１〜
−ンレバー処即ルーチンＲ３の実行時において関係する
ＲＯＭ２（１、ＲＡＭ２１　、レジスタ２２の１１！憶
内容を示（１図、第５図は上記ルーチンＲ３の〕［１−
チｖ−ｌ・、第６図は第３図に示り−４−−Ａ−ン・リ
フ”ｒス１ヘフ）Ｉイル作成ルーヂンＲ５、キーオフ・
リクニ［ストファイル作成ルーチン１テロの実行時にお
いで関係１ＪるＲＡＭ２１、レジスタ２２の配憶内容を
示１図、第７図番ま第３図に示４キーＡン・チャンネル
アリインメン１〜ルーヂンＲ７の実行時において関係す
るＲΔＮ４２１．１ノジスタ２２の内容を示す図、第８
図、第９図Ｇ、ｉ共に上記ルーブンＲ７の７１−１−チ
ャー１〜、第１０図は第３図に示Ｍ：％−−Ａ）・チト
ンネルマネジメントルーヂン１テ８の実行時において関
係ＪるＲＡＭ２１、レジスタ２２の内容を示寸図、ｆ！
１１図（１−１−記ルーヂン［＜８の）「−１−デレー
１〜、第１２図は第３図に示すＷＧ終了処理ルーチンＩ
３の実行時においで関係ＪるＲＡＭ２１、レジスタ２２
の内容を示す図、第１３図１４１１−配ルーチン１３の
フ［］−ブ＋＋−１−１第１４図はｌ＜　０Ｍ２０、Ｒ
ＡＭ２１、レジスタ２２、データボー］〜１８の各ｉ１
［憶内容をまとめて承した図である。 １１・・・・・・！！盤開回路１８・・・・・・データ
ポー１−　（記憶１段）、１９・・・・・・演睦制御部
、２　Ｆｉ・・・・・・つＴイブジェネレータ、３８・
・・・・・トーンレバー、３９・・・・・・ＩＩｌ盤１
ニー。FIG. 1 (A diagram showing the schematic configuration of an unconventional digital electronic organ, FIG. 2 4rl) FIG. 14 is a diagram for explaining an electronic organ according to an embodiment of the present invention. Fig. 2 shows the overall configuration, Fig. 3 (a) shows a flowchart of the program, Fig. 3 (b) shows the interrupt processing routine, and Fig. 4 shows the flowchart of the program. 1~ shown in Figure 3
The contents of the ROM 2 (1, RAM 21, and register 22) related to the execution of the turn lever processing immediate routine R3 are shown (Figs. 1 and 5 are the contents of the above routine R3) [1-
Figure 6 is shown in Figure 3.
The storage contents of the RAM 21 and register 22 that are involved when executing the Rikunist File Creation Routine 1 Terror are shown in Figure 1, Figure 7, and Figure 3. FIG.
71-1-Char 1 to 71-1 of the above-mentioned Louven R7, and FIG. 10 is shown in FIG. 3. A diagram showing the contents of the RAM 21 and register 22, f!
Figure 11 (1-1-Recorded Lujin [<8) -1-Delay 1~, Figure 12 shows the WG termination processing routine I shown in Figure 3.
During the execution of step 3, the related RAM 21 and register 22
Figure 13 shows the contents of 1411-routine 13.
AM21, register 22, data board] ~ 18 i1
[This is a diagram that summarizes the contents of the memory.] 11...! ! Panel open circuit 18...Data port 1- (1 stage of memory), 19...Execution control unit, 2 Fi...T-beam generator, 38...
...Tone lever, 39...II board 1
knee.

Claims (1)

【特許請求の範囲】 （ａ）複数のキーを有する鍵盤と、 （ｂ）音色を選択する音色選択手段と、 （ｃ）それぞれに与えられるキーに対応したデータおよ
び音色に対応したデータに基づいて、当該キーおよび音
色に対応する楽音信号を発生する複数の楽音発生チャン
ネルを有する楽音発生手段と、（ｄ）前記複数の楽音発
生チャンネルに対応して設けられ、それぞれ前記キーお
よび音色に対応したデータを記憶する複数の記憶領域を
有し、各記憶領域に記憶された該データをそれぞれ対応
する前記楽音発生チャンネルに与える記憶手段と、 （ｅ）前記鍵盤で操作されたキーおよび前記音色選択手
段で選択された音色に対応して前記楽音発生チャンネル
で発生すべき楽音信号を指定する前記キーに対応するデ
ータおよび音色に対応するデータを前記記憶手段の当該
楽音発生チャンネルに対応する記憶領域に対して書き込
む割当手段と、を具備してなる電子楽器。[Claims] (a) a keyboard having a plurality of keys; (b) timbre selection means for selecting a timbre; (c) based on data corresponding to each key and data corresponding to the timbre given to each key; , a musical tone generating means having a plurality of musical tone generating channels that generate musical tone signals corresponding to the key and tone, and (d) data provided corresponding to the plurality of musical tone generating channels and corresponding to the key and tone, respectively. (e) storage means having a plurality of storage areas for storing the data and applying the data stored in each storage area to the corresponding musical tone generation channel; (e) a key operated on the keyboard and the tone selection means; Data corresponding to the key specifying a musical tone signal to be generated in the musical tone generating channel corresponding to the selected tone and data corresponding to the tone are stored in the storage area of the storage means corresponding to the musical tone generating channel. An electronic musical instrument comprising a writing assignment means.