JPS62115758A - Method and apparatus for mounting electronic component parts - Google Patents
Method and apparatus for mounting electronic component partsInfo
- Publication number
- JPS62115758A JPS62115758A JP25545385A JP25545385A JPS62115758A JP S62115758 A JPS62115758 A JP S62115758A JP 25545385 A JP25545385 A JP 25545385A JP 25545385 A JP25545385 A JP 25545385A JP S62115758 A JPS62115758 A JP S62115758A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electronic component
- terminal
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Description
【発明の詳細な説明】 以下の順序で本発明を説明する。[Detailed description of the invention] The present invention will be explained in the following order.
A 澱業上の利用分野
B 発明の概景
C従来の技術
D 発明が解決しようとする問題点
E 問題点を解決するための手段(第1図)F 作用
G 実施例
Gl−実施例(第1図〜第3図ン
G2他の実Mf!I(第4図9
03更に他の実施例(第5図)
H発明の効果
A 産業上の利用分野
本発明は、1li6ffi度実装に好適な、電子部品の
取り付け方法及び取り付け装置に関する。A Field of application in starch industry B Overview of the invention C Prior art D Problem to be solved by the invention E Means for solving the problem (Fig. 1) F Effect G Example Gl - Example (Fig. 1 to 3 G2 Other actual Mf!I (FIG. 4 9 03 Still other embodiments (FIG. 5) , relates to an electronic component mounting method and mounting device.
B 発明のm要
不発明は、面付け用の電子部品と、この電子部品が取り
付けられる印刷配線板のパターンとの間を、所定高の脚
部を含み、電子部品の形状に適合した導電体を介して接
続することにより、安全規格に基く短絡V、験時の印刷
配線板の温度上昇を抑制するようにしたものである。B. The essential or unnecessary aspect of the invention is to provide a conductor that includes a leg portion of a predetermined height and that conforms to the shape of the electronic component between the electronic component for imposition and the pattern of the printed wiring board to which the electronic component is attached. By connecting through the circuit, it is possible to suppress the temperature rise of the printed wiring board during a short circuit V based on safety standards.
C従来の技術
従来、電子機器の小型艇量化のために、リード巌を有せ
ず、印刷配線板の表面に直接に半田付けする電子部品(
所側チップ部品)を高@度実装することが広く行なわれ
ている。C. Conventional technology In the past, in order to reduce the size of electronic devices, electronic components (without leads) were soldered directly to the surface of printed wiring boards.
High-quality mounting of chip components (on-chip components) is widely practiced.
まず、第6図及びw、7図を参熱しながら、チップ部品
の形状の概略を説明する。First, the outline of the shape of the chip component will be explained with reference to FIGS. 6, w, and 7.
第6図において、(1)はミニモールド型のチップトラ
ンジスタであって、そのコレクタ、ペース及びエミッタ
にそれぞれ対応する端子(2c) 、 (2b)及び(
2e)が合成@崩製のパッケージ(3)から導出され℃
いる。パッケージ(3)内では、コレクタ端子(2C)
の他熾にベレツ)Pが固着されると共に、ベレットP上
のペース電極及びエミッタ電極が、それぞれ端子(2b
)及び(2e) Km細嶽で接続される。In FIG. 6, (1) is a mini-mold type chip transistor, with terminals (2c), (2b) and (2c) corresponding to the collector, paste and emitter, respectively.
2e) is derived from the package (3) made by synthesis @
There is. Inside the package (3), the collector terminal (2C)
In addition, the bellet (2b) P is fixed, and the pace electrode and emitter electrode on the bellet P are connected to the terminal (2b), respectively.
) and (2e) are connected at Km Hosotake.
また、第7図において、(4)は角板奎テップ抵抗tc
−アつ【、アルミナ系セラミック基板(5)上に厚膜抵
抗体(6)及び電極(力、(力が形gされた構造とtつ
ズいる。In addition, in FIG. 7, (4) is a square plate resistance tc
- A thick film resistor (6) and an electrode (force) are formed on the alumina ceramic substrate (5).
上述のようなチップ部品の寸法(長さ、暢及び高さ)は
、トランジスタ(υのパッケージ(3)がそれぞれ例え
は2.91+jlt 1.5難及び1.1Bであり、抵
抗器(4)か例えは2.01Ia、 1.25 wsa
及び1nである。The dimensions (length, length and height) of the chip components as mentioned above are, for example, the transistor (υ package (3)) is 2.91 + jlt 1.5 and 1.1B, respectively, and the resistor (4) For example, 2.01Ia, 1.25wsa
and 1n.
D 発明が解決しようとする問題点
ところで、電子機器は、その使用者の安全を保証するた
めに、公的もしくは準公的機関により制定された安全規
格に適合するものでたけれはならない。この安全規格に
は各種の咄験について定められており、その一つに活電
部の短絡試験がある。D. Problems to be solved by the invention In order to guarantee the safety of its users, electronic devices must comply with safety standards established by public or quasi-public institutions. This safety standard stipulates various types of tests, one of which is a short-circuit test for live parts.
この短絡試験では、例えは、第8図に示すように、トラ
ンジスタ(1)のペースとアースとの閾にツェナーダイ
オード(8)が接続されると共に、エミッタにt源入力
端子INが接続され、コレクタが出力端子0[、ITに
接続されると共に、コンデ/す(9〕を介して接地され
た回路において、コンデンサ(9)が短絡された場合、
過大コレクタxgによるトランジスタ(IJの温度上昇
に伴って、このトランジスタ(1)が取り付けられた印
刷配線板(図示せず)の温度も上昇する。そして、戒安
全規格においては、短絡試験時の印刷配線板の温度上昇
限度が110℃と定められている。In this short circuit test, for example, as shown in FIG. 8, a Zener diode (8) is connected to the threshold between the pace and ground of the transistor (1), and the t source input terminal IN is connected to the emitter. If the capacitor (9) is short-circuited in a circuit where the collector is connected to the output terminal 0[, IT and also grounded via the capacitor (9),
As the temperature of the transistor (IJ) increases due to the excessive collector xg, the temperature of the printed wiring board (not shown) to which this transistor (1) is attached also increases. The temperature rise limit of the wiring board is set at 110°C.
リード付きトランジスタを用いた通常密度実装の場合、
トランジスタ自体の温度が高くてもトランジスタ自体と
リードによって距てられた印刷配線板の温度はかなり低
くなり、短絡試験に対して有利であるが、印刷配線板の
温良上昇対策としては、コレクタ損失Pcが大さくかつ
熱抵抗が小さい、より大型のトランジスタへの変巣、ま
たは放熱板の追加等によつ【、過大コレクタ電流を1t
IIJ限することなく、トランジスタ(13の温度上昇
を抑制することが暫定的に行なわれている。これとは別
の対策として、第8図KP点で示すようなコレクタ電流
径路に直列に抵抗器(4)またはヒユーズ抵抗器な挿入
し、短絡試験時の過大コレクタ電流の制限もしくは遮断
によってトランジスタ(1)の温度上昇を抑制すること
も行なわれている。In the case of normal density mounting using leaded transistors,
Even if the temperature of the transistor itself is high, the temperature of the transistor itself and the printed wiring board separated by the leads will be considerably low, which is advantageous for short circuit tests.However, as a countermeasure for increasing the temperature of the printed wiring board, collector loss Pc The excessive collector current can be reduced by 1 t by changing to a larger transistor with a larger current and lower thermal resistance, or by adding a heat sink.
Temporarily, measures have been taken to suppress the temperature rise of the transistor (13) without limiting the temperature of the transistor. (4) Alternatively, the temperature rise of the transistor (1) can be suppressed by inserting a fuse resistor and limiting or cutting off an excessive collector current during a short circuit test.
ところが、チップ部品を使用した高密m実装の場合、ト
ランジスタが印刷配線板に缶漕し℃いるため、トランジ
スタ自体の温度上昇がそのまま印刷配線板の温度上昇と
なって短m試験に対して不利である。However, in the case of high-density m-mounting using chip components, the transistors are mounted on the printed wiring board (°C), so the temperature rise of the transistor itself directly causes the temperature of the printed wiring board to rise, which is disadvantageous for short m-tests. be.
これに加えて、放熱板を追加し得る空間的金裕、または
、限流用の抵抗器等を追加し得る面積的余裕がなく、短
絡試験時のトランジスタの温度上昇を抑制することが困
難であるという問題かあった。更に、高密度実装の場合
、抵抗器についても、上述のトランジスタと同様に、短
絡試験時のha上昇の問題かあった。かかる点に鑑み1
本発明の目的は、短絡試験時における電子部品の温度上
昇を充分抑制し得る、電子部品の取り付け方法及び取り
付け装置を提供するところにある。In addition, there is no space to add a heat sink or area to add current-limiting resistors, making it difficult to suppress the temperature rise of the transistor during short-circuit tests. There was a problem. Furthermore, in the case of high-density packaging, resistors also have the problem of an increase in ha during short-circuit tests, similar to the above-mentioned transistors. In view of this point, 1
An object of the present invention is to provide an electronic component mounting method and a mounting device that can sufficiently suppress the temperature rise of electronic components during a short circuit test.
E 問題点を解決するための手段
第1の本発明は、複数の面付け端子を有する電子部品と
、この電子部品が半田付け接続されるべき印刷配線板の
所定パターンとの間に、電子部品の複数の面付け端子及
び印刷配線板の所定ノくターンにそれぞれ対応して、所
定高の脚St−含む複数の導電体を介在させ、この複数
の導電体を複数の面付け端子及び所定パターンにそれぞ
れ半田付け接続するようにした電子部品の取り付け方法
である。E Means for Solving Problems The first invention provides an electronic component that is connected between an electronic component having a plurality of surface-mounted terminals and a predetermined pattern of a printed wiring board to which this electronic component is to be connected by soldering. A plurality of conductors including legs St- of a predetermined height are interposed corresponding to a plurality of surface-mounted terminals and a predetermined number of turns of the printed wiring board, and the plurality of conductors are connected to a plurality of surface-mounted terminals and a predetermined pattern. This is a method of attaching electronic components by soldering them to each other.
第2の本発明は、絶縁体より成り、その両側部及び背部
にそれぞれ突起を有する載I1部と、取り付けられるべ
き電子部品の複数の面付け端子に対応して、載置部に設
けられた複数の導電体とを備え、この複数の導電体は載
tIIL部の下方に所定高突出した脚部を有する電子部
品の取り付け装置である。The second aspect of the present invention provides a mounting part I1 made of an insulator and having protrusions on both sides and a back thereof, and a mounting part provided in the mounting part corresponding to a plurality of surface-mounted terminals of electronic components to be attached. The electronic component mounting device includes a plurality of conductors, and the plurality of conductors have legs projecting a predetermined height below the mounting tIIL section.
第3の本発明は、導電体より成り、取り付けられるべき
電子部品のaaの面付け端子に対応して、複数の折り曲
げ片によって載置部が形成されると共に、折り曲げ片に
隣接する部分によって電子部品を保持するための側壁部
が形成され、載置部に連続して所定高の脚部が形成され
るようにした電子部品゛の取り付け装置である。In the third aspect of the present invention, a mounting portion is formed of a plurality of bent pieces corresponding to the AA surface-mounted terminal of an electronic component to be attached, and is made of a conductor, and a portion adjacent to the bent pieces forms an electronic part. This is an electronic component mounting device in which a side wall portion for holding the component is formed, and a leg portion having a predetermined height is formed continuously from the mounting portion.
F 作用
かかる本発明によれば、面付け電子部品と印刷配線板と
の間に所定の9原か設けられ【、電子部品の発熱に伴な
う印刷配線板の温度上昇が抑制される。F. Effect According to the present invention, a predetermined 900 nm is provided between the imposition electronic component and the printed wiring board, thereby suppressing the rise in temperature of the printed wiring board due to heat generation of the electronic component.
G5jA施例
G1一実施例
以下、第1図〜第3図を参照しながら、本発明による電
子部品の取り付け方法及び取り付け装置をチップトラン
ジスタに適用した場合の実施例について説明する。G5jA Embodiment G1 Embodiment Hereinafter, with reference to FIGS. 1 to 3, an embodiment will be described in which the electronic component mounting method and mounting apparatus according to the present invention are applied to a chip transistor.
本発明による電子部品の取り付け装置の一実施例の構成
を第1図に示す。FIG. 1 shows the structure of an embodiment of an electronic component mounting apparatus according to the present invention.
第1図において、αりは取り付け装置(以下ホルダと略
称する)を全体として示し、厚さが0.5冨l〜111
Iの合成樹mr製の載置部Uυの背部に小突起仏4が設
けられると共に、左右両側にそれぞれ大突起u′5及び
Iが設けられ、両突B (l違、圓の長さ、藁さ及び間
隔は前述のようなチップトランジスタの寸法K1l11
合するように設定される。厚さが0.1〜0.2龍の調
合金製の端子(151の一端(15a)が左側突起a増
の上端縁に部分的に挿入されて配設され、中央部(15
b)が載置部αυの上面前部に配設されると共に、他端
(15c)が載置部Iの前縁に削って下方に折り曲げら
れる。また、端子a−の一端(16a)が右側突起α勺
の上端縁に配設され、中央g (16b)が載置部Iの
下面前部に配設されると共に、脚部(16c)が載置部
μυの下面から垂直に立下り、511都(16d)が載
置saυの下面と平行に外方へ折り曲げられる。In Fig. 1, α indicates the mounting device (hereinafter abbreviated as holder) as a whole, and the thickness is 0.5 to 111 mm.
A small protrusion Buddha 4 is provided on the back of the mounting part Uυ made of synthetic wood mr of I, and large protrusions u'5 and I are provided on both left and right sides, respectively, and both protrusions B (l difference, length of the circle, The thickness and spacing are the dimensions of the chip transistor K1l11 as described above.
is set to match. One end (15a) of the prepared alloy terminal (151) with a thickness of 0.1 to 0.2 mm is partially inserted into the upper edge of the left protrusion a, and the center part (15
b) is disposed at the front of the upper surface of the receiver αυ, and the other end (15c) is cut into the front edge of the receiver I and bent downward. Further, one end (16a) of the terminal a- is disposed on the upper edge of the right protrusion α, the center g (16b) is disposed on the lower front part of the placing part I, and the leg part (16c) It falls perpendicularly from the lower surface of the mounting portion μυ, and the 511 capital (16d) is bent outward parallel to the lower surface of the mounting portion saυ.
なお、右側の端子q呻の脚g(16c)と左側の端子(
15+の端g(15c)とは適宜の距111ft保って
いる。In addition, the right terminal q groan leg g (16c) and the left terminal (
An appropriate distance of 111 ft is maintained from the end g (15c) of 15+.
更に、背部の突起(121の両側にそれぞれ端子(17
)及び賭が配設される。両端子aη及びal19の各−
g#A(17a)及び(18a)が載*SUυの上面と
同一平面上にあるように外方へ折り曲げられると共に、
各地14(17b)及び(18b)が外方へ折り曲げら
れる。両端子(I7)及びQlk末載gIL郵駄υの背
部に部分的に挿入され【おり、載置部μυの下方に露出
した脚部(17c)及び(18c)の長さは、右4fi
IJ14子(lblの脚部(16c)の長さと等しく、
1〜1.5mmとされる。従って、右1111I端子四
〇他端(16d)と、背S端子吋)及び賭の谷他端(1
7b)及び(18b)とは同一平面上にある。Furthermore, there are terminals (17) on both sides of the protrusion (121) on the back.
) and bets are placed. Both terminals aη and al19 -
g#A (17a) and (18a) are bent outward so that they are on the same plane as the top surface of *SUυ,
Each region 14 (17b) and (18b) is bent outward. Both terminals (I7) and the legs (17c) and (18c) exposed below the mounting part μυ are partially inserted into the back of the Qlk terminal gIL post υ, and the length of the legs (17c) and (18c) is 4fi on the right.
IJ14 child (equal to the length of the leg (16c) of lbl,
It is set to 1 to 1.5 mm. Therefore, the other end of the right 1111I terminal 40 (16d), the back S terminal
7b) and (18b) are on the same plane.
なお、これらの端子u!111− (1119は、例え
はインサート成型によって、載1■υと一体に形成され
る。In addition, these terminals u! 111- (1119 is formed integrally with the mounting plate 1■υ, for example, by insert molding.
次に、第2図をも参照しなから、第1図の取り付け装置
を用いた、取り付け方法の一実施クリについて説明する
。Next, without referring also to FIG. 2, one implementation of the mounting method using the mounting device shown in FIG. 1 will be described.
第1図のホルダ(IUJにチップトランジスタ(1)が
城り付けられた状態を第2図に示す。FIG. 2 shows a state in which the chip transistor (1) is attached to the holder (IUJ) shown in FIG. 1.
第2図において、トランジスタ+IJがホルダ(IQI
の左右の突起μ」及びα4間に挿入されて、コレクタ端
子(2C)かホルダ(l(2)の左側端子u51の他端
(15りに近接させられる。同時に、図示を省略するが
、トランジスタ(1〕のエミッタ端子(2e)及びペー
ス端子(2b)がホルダa(2)の背部の端子a′1)
及び賭の各一端(17a)及び(18a)にそれぞれ重
ねられる。In Figure 2, transistor +IJ is connected to the holder (IQI
is inserted between the left and right protrusions μ'' and α4, and brought close to the collector terminal (2C) or the other end (15) of the left terminal u51 of the holder (l(2)).At the same time, although not shown, the transistor The emitter terminal (2e) and pace terminal (2b) of (1) are the terminal a'1) on the back of holder a (2).
and are superimposed on each end of the bet (17a) and (18a), respectively.
この状態で、トランジスタ(IJの3個の端子(2c)
。In this state, the transistor (three terminals (2c) of IJ)
.
(2e)及び(2b)と、対応するホルダ(11の各端
子の谷端部(15c) 、 (17a)及び(18a)
とが半田付接続され、更に、ホルダaすの左側端子α也
の他端(15c)と右側の端子畑の脚部(16c)とが
半田付接続される。(2e) and (2b) and the corresponding holder (trough end (15c) of each terminal of 11, (17a) and (18a)
are connected by soldering, and furthermore, the other end (15c) of the left terminal α of the holder a and the leg (16c) of the right terminal field are connected by soldering.
上述のようKして、トランジスタ(IJが取り付げられ
たホルダ(1すを図示を省略した印刷配線板上に載直し
、3個の端子−,α7)及びtta+の各他端(16d
) 。As described above, the holder (1) to which the transistor (IJ) was attached was remounted on the printed wiring board (not shown), and the other ends of the three terminals -, α7 and tta+ were connected (16d
).
(17b)及び(18b)が配線パターンの所冗の部分
と半田付接続される。(17b) and (18b) are soldered to redundant portions of the wiring pattern.
これにより、トランジスタ(IJと印刷配縁板のパター
ン面との間にはホルダ(1(+1 f)s子u6J −
(1〜の脚部(16c)〜(18c)の高さく1〜1.
5 、、 )の空気層が介在する。換言すれば、トラン
ジスタ(IJは印刷配線板のパターン面から浮かして取
り付けられる。As a result, a holder (1 (+1 f)) is placed between the transistor (IJ) and the pattern surface of the printed circuit board.
(Height of legs (16c) to (18c) of 1 to 1.
5, , ) air layers are present. In other words, the transistor (IJ) is mounted floating above the pattern surface of the printed wiring board.
このため、前述のリード付きトランジスタを用いた低密
匿案装の場合と同様に、短絡試験時のトランジスタの温
度と印刷配線板の温度とに差が生じる。実験によれば、
トランジスタをパターン面から1.3絽離した場合、ト
ランジスタ自体の温度上昇か1500であっても、パタ
ーン面の温度上昇は80℃に止まった。Therefore, as in the case of the low-density device using the leaded transistor described above, a difference occurs between the temperature of the transistor and the temperature of the printed wiring board during the short circuit test. According to experiments,
When the transistor was separated from the pattern surface by 1.3 mm, the temperature rise on the pattern surface remained at 80° C. even though the temperature of the transistor itself increased by 1,500° C.
次に第3図をもし照しながら、第1図の取り付け装置を
用いた、取り付け方法の他の実施例について説明する。Next, with reference to FIG. 3, another embodiment of the mounting method using the mounting device shown in FIG. 1 will be described.
第1図のホルダα呻にチップトランジスタ(IJ及びチ
ップ抵抗器(4)を取り付けた状態を第3図に示す。FIG. 3 shows a state in which a chip transistor (IJ) and a chip resistor (4) are attached to the holder α shown in FIG. 1.
第3図から明らかなようK、ホルダ曲の左側端子a場の
他端(15c)が、例えはビンセットによって予め水平
に引き起されている。As is clear from FIG. 3, the other end (15c) of the left terminal a field of the holder curve is drawn horizontally in advance, for example, by a set of bins.
まず、前述と同様に、トランジスタ(1)がホルダαQ
に載置されて、トランジスタ(IJの各端子(2c)。First, as described above, transistor (1) is connected to holder αQ
and each terminal (2c) of the transistor (IJ).
(2e)及び(2b)と、対応するホルダμQの各端子
の各端1i11 (15c) 、 (17a)及び(1
8a)とが半田付接続される。(2e) and (2b), and each end 1i11 of each terminal of the corresponding holder μQ (15c), (17a) and (1
8a) are connected by soldering.
この状態で、トランジスタ(1)の上に抵抗器(4)が
載置されて、その両端の電他(力及び(力がホルダQ1
の両側の端子(1ω及びα報の各一端(15幻及び(1
6a)にそれぞれ半田付接続されて、抵抗器(4)はト
ランジスタ(1)のコレクタ端子(2c)と直列に接続
される。In this state, the resistor (4) is placed on the transistor (1), and the electric current (force) and (force) are applied to the holder Q1.
terminals on both sides of (1ω and α signal each end (15 phantom and (1
6a), the resistor (4) is connected in series with the collector terminal (2c) of the transistor (1).
このようにして、トランジスタ(1)及び抵抗器(47
が取り付けられたホルダαQが、前述と同様に、印刷配
線板の所定の配線パターンに接続されて、限流抵抗器(
4)を含む回路が形成される。In this way, the transistor (1) and the resistor (47
The holder αQ with which the current limiting resistor (
4) is formed.
短絡試験時においては、トランジスタ(IJをパターン
面から浮かせた幼果と、抵抗器(4)の限流効果とが相
俟って、パターン面の温度上昇は一層抑制される。During the short circuit test, the temperature rise on the pattern surface is further suppressed due to the combination of the young transistor (IJ) floating above the pattern surface and the current limiting effect of the resistor (4).
q2他の実施例
次に、第4図を参照しながら、本発明の他の実施レリに
ついて説明する。q2 Other Embodiments Next, other embodiments of the present invention will be described with reference to FIG.
本発明による取り付け装置の他の実施例の構成を第4図
に示す。The structure of another embodiment of the mounting device according to the present invention is shown in FIG.
第4図Aにおいて、(20A)及び(20B)は1対の
フレームであって、厚さが例えば0.2關の金”属板か
ら、打ち抜きにより左右対称に形成される。このため、
他方のフレーム(20B)の対応する部分の符号を省略
する。In FIG. 4A, (20A) and (20B) are a pair of frames, which are formed symmetrically by punching from a metal plate having a thickness of, for example, 0.2 inches.
The reference numerals of the corresponding parts of the other frame (20B) are omitted.
各フレーム(2OA)及び(20B)の広幅部間の間が
連結部Qにより左右に連結されると共に、上下の広11
υ閾が狭幅部(ハ)により連結される。狭幅部(ハ)の
略中央から狭幅張出し部(至)が左右に張り出すと共に
、鉤状の端S(ハ)及び■Qが設けられる。上述のよう
な構成単位が上下に例えば10個連続して各フレームが
構成される。The wide parts of each frame (2OA) and (20B) are connected to the left and right by connecting parts Q, and the upper and lower wide parts 11
The υ thresholds are connected by the narrow part (c). A narrow overhanging portion (to) extends left and right from approximately the center of the narrow portion (c), and hook-shaped ends S (c) and Q are provided. Each frame is composed of, for example, 10 consecutive structural units as described above above and below.
両端部端及び(ハ)は、フレームの長手方向に垂直及び
平行な折り曲げ?#1@及びCM K Gってそれぞれ
90 宛折り曲けられ【、同図Bに示すように、同一
平面上で互に対向し【、前出第7図に示すようなチップ
抵抗器(4)の載置に通した形状とされる。Are both ends and (c) bent perpendicular and parallel to the longitudinal direction of the frame? #1@ and CM K ).
このとき、張り出し都圓の両角部シ1及び茜の距離がチ
ップ抵抗器(4)の幅より僅かに大となるようにされる
。また、この曲げ加工と同時もしくは別に、張り出し部
(2勾の上方の狭msc+υが、テップ抵抗器(4)を
弾性的に保持し得るために、第4図Bに示すように、内
側に彎曲される。更に、広一部■ルと連結部W4との境
界*C+aに清って、両フレーム(20A)及び(20
B)がそれぞれ90 折り曲げられて、同図Bに示す
ように、両フレーム(20A)及び(20B)の谷張り
出し都(2)の4!r端部(ハ)及び(ハ)が同一平面
上で相互に対向するようにされて1例えば10個の載置
部Sが連接して形成される。このとき、対向する張り出
しstn、a41間の距離はチップ抵抗器(4)の長さ
より僅かに大となるようKされて、両角S−及び(7)
と共に、チップ抵抗器(4)を保持するための側壁部が
形成される。At this time, the distance between both corner portions 1 of the overhanging circle and the madder is made to be slightly larger than the width of the chip resistor (4). In addition, at the same time or separately from this bending process, in order to elastically hold the step resistor (4), the overhanging part (the narrow msc+υ above the two slopes) is curved inward as shown in Figure 4B. In addition, both frames (20A) and (20
B) is bent by 90 degrees each, and as shown in the same figure B, the valley overhanging capital (2) of both frames (20A) and (20B) is 4! The r ends (C) and (C) are arranged to face each other on the same plane, and one, for example, ten mounting parts S are formed in series. At this time, the distance between the opposing overhangs stn and a41 is set to be slightly larger than the length of the chip resistor (4), and both corners S- and (7)
At the same time, a side wall portion for holding the chip resistor (4) is formed.
なお、(2)は切り込み線であって、折り曲げIi!1
I(27)との距離は、例えば1.5〜2uとされる。In addition, (2) is a cut line, and is a bending line Ii! 1
The distance from I(27) is, for example, 1.5 to 2u.
第4図の取り付け装置の使用方法は次のとおりである。The method of using the attachment device of FIG. 4 is as follows.
ます、例えば10個のチップ抵抗器が各載置部Sにそれ
ぞれ載置される。v:、に、−帯下の切り込み線(33
n)のところで両7 レ−ム(20A)及び(20B)
の狭#A都(2)がそれぞれ切断され、図示を省略した
印刷配線板の所定パターンに半田付接続される。For example, ten chip resistors are mounted on each mounting section S, respectively. v:, ni, - leucorrhoea incision line (33
At n) both 7 reams (20A) and (20B)
The narrow #A caps (2) are each cut and soldered to a predetermined pattern on a printed wiring board (not shown).
更に、一番下の彎曲部(31n)と抵抗器とが半田付接
続され、その後で、彎曲部(31n)が切断される。Further, the lowermost curved portion (31n) and the resistor are connected by soldering, and then the curved portion (31n) is cut.
以下、同様にして、下から2II目、3査目・・・・・
・の載置部及び抵抗器が、2枚目、3枚目・・・・・・
の印刷配線板に取り付けられる。本実施クリによれは、
抵抗器と印刷配線板のパターン面との距離は、折り曲げ
M(2)と切り込み1w11關との距離(1,5〜2龍
)と略等しくなり、前述のトランジスタ(17をパター
ン面から浮かし【取り付けた場合と同様に、短絡試験時
、抵抗器の温度上昇に伴なう、パターン面の温度上昇が
抑制される。Hereafter, in the same way, the 2nd and 3rd inspections from the bottom...
・The mounting part and resistor are on the 2nd and 3rd pictures...
attached to printed wiring boards. According to this implementation method,
The distance between the resistor and the pattern surface of the printed wiring board is approximately equal to the distance between the bend M(2) and the notch 1w11 (1,5 to 2 dragons), and the above-mentioned transistor (17) is lifted from the pattern surface. As with the case where it is installed, the temperature rise on the pattern surface due to the rise in temperature of the resistor is suppressed during the short circuit test.
03 更に他の実施例
次に、第5図を参照しなから、本発明の丈に他の実施例
にらいて説明する。03 Still Other Embodiments Next, other embodiments of the present invention will be described with reference to FIG.
本発明による取り付け装置の丈に他の実施力の構成を第
5図に示す。Another embodiment of the length and strength of the attachment device according to the invention is shown in FIG.
第5図人において、nu、 15tll及び−は1組の
7レームであって、厚さが例えば0.2mの金属板から
打ち抜きにより形成され、フレーム6〔及び−は左左対
称である。各フレーム(41Jl、(5Ql及び−は連
結部CtUにより左右方向に連結される。In the figure 5, nu, 15tll and - are a set of 7 frames, which are formed by punching from a metal plate having a thickness of, for example, 0.2 m, and frames 6 and - are symmetrical. Each frame (41Jl, (5Ql and -) is connected in the left-right direction by a connecting portion CtU.
第1のフレーム(41は、狭幅部(4υにより広幅部(
44か上下に連結されて構成される。広m s toの
中央部に切り込み[3により折り曲げ片(財)が形成さ
れる。旧は折り曲げ線である。The first frame (41 is the narrow part (4υ is the wide part (
44 are connected vertically. A folded piece (goods) is formed by making a cut [3] in the center of the wide m s to. The old one is a fold line.
第2のフレーム(ト)の細条tblJK連続して、L字
状の屈曲部64が設けられると共に1延長部式が設けら
れる。同様に、第3のフレーム団の細条11Jに連続し
て、屈曲部621及び延長部−が設けられる。両屈曲師
64及び64間の距離は前出第6図のトランジスタ(1
)のベース端子(2b)及びエミッタ端子(2e)間の
距離と略等しくされる。また、連結部(趨の細条C11
)の一端σりが先細とされると共に、他端の広幅部<1
5 K 開口(/4)が設けらレル。641 p w
s 1b4J p V5)’ z C15) t(tb
zs (7ηは折り曲げ線であって、折り曲げ線(ハ)
及びのような構成単位が上下方向K例えは10個連続し
て各フレームが構成される。Continuing from the strip tblJK of the second frame (g), an L-shaped bent portion 64 is provided and one extension portion type is provided. Similarly, a bent portion 621 and an extension portion are provided continuously to the strip 11J of the third frame group. The distance between the two benders 64 and 64 is the same as that of the transistor (1) shown in FIG.
) is approximately equal to the distance between the base terminal (2b) and emitter terminal (2e). In addition, the connecting part (traditional strip C11
) is tapered at one end, and the wide part at the other end <1
5K Reel with opening (/4). 641 pw
s 1b4J p V5)' z C15) t(tb
zs (7η is the bending line, and the bending line (c)
Each frame is composed of 10 consecutive structural units such as and in the vertical direction K, for example.
第1のフレーム(41の折り曲げ片141が折り曲げ綜
(ハ)に沿って90 折り曲げられると共に、第2及び
@3のフレームl5t1及び蜘の各延長部−及び彰Jが
、フレームの長手方向に垂直な折り曲げMt541及び
例に沿って、それぞれ900折り曲げられる。更に、折
り曲げ41曽及び(751、四及びCtU韮びにσηK
Gって、それぞれ90 宛、ag2及び第3のフレーム
1501及び−と連結部(7りとが折り曲げられ、遅M
都(7(ilの先細の一端σ4が他端(14の開口σ弔
に挿入されて、同図Bに示すように、第1のフレーム(
41Jの折り曲は片部と、jf!2及び第3のフレーム
(5り及び−の各延長都赫及び−とが同一平面上で互い
に対向して、前出第6図に示すようなチップトランジス
タ(1)の形状に適合した載置部Sが形成される。この
とさ、両延長stp及びQの対向する各2!i!is−
及び−の距離がチップトランジスタ(1)の長さより僅
力叱大とされると共に、両屈曲部国及び勧4と広幅s(
4カとの距離がトランジスタ(1)の幅より積大とされ
て、トランジスタ(1)を保持するための側壁部が形成
される。The bent piece 141 of the first frame (41) is bent 90 degrees along the bending heave (c), and the second and @3 frames l5t1 and each extension part of the spider and Akira J are bent perpendicularly to the longitudinal direction of the frame. 900 folds are made according to the folds Mt541 and 900 respectively.Furthermore, the folds 41 and (751, 4 and CtU and σηK
G is 90 respectively, ag2 and the third frame 1501 and - and the connecting part (7 and 7 are bent, and the slow M
One tapered end σ4 of the capital (7) is inserted into the opening σ4 of the other end (14), and as shown in Figure B, the first frame (
41J is folded on one side and jf! The second and third frames (5 and 5 extensions and -) are mounted so that they face each other on the same plane and are adapted to the shape of the chip transistor (1) as shown in FIG. 6 above. A section S is formed.At this point, both extensions stp and each of the opposing 2!i!is-
The distance between and - is made slightly larger than the length of the chip transistor (1), and both bent portions 4 and 4 have a wide width s (
The distance between the transistor (1) and the transistor (1) is larger than the width of the transistor (1), and a side wall portion for holding the transistor (1) is formed.
なお、(46)、 57J及び(6’/)は切り込み巌
であって、各折り曲げiw、I5a及び−との距離は例
えば1.5〜2 mxとされる。また1図示を省略した
が、本実施tUにおいても、フレーム51j及び側の各
細条6υ及び日の下端部に1.前出第4図に示したと同
様に、彎曲加工が施される。Note that (46), 57J, and (6'/) are notches, and the distance from each bend iw, I5a, and - is, for example, 1.5 to 2 mx. Also, in this embodiment tU, although 1.1 is omitted from illustration, 1.1. Curved processing is performed in the same manner as shown in FIG. 4 above.
第5図の取り付け装置の使用方法は次のとおりである。The method of using the attachment device of FIG. 5 is as follows.
まず、゛例えは10個のチップトランジスタが各載置部
Sにそれぞれ載置される。次に、−帯下の切り込み線(
46n)等のところで%フレーム40.(5Ql及び側
がそれぞれ切断され、図示を省略した印刷配線板の所定
パターンに半田付接続される。更に、−管下の折り曲げ
部(44n)並びに屈曲部(52n)及び(62n)と
、チップトランジスタ(1)のコレクタ端子(2C)
Fエミッタ端子(2e)及びベース端子(2b)とが半
田付接続され、その後で、谷細条(4In) 。First, for example, ten chip transistors are mounted on each mounting section S, respectively. Next, - the incision line below the leucorrhoea (
46n) etc., the % frame 40. (The 5Ql and sides are each cut and connected by soldering to a predetermined pattern of a printed wiring board (not shown).Furthermore, the bent part (44n) under the pipe, the bent parts (52n) and (62n), and the chip transistor (1) Collector terminal (2C)
The F emitter terminal (2e) and base terminal (2b) are connected by soldering, and then the valley strip (4In) is connected.
(51n)及び(61n)が切断される。以下、同様に
して、下から2番目、3番目・・・・・・の載置部及び
トランジスタが、2枚目、3枚目・・・・・・の印刷配
線板に取り付けられる。本実施例によれば、トランジス
タと印刷配線板のパターン面との距離は、折り曲げ線U
滲と切り込み線IAbノとの距離(1,5〜2 mm
)と略等しくなり、前出第1図のホルダQ(Itを用い
た場曾と同様に、短絡試験時、トランジスタの温度上昇
に伴なう、パターン面の温度上昇が抑制される。(51n) and (61n) are cut. Thereafter, in the same manner, the second, third, etc. mounting portions and transistors from the bottom are attached to the second, third, etc. printed wiring boards. According to this embodiment, the distance between the transistor and the pattern surface of the printed wiring board is the bending line U
Distance between the bleed and the incision line IAb (1.5 to 2 mm)
), and similarly to the case using the holder Q (It) shown in FIG.
H発明の効果
、以上詳述のように、本発明によれば、面付け電・子部
品と印刷配線板との間に所定の空隙が設けられるので、
電子部品の発熱に伴なう印刷配線板の温度上昇が抑制さ
れる。Effects of the Invention H As detailed above, according to the present invention, a predetermined gap is provided between the surface-mounted electronic/electronic component and the printed wiring board.
Temperature rise of the printed wiring board due to heat generation of electronic components is suppressed.
第1図は本発明による電子部品の取り付け装置の一実施
例の構成を示す斜視図、第2図及び第3図は第1図の取
り付け装置に電子部品を取り付けた状態を示す斜視図、
第4図は本発明による電子部品の取り付け装置の他の実
m例の構成を示す平面図及び斜視図、第5図は本発明に
よる電子部品の取り付け装置の更に他の実施例の構成を
示す平面図及び斜視図、第6図〜第8図は本発明の説明
に供する斜視図及び結線図である。
aυ、Sは載置部、(151〜αan−z端子、(16
c) 、 (17c) 。
(18c)は脚部である。
第1図
第3図
第8図
第7図 第8図FIG. 1 is a perspective view showing the configuration of an embodiment of an electronic component mounting device according to the present invention, FIGS. 2 and 3 are perspective views showing a state in which an electronic component is attached to the mounting device of FIG. 1,
FIG. 4 is a plan view and a perspective view showing the structure of another example of the electronic component mounting device according to the present invention, and FIG. 5 is a plan view and perspective view showing the structure of still another example of the electronic component mounting device according to the present invention. A plan view, a perspective view, and FIGS. 6 to 8 are a perspective view and a wiring diagram for explaining the present invention. aυ, S are the mounting parts, (151 to αan-z terminals, (16
c), (17c). (18c) is a leg. Figure 1 Figure 3 Figure 8 Figure 7 Figure 8
Claims (1)
が半田付け接続されるべき印刷配線板の所定パターンと
の間に、 上記電子部品の上記複数の面付け端子及び上記印刷配線
板の上記所定パターンにそれぞれ対応して、所定高の脚
部を含む複数の導電体を介在させ、 該複数の導電体を上記複数の面付け端子及び上記所定パ
ターンにそれぞれ半田付け接続するようにしたことを特
徴とする電子部品の取り付け方法。 2 絶縁体より成り、その両側部及び背部にそれぞれ突
起を有する載置部と、 取り付けられるべき電子部品の複数の面付け端子に対応
して、上記載置部に設けられた複数の導電体とを備え、 該複数の導電体は上記載置部の下方に所定高突出した脚
部を有することを特徴とする電子部品の取り付け装置。 3 導電体より成り、取り付けられるべき電子部品の複
数の面付け端子に対応して、複数の折り曲げ片によつて
載置部が形成されると共に、上記折り曲げ片に隣接する
部分によつて上記電子部品を保持するための側壁部が形
成され、 上記載置部に連続して所定高の脚部が形成されるように
したことを特徴とする電子部品の取り付け装置。[Scope of Claims] 1. Between an electronic component having a plurality of surface-mounted terminals and a predetermined pattern of a printed wiring board to which the electronic component is to be connected by soldering, the plurality of surface-mounted terminals of the electronic component and A plurality of conductors including legs of a predetermined height are interposed corresponding to the predetermined patterns of the printed wiring board, and the plurality of conductors are connected to the plurality of surface-mounted terminals and the predetermined patterns by soldering, respectively. A method for attaching electronic components, characterized in that: 2. A mounting part made of an insulator and having protrusions on both sides and the back thereof, and a plurality of conductors provided on the above-mentioned mounting part corresponding to the plurality of surface-mounted terminals of the electronic components to be attached. An electronic component mounting device, characterized in that the plurality of conductors have legs projecting a predetermined height below the mounting section. 3. A mounting part is formed of a plurality of bent pieces corresponding to a plurality of surface-mounted terminals of an electronic component to be attached, and is made of a conductor, and a mounting part is formed by a portion adjacent to the bent piece to accommodate the electronic component. A mounting device for an electronic component, characterized in that a side wall portion for holding the component is formed, and a leg portion having a predetermined height is formed continuously to the mounting portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25545385A JPS62115758A (en) | 1985-11-14 | 1985-11-14 | Method and apparatus for mounting electronic component parts |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25545385A JPS62115758A (en) | 1985-11-14 | 1985-11-14 | Method and apparatus for mounting electronic component parts |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62115758A true JPS62115758A (en) | 1987-05-27 |
Family
ID=17278977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25545385A Pending JPS62115758A (en) | 1985-11-14 | 1985-11-14 | Method and apparatus for mounting electronic component parts |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62115758A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997033359A1 (en) * | 1996-03-07 | 1997-09-12 | Seiko Epson Corporation | Motor and process for producing the same |
DE19814156C1 (en) * | 1998-03-30 | 1999-11-25 | Siemens Ag | Module for SMD assembly |
US8860265B2 (en) | 2010-03-18 | 2014-10-14 | Abb S.P.A. | Electrical motor apparatus having improved cooling system |
-
1985
- 1985-11-14 JP JP25545385A patent/JPS62115758A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997033359A1 (en) * | 1996-03-07 | 1997-09-12 | Seiko Epson Corporation | Motor and process for producing the same |
DE19814156C1 (en) * | 1998-03-30 | 1999-11-25 | Siemens Ag | Module for SMD assembly |
US8860265B2 (en) | 2010-03-18 | 2014-10-14 | Abb S.P.A. | Electrical motor apparatus having improved cooling system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1863131A2 (en) | High frequency bus system | |
US4504887A (en) | Leadless integrated circuit package housing having means for contact replacement | |
US3334325A (en) | Reference plane card connector system | |
US5781415A (en) | Semiconductor package and mounting method | |
JPS62115758A (en) | Method and apparatus for mounting electronic component parts | |
US4272140A (en) | Arrangement for mounting dual-in-line packaged integrated circuits to thick/thin film circuits | |
US6547597B2 (en) | Apparatus and method for incorporating surface mount components into connectors | |
JPS6193694A (en) | Ic device | |
CN208257001U (en) | For protecting the casing structure of connecting terminal | |
CN113380548A (en) | Capacitor parallel structure applied to power electronic device | |
JPS61501179A (en) | Improvement of conductors or semiconductors | |
JPS6265306A (en) | Fine pitch independent resistance circuit pattern | |
US6362426B1 (en) | Radiused leadframe | |
JP2563859B2 (en) | Surface mount hybrid IC terminal structure | |
JPS6336592A (en) | High density parts mounting structure | |
US4918573A (en) | Electrical circuit and an adjustable component spacer used therein | |
JPH0349420Y2 (en) | ||
JPH05145254A (en) | Semiconductor device | |
JPS58142776A (en) | Socket for semiconductor device | |
JPS63157076A (en) | Chip test post | |
JPS60242603A (en) | Method of producing film resistor | |
JPS58202588A (en) | Hybrid integrated circuit | |
KR970003196Y1 (en) | Structure of device | |
JPH04751A (en) | Lead frame | |
WO1999049468A1 (en) | Rambus stakpak |