JPS62115189A - Crt controller - Google Patents

Crt controller

Info

Publication number
JPS62115189A
JPS62115189A JP60255884A JP25588485A JPS62115189A JP S62115189 A JPS62115189 A JP S62115189A JP 60255884 A JP60255884 A JP 60255884A JP 25588485 A JP25588485 A JP 25588485A JP S62115189 A JPS62115189 A JP S62115189A
Authority
JP
Japan
Prior art keywords
data
crt
memory
display
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60255884A
Other languages
Japanese (ja)
Inventor
松本 勝広
章 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60255884A priority Critical patent/JPS62115189A/en
Publication of JPS62115189A publication Critical patent/JPS62115189A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はCRT制御器に関し、特にCRTディスプレイ
での表示に際しこれを従属して使用する主制御器のデー
タメモリとのデータの通信を行うことなしに画像信号を
出力するCRT制御器に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a CRT controller, and in particular to communication of data with a data memory of a main controller used in a subordinate manner when displaying on a CRT display. The present invention relates to a CRT controller that outputs an image signal without any interference.

(従来の技術) 従来、作業ロボット・検査ロボットまたは遠隔制御の移
動機器の運転などの主制御器に従属して使用するCRT
ディスプレイに1制御に必要なデータまたは制御の結果
について表示を行うときは、専用のCRT制御器を使用
して取込んだデータの加工を施し、表示を効果的に行っ
ている。
(Prior Art) Conventionally, CRTs have been used as subordinates to main controllers for operating work robots, inspection robots, or remote-controlled mobile equipment.
When displaying the data required for one control or the results of the control on the display, the captured data is processed using a dedicated CRT controller and displayed effectively.

そのためCRT制御器が、あらかじめ与えられた表示項
目に必要なデータを主制御器内のデータメモリから読み
出し、情報通信プロトコルによってそのデータを一度e
ll、T制御器内のメモリに格納する。そのデータと、
画像表示のプログラムに従って処理され、画像データと
してCIL Tディスプレイに出力され表示される。こ
の場合、表示に必要なデータを主制御器のデータメモリ
から読み出すので、これらの動作は主制御器の中央処理
部で制御され、CRT制御器のデータメモリへのデ−タ
の書き込みはCRT制御器の中央処理部で制御される。
Therefore, the CRT controller reads the data necessary for display items given in advance from the data memory in the main controller, and uses the information communication protocol to e-transmit the data once.
ll, T Store in memory in the controller. That data and
The image is processed according to an image display program and output as image data to the CILT display for display. In this case, since data necessary for display is read from the data memory of the main controller, these operations are controlled by the central processing unit of the main controller, and data writing to the data memory of the CRT controller is controlled by the CRT controller. controlled by the device's central processing unit.

よって、いずれの中央処理部も通信のだめの処理時間を
費やすようになる。
Therefore, both central processing units waste processing time on communication.

従って、主制御器から外部の入出力装置の制御ができず
放置されたシ、CB、主制御器ではCR1表示の更新が
できなかったり更新間隔が長くなったりして、全システ
ムの運転に支障を生じることになる。
Therefore, if the main controller cannot control external input/output devices and is left unattended, the CR1 display cannot be updated or the update interval becomes longer, which hinders the operation of the entire system. will occur.

(発明が解決しようとする問題点) 本発明が解決しようとする従来の技術の問題点は上述の
ように1主制御器とCRT制御器との間のデータ通信の
ため両者の中央処理部の負荷が大きくなり、入出力装置
の制御ができなくなったり表示の更新間隔が長時間にな
ったりするという点にある。
(Problems to be Solved by the Invention) The problems in the conventional technology to be solved by the present invention are as described above because of data communication between the main controller and the CRT controller. The problem is that the load increases, the input/output device cannot be controlled, and the display update interval becomes long.

従って本発明の目的は、上記欠点を解決したCRT制御
器を提供することにある。
SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a CRT controller that overcomes the above-mentioned drawbacks.

(問題点を解決するための手段) 本発明のCRT制御器は、外部のメモリに格納されたデ
ータを処理してCRTディスプレイに表示する画像信号
を出力するCRT制御器において、前記外部のメモリに
前記データが入力するのと同時に前記データを書込む先
入れ先出しメモリ手段と、前記先入れ先出しメモリ手段
に入力した前記データの同期信号に対して独立した同期
信号で前記データを読み出し、この前記データを書き込
むデータメモリ手段とを備えて構成される。
(Means for Solving the Problems) A CRT controller of the present invention processes data stored in an external memory and outputs an image signal to be displayed on a CRT display. A first-in, first-out memory means for writing the data at the same time as the data is input; and a data memory for reading the data and writing the data using a synchronization signal independent of a synchronization signal for the data input to the first-in, first-out memory means. and means.

(実施例) 次に本発明について実施例を示す図面を参照して詳細に
説明する。第1図は本発明の第一の実施例の構成を示す
ブロック図、第2図は本発明の第二の実施例の構成を示
すブロック図である。
(Example) Next, the present invention will be described in detail with reference to drawings showing examples. FIG. 1 is a block diagram showing the structure of a first embodiment of the invention, and FIG. 2 is a block diagram showing the structure of a second embodiment of the invention.

本発明の実施例の概要について説明する。An outline of an embodiment of the present invention will be explained.

本発明は第1図を見るに、外部入出力装置5から主制御
器2へ入力される信号のうち、外部入出力装置5に縦続
しているシステムの状況監視、外部要因または作動確認
などのデータが、データメモIJ 24 K格納される
。これと同時にCRT制御器1に備えている先入れ先出
しメモリ11(通常FIFOと呼ばれている)にデータ
が書き込まれる。これに書き込1れたデータは書き込み
とは別の時間に読み出し、データメモIJ15fC格納
し、表示の原始データとして主制御器の動作内容に関係
なく使用するものである。
As shown in FIG. 1, the present invention uses signals inputted from the external input/output device 5 to the main controller 2 to monitor the status of the system connected to the external input/output device 5, check external factors, or check the operation. Data is stored in the data memory IJ24K. At the same time, data is written to a first-in, first-out memory 11 (usually called FIFO) provided in the CRT controller 1. The data written to this is read out at a different time from the writing, stored in the data memo IJ15fC, and used as original data for display regardless of the operation content of the main controller.

この方法によってCRT制御器1で表示のための画像信
号を出力するとき、これに先立ち主制御器2のメモリか
ら表示に必要なデータを情報通信プロトコルを通じて読
み出したときのように、CRT制御器1と、主制御器2
とに内蔵する中央処理部I2・23に負荷を掛けて、外
部入出力装置5の制御に断続が出たり、CR1表示の更
新ができなかったシすることは防止される。そしてCR
T制御器1と主制御器2とは、それぞれ独立に作動させ
ることまたは複数個のCRT制御器を並列に使用するこ
とも可能である。
When the CRT controller 1 outputs an image signal for display using this method, the CRT controller 1 and main controller 2
It is possible to prevent intermittent control of the external input/output device 5 or failure to update the CR1 display due to a load on the central processing unit I2/23 built in the external input/output device 5. and C.R.
The T controller 1 and the main controller 2 can be operated independently, or a plurality of CRT controllers can be used in parallel.

従って先入れ先出しメモリ11はCRT制御器1の延長
として主制御器2の中へ収容すること、または独立して
先入れ先出しメモリを構成することも可能である。
Therefore, the first-in-first-out memory 11 can be housed in the main controller 2 as an extension of the CRT controller 1, or it can also constitute a first-in, first-out memory independently.

次に本発明の第一の実施例についてその構成と作動を中
心に説明する。第1図を見るに本発明の第一の実施例は
、CRT制御器lと、主制御器2と、CRTディスプレ
イ3と、キーボード4と、外部入出力装置5とを備えて
いる。
Next, a description will be given of a first embodiment of the present invention, focusing on its configuration and operation. Referring to FIG. 1, the first embodiment of the present invention includes a CRT controller 1, a main controller 2, a CRT display 3, a keyboard 4, and an external input/output device 5.

主制御器2は、プログラムメモリ21と、アドレスデコ
ーダ22と、中央処理部23と、データメモリ24を備
えている。外部入出力装置5からのデータがデータバス
102を通じて入力されると、中央処理部23からの制
御信号103によってプログラムメモリ21から選択さ
れたプログラムに従って、アドレスデコーダ22により
データの行先番地の解読を行い、中央処理部23を通じ
てデータメモリ24および先入れ先出しメモリ11にデ
ータを同時に格納する。
The main controller 2 includes a program memory 21, an address decoder 22, a central processing section 23, and a data memory 24. When data from the external input/output device 5 is input through the data bus 102, the address decoder 22 decodes the destination address of the data according to the program selected from the program memory 21 by the control signal 103 from the central processing unit 23. , the data is simultaneously stored in the data memory 24 and the first-in first-out memory 11 through the central processing unit 23.

また、外部入出力装置5から入力されるデータの内容に
よっては、中央処理部23を通してプログラムメモリ2
1で選択されたプログラムに基すき、その時点までに入
力されたデータメモリ24に格納されているデータを読
み出して必要な演算を行い、その結果により外部入出力
装置5を通してこれに接続されているアクチュエータや
センサ等に対して、その作動または計測を命令すること
もある。かようにして、データメモリ24と先入れ先出
しメモリ11とに同時にデータを入力し、それぞれ主制
御器2とCRT制御器1の中で格納きれたデータを必要
に応じて読み出してその処理を行うことができるので、
互いに干渉しないような構成となっている。( (、RT制御器1は先入れ先出しメモリ11と、中央処
理部12と、アドレスデコーダ13と、プログラムメモ
リ14と、データメモリ15と、キーボードインタフェ
ース16と、画像データ処理部17と、ビデオメモリ1
8とを備えている。先入れ先出しメモリ11にあらかじ
め定められた数量のビット数のデータが入力されたとき
は、あらかじめ定められたフラグを出力しデータメモリ
15を通して行先番地をアドレスデコーダで解読し、中
央処理部12の命令によりデータメモリに格納される。
Also, depending on the content of the data input from the external input/output device 5, the program memory 2
Based on the program selected in step 1, the data stored in the data memory 24 that has been input up to that point is read out, necessary calculations are performed, and the results are connected to this through the external input/output device 5. It may also command actuators, sensors, etc. to operate or measure. In this way, data can be simultaneously input to the data memory 24 and the first-in, first-out memory 11, and the data that has been stored in the main controller 2 and CRT controller 1 can be read out and processed as needed. Because you can
The configuration is such that they do not interfere with each other. (The RT controller 1 includes a first-in first-out memory 11, a central processing unit 12, an address decoder 13, a program memory 14, a data memory 15, a keyboard interface 16, an image data processing unit 17, and a video memory 1.
8. When a predetermined number of bits of data is input to the first-in, first-out memory 11, a predetermined flag is output, the destination address is decoded by an address decoder through the data memory 15, and the data is processed by an instruction from the central processing unit 12. stored in memory.

キーボード4からCRTディスプレイ3の表示の種類が
指定されると、その種類はキーボードインタフェース1
6とデータバス100を通して、中央処理部12に入力
する。そして、中央処理部12から制御信号101とデ
ータバス100を通して、プログラムメモIJ 14の
プログラムを指定し、そのプログラムによりデータメモ
リ15からデータを読み出し、画像データ制御部17で
所定の表示ができる画像信号に変換され、ビデオメモリ
18に記憶される。ビデオメモリ18に格納されてこの
画像信号がC1l、Tディスプレイ3に入力し、必要な
表示を行う。
When the type of display on the CRT display 3 is specified from the keyboard 4, that type is specified by the keyboard interface 1.
6 and a data bus 100 to the central processing unit 12. Then, a program in the program memo IJ 14 is specified from the central processing unit 12 through a control signal 101 and a data bus 100, data is read from the data memory 15 according to the program, and an image signal that can be displayed in a predetermined manner by the image data control unit 17 is sent. and stored in the video memory 18. This image signal is stored in the video memory 18 and input to the C11 and T display 3 for necessary display.

次に本発明の第二の実施例についてその構成と作動を中
心に説明する。第2図を見るに本発明の第二の実施例は
、CRT制御器IA〜INと、主制御器2人と、CRT
ディスプレイ3八〜3Nと、キーボード4八〜4Nと、
外部入出力装置5Aとを備えている。
Next, a description will be given of a second embodiment of the present invention, focusing on its configuration and operation. As shown in FIG. 2, the second embodiment of the present invention includes CRT controllers IA to IN, two main controllers, and a CRT controller.
Display 38~3N, keyboard 48~4N,
It also includes an external input/output device 5A.

主制御器2人は中央処理部23Aなどを備えており、外
部入出力装置5Aからのデータがデータバス104を通
して入力されると中央処理部23Aからの制御信号10
5によって、第一の実施例と同様に実行プログラムが選
ばれてデータの行先番地の解読が行われ、主制御器2人
内のデータメモリおよびCRT制御器IA〜IN内の先
入れ先出しメモIJIIA〜IINに同時にデータが格
納される。さらに、外部入出力装置5Aから入力される
データの内容によっては、中央処理部23Aを通して選
択されたプログラムに基すき、その時点までに入力され
たデータを読み出して演算を行い、その結果に従って外
部入出力装置5Aに対し、これに接続されているアクチ
ュエータやセンサに対してその作動または計測を命令す
るときもある。
The two main controllers are equipped with a central processing unit 23A, etc., and when data from an external input/output device 5A is input through a data bus 104, a control signal 10 is sent from the central processing unit 23A.
5, an execution program is selected and the destination address of the data is decoded in the same way as in the first embodiment, and the data memory in the two main controllers and the first-in, first-out notes IJIIA to IIN in the CRT controllers IA to IN are selected. data is stored simultaneously. Furthermore, depending on the content of the data input from the external input/output device 5A, based on the program selected through the central processing unit 23A, the data input up to that point is read and arithmetic is performed, and the external input/output device There are times when the output device 5A is commanded to operate or measure an actuator or sensor connected thereto.

このようにして、主制御器2人に内蔵のデータメモリと
、CRT制御器IA〜INに内蔵する先入れ先出しメモ
!J 11A〜IINとに同時に入力し、それぞれ主制
御器2人とCRT制御器IA〜INの中で必要に応じて
独立に読出して処理を行うことができるので、互いに干
渉しない構成となっている。
In this way, the data memory built into the two main controllers and the first-in, first-out memo built into the CRT controllers IA-IN! The data can be simultaneously input to J11A to IIN, and read and processed independently as necessary in the two main controllers and the CRT controllers IA to IN, so they do not interfere with each other. .

またCRT制御器は先入れ先出しメモリ11A〜11N
等を備えており、第一の実施例と同様に、先入れ先出し
メモIJIIA〜IINKあらかじめ定められた数量の
ビット数のデータが入力したときは、先入れ先出しメモ
リIIA〜IINからあらかじめ定められたフラグが出
力され、これに基ずくCRT制御器IA〜INのデータ
メモリに格納される。また、キーボード4八〜4Nから
CRTディスプレイ3A〜3Nの表示の種類が指定され
ると、CRTディスプレイ3八〜3N内のそれぞれの中
央制御部から指定されたプログラムにより、CRT制御
器I八〜へNに内蔵しているデータメモリに格納されて
いるデータから、所定の表示のできるような画像信号が
CR’I’ディスプレイ3八〜3Nに出力され必要な表
示を行うことができる。
Also, the CRT controller has first-in first-out memories 11A to 11N.
As in the first embodiment, when a predetermined number of bits of data from the first-in, first-out memories IJIIA to IINK is input, a predetermined flag is output from the first-in, first-out memories IIA to IIN. , are stored in the data memories of the CRT controllers IA-IN based on this. Furthermore, when the type of display on the CRT displays 3A to 3N is designated from the keyboards 48 to 4N, the designated program is sent to the CRT controller I8 to From the data stored in the data memory built in the CR'I' display 38 to 3N, an image signal capable of a predetermined display is outputted to the CR'I' displays 38 to 3N, so that the necessary display can be performed.

この場合には、それぞれのC′ILT制御器に表示に必
要なデータが格納されているので、おのおののCRTデ
ィスプレイで独立の表示を行うことができる。
In this case, since data necessary for display is stored in each C'ILT controller, independent display can be performed on each CRT display.

(発明の効果) 本発明のCRT制御器は、CI′LTディスプレイの表
示に必要なデータが主制御器にあるデータメモリへ格納
するのと同時に同一データをCR主制御器内の先入れ先
出しメモリに入力し引き続いてデータメモリへ格納して
おりCRTディスプレイの表4くがCR’I’制御器内
の信号の授受のみで可能となるので、主制御器へ影響を
及ぼすことなく入出力装置の制御や表示の更新時間にも
影響がないという効果がある。 @
(Effects of the Invention) The CRT controller of the present invention stores the data necessary for displaying the CI'LT display in the data memory in the main controller, and at the same time inputs the same data into the first-in, first-out memory in the CR main controller. The data is then stored in the data memory, and the table on the CRT display can be controlled only by sending and receiving signals within the CR'I' controller, so input/output devices can be controlled without affecting the main controller. This has the effect that the display update time is not affected. @

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第一の実施例の構成を示すブロック図
、第2図は本発明の第二の実施例の構成を示すブロック
図。 I・IA〜IN・・・・・・Clt 主制御器、2・2
A・−・・−・主制御器、3・3A〜3N・・・・・・
CILTディスプレイ、4・4A〜4N・・・・・−キ
ーボード、5φ5A・−・・・・外部入出力装置。
FIG. 1 is a block diagram showing the structure of a first embodiment of the invention, and FIG. 2 is a block diagram showing the structure of a second embodiment of the invention. I・IA~IN・・・・・・Clt Main controller, 2・2
A・・・・・Main controller, 3・3A~3N・・・・・・
CILT display, 4/4A~4N...-Keyboard, 5φ5A...External input/output device.

Claims (1)

【特許請求の範囲】[Claims] 外部のメモリに格納されたデータを処理してCRTディ
スプレイに表示する画像信号を出力するCRT制御器に
おいて、前記外部のメモリに前記データが入力するのと
同時に前記データを書込む先入れ先出しメモリ手段と、
前記先入れ先出しメモリ手段に入力した前記データの同
期信号に対して独立した同期信号で前記データを読み出
しこの前記データを書き込むデータメモリ手段とを備え
てなるCRT制御器。
In a CRT controller that processes data stored in an external memory and outputs an image signal to be displayed on a CRT display, first-in-first-out memory means writes the data at the same time as the data is input to the external memory;
A CRT controller comprising data memory means for reading the data and writing the data using a synchronization signal independent of the synchronization signal of the data input to the first-in first-out memory means.
JP60255884A 1985-11-14 1985-11-14 Crt controller Pending JPS62115189A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60255884A JPS62115189A (en) 1985-11-14 1985-11-14 Crt controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60255884A JPS62115189A (en) 1985-11-14 1985-11-14 Crt controller

Publications (1)

Publication Number Publication Date
JPS62115189A true JPS62115189A (en) 1987-05-26

Family

ID=17284902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60255884A Pending JPS62115189A (en) 1985-11-14 1985-11-14 Crt controller

Country Status (1)

Country Link
JP (1) JPS62115189A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58123138A (en) * 1982-01-18 1983-07-22 Toshio Imao Memory controlling system for display

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58123138A (en) * 1982-01-18 1983-07-22 Toshio Imao Memory controlling system for display

Similar Documents

Publication Publication Date Title
JPS62115189A (en) Crt controller
JP2698703B2 (en) Multi-port adapter device
JP2778343B2 (en) Monitoring and control equipment
JPH04204994A (en) Computer system
JPS61148542A (en) Maintenance system of data processor
JPS60179785A (en) View display
JPH04107595A (en) Display system
WO1990001734A1 (en) Trace control method for pc
JPS6043737A (en) Crt display device with local command function
JP2000311076A (en) Data display device
JPH0399317A (en) Image processor
JPH05241759A (en) Simple multiwindow
JPH04252326A (en) Image synthesizing/display device containing plural frame buffers
JPH035796A (en) Graphic display device
JPH0595510A (en) Update screen controller
JPH04284588A (en) Programmable remote id controller
JPS59111559A (en) Data processor
JPH05225007A (en) Large-capacity data input/output device
JPS62191982A (en) Graph output control system
JPH06131275A (en) Warning processing circuit
JPH0431893A (en) Data displaying device
JPH0347516B2 (en)
JPS61250746A (en) Input and output device
JPS63318699A (en) Control supervising device
JPS63100534A (en) Picture switching system for multijob