JPH04252326A - Image synthesizing/display device containing plural frame buffers - Google Patents
Image synthesizing/display device containing plural frame buffersInfo
- Publication number
- JPH04252326A JPH04252326A JP2682691A JP2682691A JPH04252326A JP H04252326 A JPH04252326 A JP H04252326A JP 2682691 A JP2682691 A JP 2682691A JP 2682691 A JP2682691 A JP 2682691A JP H04252326 A JPH04252326 A JP H04252326A
- Authority
- JP
- Japan
- Prior art keywords
- image
- control plane
- data
- frame buffer
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 97
- 230000002194 synthesizing effect Effects 0.000 title 1
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 238000003786 synthesis reaction Methods 0.000 claims description 15
- 238000013500 data storage Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000007726 management method Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は、コンピュータ端末等の
表示部において、複数のフレームバッファに書込まれた
それぞれ異なる画像データを、１画面上に合成して表示
させる複数フレームバッファを有する画像合成表示装置
に関する。[Industrial Application Field] The present invention is an image synthesis system having multiple frame buffers that combines and displays different image data written in multiple frame buffers on one screen in a display unit of a computer terminal or the like. Related to display devices.
【０００２】0002
【従来の技術】例えばコンピュータ端末等の表示部では
、１つの表示画面上に複数の異なる小型画面を共に表示
させるマルチウインドシステムが普及している。複数の
異なる画面として表示させる画像データが、それぞれ個
々に独立したフレームバッファに対して書込まれる。
この異なるフレームバッファに記憶された画像データを
合成して表示する場合には、個々のフレームバッファに
おける画像データの存在位置を１画面分の領域上の各点
にてどのフレームバッファを表示すべきかを示すテーブ
ルデータ（制御プレーン）を作成する必要がある。2. Description of the Related Art For example, multi-window systems have become widespread in display units of computer terminals and the like, in which a plurality of different small screens are displayed together on one display screen. Image data to be displayed on a plurality of different screens is written to individual frame buffers. When displaying a composite of image data stored in different frame buffers, determine which frame buffer should be displayed at each point on the area of one screen by determining the location of the image data in each frame buffer. It is necessary to create table data (control plane) that shows the
【０００３】すなわち、上記テーブルデータ（制御プレ
ーン）には、１画面上の各位置にてどのフレームバッフ
ァの画像データを読出せばよいかを示す情報が与えられ
るもので、このテーブルデータを参照して複数のフレー
ムバッファそれぞれの画像データを選択的に読出し表示
させることにより、複数小型画面の合成表示が行なえる
。[0003] That is, the table data (control plane) is given information indicating which frame buffer's image data should be read at each position on one screen, and this table data is referred to. By selectively reading out and displaying image data from each of a plurality of frame buffers, composite display of a plurality of small screens can be performed.
【０００４】0004
【発明が解決しようとする課題】白画像用のフレームバ
ッファとカラー画像用のフレームバッファとでは、１ピ
クセル当たりの情報量が異なるため、そのハードウエア
構造が異なり、操作方法も異なるのが通例である。[Problem to be Solved by the Invention] Frame buffers for white images and frame buffers for color images have different amounts of information per pixel, so their hardware structures and operating methods are usually different. be.
【０００５】フレームバッファを操作するアプリケーシ
ョンプログラムは、操作の対象となるフレームバッファ
の構造を前提として作成されるため、予め作成されたア
プリケーションプログラムを他のフレームバッファのも
とで動かすには、該アプリケーションプログラムを変更
する必要がある。[0005] An application program that manipulates a frame buffer is created assuming the structure of the frame buffer to be manipulated, so in order to run a previously created application program under another frame buffer, the application program must be The program needs to be changed.
【０００６】したがって、前提とするフレームバッファ
の構造が異なるアプリケーションプログラムを変更せず
に同時にひとつの画面の中で動かす場合には、上述のよ
うに複数のフレームバッファを持つハードウエアを利用
する。[0006] Therefore, when application programs with different prerequisite frame buffer structures are to be run simultaneously on one screen without being changed, hardware having a plurality of frame buffers is used as described above.
【０００７】しかし、それぞれのアプリケーションプロ
グラムが表示する画像の存在位置を、１画面分の領域上
で示すテーブルデータ（制御プレーン）をウインドウ管
理等を行なう基本プログラムにて作成しているのでは、
表示までに長い時間がかかってしまう。However, if table data (control plane) that indicates the location of images displayed by each application program in an area of one screen is created using a basic program that performs window management, etc.
It takes a long time to display.
【０００８】本発明は上記課題に鑑みなされたもので、
複数のフレームバッファに記憶された異なる画像データ
に対応してそのそれぞれの画像存在位置を１画面分の領
域上で示す制御プレーンを作成する際に、プログラムを
用いることなく、各フレームバッファに対する画像デー
タの書込みに対応して容易に制御プレーンを作成するこ
とが可能になる複数フレームバッファを有する画像合成
表示装置を提供することを目的とする。[0008] The present invention has been made in view of the above problems.
When creating a control plane that corresponds to different image data stored in multiple frame buffers and shows the location of each image on an area equivalent to one screen, the image data for each frame buffer can be created without using a program. An object of the present invention is to provide an image synthesis display device having a plurality of frame buffers, which makes it possible to easily create a control plane in response to writing.
【０００９】[0009]
【課題を解決するための手段】すなわち、本発明に係わ
る複数フレームバッファを有する画像合成表示装置は、
それぞれ１画面分の表示領域に対応する画像データ記憶
領域を有する複数のフレームバッファと、上記１画面分
の表示領域に対応するメモリ領域を有する画像表示制御
プレーンと、上記複数のフレームバッファに対する書込
み／読出しアドレスと同一アドレスの書込み／読出しア
ドレスを上記画像表示制御プレーンに対して同時に指定
するアドレス制御手段と、上記複数のフレームバッファ
のそれぞれに対する画像データの書込みに際し、データ
アクセスが行なわれているフレームバッファに応じた値
の画像選択データを上記アドレス制御手段による書込み
アドレスの指定に応じて上記画像表示制御プレーンに書
込む制御プレーン書込み手段と、上記アドレス制御手段
による読出しアドレスの指定に応じて上記複数のフレー
ムバッファそれぞれから読出される各画像データを上記
画像表示制御プレーンから読出される画像選択データに
応じて選択するデータ選択手段と、このデータ選択手段
により選択された画像データに基づき１画面分の画像デ
ータを表示する表示手段と、を備えて構成したものであ
る。[Means for Solving the Problems] That is, an image synthesis display device having a plurality of frame buffers according to the present invention has the following features:
a plurality of frame buffers each having an image data storage area corresponding to a display area for one screen; an image display control plane having a memory area corresponding to the display area for one screen; and a write/write interface for the plurality of frame buffers. address control means for simultaneously specifying a write/read address that is the same as a read address to the image display control plane; and a frame buffer in which data is accessed when writing image data to each of the plurality of frame buffers. control plane writing means for writing image selection data having a value corresponding to the value into the image display control plane in accordance with the designation of a write address by the address control means; data selection means for selecting each image data read from each frame buffer according to the image selection data read from the image display control plane; and an image for one screen based on the image data selected by the data selection means. and display means for displaying data.
【００１０】0010
【作用】つまり、複数のフレームバッファそれぞれに対
する画像データの書込みと同時に、その書込みアドレス
と同一の書込みアドレスを画像表示制御プレーンに対し
て指定し、制御プレーン書込み手段により各フレームバ
ッファの書込みアクセス動作に応じた画像選択データを
上記画像表示制御プレーンに対して書込むことにより、
各フレームバッファに対する画像データの書込みに伴い
自動的に画像表示制御プレーンを作成することができる
。[Operation] In other words, at the same time as image data is written to each of multiple frame buffers, the same write address as that write address is specified to the image display control plane, and the control plane writing means controls the write access operation of each frame buffer. By writing the corresponding image selection data to the image display control plane,
An image display control plane can be automatically created as image data is written to each frame buffer.
【００１１】[0011]
【実施例】以下図面により本発明の一実施例について説
明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
【００１２】図１は複数フレームバッファを有する画像
合成表示装置の構成を示すもので、同図において、１１
はフレームバッファＡ、１２はフレームバッファＢであ
り、各フレームバッファ１１，１２には、それぞれ１画
面分の表示領域に対応するｍ×ｎピクセルのメモリエリ
アが備えられ、メインバス１３を通して転送される異な
る画像データが書込まれる。FIG. 1 shows the configuration of an image synthesis display device having a plurality of frame buffers.
are frame buffers A and 12 are frame buffers B, each frame buffer 11 and 12 is provided with a memory area of m×n pixels corresponding to the display area of one screen, and is transferred through the main bus 13. Different image data is written.
【００１３】また、この画像合成表示装置には、画像表
示制御プレーン１４が備えられる。この画像表示制御プ
レーン１４には、１画面分の表示領域に対応するｍ×ｎ
ピクセルのメモリエリアが備えられ、上記２つのフレー
ムバッファ１１，１２に記憶された異なる画像データに
対応してそのそれぞれの１画面領域上における画像存在
位置を示す画像選択データが書込まれる。この画像表示
制御プレーン１４に対する画像選択データは、上記各フ
レームバッファ１１，１２に対する画像データの書込み
動作に対応して制御プレーン書込み部１５により書込ま
れる。[0013] Further, this image synthesis display device is provided with an image display control plane 14. This image display control plane 14 has m×n pixels corresponding to a display area of one screen.
A pixel memory area is provided, and image selection data indicating the position of each image on one screen area is written in correspondence with different image data stored in the two frame buffers 11 and 12. The image selection data for the image display control plane 14 is written by the control plane writing section 15 in response to the image data writing operation for each of the frame buffers 11 and 12.
【００１４】ここで、上記フレームバッファ１１，１２
、及び画像表示制御プレーン１４に対する書込み／読出
しアドレスは、アドレス制御部１６により指定される。
このアドレス制御部１６は、フレームバッファ１１又は
１２に対する画像データ書込みの際に、その書込みアド
レスと同一位置の書込みアドレスを画像表示制御プレー
ン１４に指定し、また、フレームバッファ１１及び１２
からの各１画面画像データの同時読出しの際に、その読
出しアドレスと同一位置の読出しアドレスを画像表示制
御プレーン１４に指定する。[0014] Here, the frame buffers 11 and 12
, and write/read addresses for the image display control plane 14 are specified by the address control unit 16. When writing image data to the frame buffers 11 or 12, the address control unit 16 specifies a write address at the same position as the write address to the image display control plane 14, and
When simultaneously reading each one-screen image data from the screen, a read address at the same position as the read address is specified to the image display control plane 14.
【００１５】つまり、制御プレーン書込み部１５は、フ
レームバッファＡ１１又はフレームバッファＢ１２に対
する画像データ書込みに際し、そのアクセス動作を検出
し、アドレス制御部１６により指定される書込みアドレ
スに応じてフレームバッファＡ１１アクセス時とフレー
ムバッファＢ１２アクセス時とで異なる値の画像選択デ
ータを画像表示制御プレーン１４に出力するもので、こ
の場合、例えば、フレームバッファＡ１１のアクセス検
出時には、画像選択データ“１”が書込まれ、また、フ
レームバッファＢ１２のアクセス検出時には、画像選択
データ“２”が書込まれる。In other words, the control plane writing unit 15 detects the access operation when writing image data to the frame buffer A 11 or the frame buffer B 12, and determines when the frame buffer A 11 is accessed according to the write address designated by the address control unit 16. Image selection data having a different value is output to the image display control plane 14 when the frame buffer B12 is accessed.In this case, for example, when an access to the frame buffer A11 is detected, image selection data "1" is written, Furthermore, when an access to the frame buffer B12 is detected, image selection data "2" is written.
【００１６】すなわち、フレームバッファＡ１１の１画
面画像データと、フレームバッファＢ１２の１画面画像
データとを合成すると、画像表示制御プレーン１４上に
おいて、“１”が書込まれている領域にフレームバッフ
ァＡ１１の画像データが、“２”が書込まれている領域
にフレームバッファＢ１２の画像データが位置すること
になる。ここで、フレームバッファＡ１１の画像データ
とフレームバッファＢ１２の画像データとが重なる場合
には、最後にアクセスされた側のフレームバッファに対
応する画像選択データが優先し、画像表示制御プレーン
１４に上書きされることになる。また、画像表示制御プ
レーン１４において、何ら画像データが存在しない領域
には、“０”が書込まれる。That is, when the one-screen image data of the frame buffer A11 and the one-screen image data of the frame buffer B12 are combined, on the image display control plane 14, the frame buffer A11 The image data of the frame buffer B12 is located in the area where "2" is written. Here, if the image data of the frame buffer A11 and the image data of the frame buffer B12 overlap, the image selection data corresponding to the frame buffer accessed last takes priority and is overwritten on the image display control plane 14. That will happen. Furthermore, in the image display control plane 14, "0" is written in areas where no image data exists.
【００１７】一方、フレームバッファ１１及び１２から
、アドレス制御部１６からの読出しアドレスの指定に応
じて順次ｍ×ｎピクセル分同時読出しされるデータは、
データ選択部１７に与えられる。このデータ選択部１７
は、画像表示制御プレーン１４から、アドレス制御部１
６からの読出しアドレスの指定に応じて順次ｍ×ｎピク
セル分読出される画像選択データ“１”又は“２”に対
応してフレームバッファＡ１１からの読出しデータ又は
フレームバッファＢ１２からの読出しデータを選択的に
出力するもので、このデータ選択部１７を通して順次選
択出力される１画面分の画像データは、表示部１８に与
えられ表示出力される。On the other hand, data for m×n pixels are read simultaneously from the frame buffers 11 and 12 in accordance with the designation of the read address from the address control unit 16.
The data is given to the data selection section 17. This data selection section 17
is from the image display control plane 14 to the address control unit 1
The read data from the frame buffer A11 or the read data from the frame buffer B12 is selected in response to the image selection data "1" or "2" read out sequentially for m×n pixels in accordance with the designation of the read address from the frame buffer A11 or the frame buffer B12. One screen worth of image data, which is sequentially selected and output through this data selection section 17, is given to a display section 18 and output for display.
【００１８】次に、上記構成による画像合成表示装置の
動作について説明する。Next, the operation of the image synthesis display device having the above configuration will be explained.
【００１９】図２（Ａ）及び（Ｂ）はそれぞれ上記画像
合成表示装置のフレームバッファＡ１１及びフレームバ
ッファＢ１２それぞれにおける画像データの書込み状態
を示す図、図３は上記画像合成表示装置の画像表示制御
プレーン１４における画像選択データの書込み状態を示
す図である。FIGS. 2A and 2B are diagrams showing the writing state of image data in the frame buffer A11 and frame buffer B12, respectively, of the image synthesis and display device, and FIG. 3 shows the image display control of the image synthesis and display device. FIG. 3 is a diagram showing a state in which image selection data is written in the plane 14. FIG.
【００２０】すなわち、まず、メインバス１３から一方
のフレームバッファＡ１１に対して、図２（Ａ）で示す
ような１画面中の領域Ａに画像データが書込まれると、
その書込みアドレスは同時にアドレス制御部１６から画
像表示制御プレーン１４に対しても指定される。この際
、制御プレーン書込み部１５は、フレームバッファＡ１
１における画像データの書込みアクセス動作を検出し、
画像表示制御プレーン１４に対して画像選択データ“１
”を出力するもので、これにより、画像表示制御プレー
ン１４には、図３で示すように、フレームバッファＡ１
１の画像データ存在領域Ａに対応して画像選択データ“
１”が書込まれる。That is, first, when image data is written from the main bus 13 to one frame buffer A11 in area A in one screen as shown in FIG. 2(A),
The write address is also specified from the address control unit 16 to the image display control plane 14 at the same time. At this time, the control plane writing unit 15 writes the frame buffer A1
detecting the image data write access operation in step 1;
Image selection data “1” is sent to the image display control plane 14.
”, and as a result, the image display control plane 14 has a frame buffer A1 as shown in FIG.
Image selection data “corresponding to the image data existence area A of 1
1” is written.
【００２１】この後、メインバス１３から他方のフレー
ムバッファＢ１２に対して、図２（Ｂ）で示すような１
画面中の領域Ｂに画像データが書込まれると、その書込
みアドレスは同時にアドレス制御部１６から画像表示制
御プレーン１４に対しても指定される。この際、制御プ
レーン書込み部１５は、フレームバッファＢ１２におけ
る画像データの書込みアクセス動作を検出し、画像表示
制御プレーン１４に対して画像選択データ“２”を出力
するもので、これにより、画像表示制御プレーン１４に
は、図３で示すように、フレームバッファＢ１２の画像
データ存在領域Ｂに対応して画像選択データ“２”が書
込まれる。After that, the main bus 13 sends a message to the other frame buffer B12 as shown in FIG. 2(B).
When image data is written in area B on the screen, the write address is also specified from the address control unit 16 to the image display control plane 14 at the same time. At this time, the control plane writing unit 15 detects the image data write access operation in the frame buffer B12 and outputs image selection data "2" to the image display control plane 14, thereby controlling the image display. As shown in FIG. 3, image selection data "2" is written into the plane 14 in correspondence with the image data existing area B of the frame buffer B12.
【００２２】この場合、各フレームバッファ１１，１２
に対する画像データの書込みと同時に、制御プレーン書
込み部１５を通して画像表示制御プレーン１４にも、そ
れぞれの画像書込み領域を示す画像選択データが書込ま
れるので、従来のように、複数のフレームバッファに画
像データが書込まれた状態で、予め作成されたアプリケ
ーションプログラムを用いて各画像データの書込み領域
を示す制御プレーンを作成する必要はなく、その所要時
間を無くすことができる。In this case, each frame buffer 11, 12
At the same time as the image data is written to the image display control plane 14 through the control plane writing section 15, image selection data indicating each image writing area is written to the image display control plane 14. There is no need to create a control plane indicating the write area of each image data using a pre-created application program in a state in which the image data has been written, and the time required for this can be eliminated.
【００２３】こうして、フレームバッファＡ１１及びフ
レームバッファＢ１２のそれぞれに対して異なる画像デ
ータが書込まれた状態で、各フレームバッファ１１，１
２及び画像表示制御プレーン１４それぞれのｍ×ｎピク
セルに対し、アドレス制御部１６から順次読出しアドレ
スが指定されると、データ選択部１７には、各フレーム
バッファ１１，１２におけるｍ×ｎピクセルの画像デー
タが順次与えられると同時に、画像表示制御プレーン１
４におけるｍ×ｎピクセルの画像選択データが順次与え
られる。In this way, with different image data written to each of the frame buffer A11 and frame buffer B12, each of the frame buffers 11 and 1
When read addresses are sequentially specified from the address control unit 16 for m×n pixels of each frame buffer 11 and image display control plane 14, the data selection unit 17 stores the m×n pixel images in each frame buffer 11 and 12. At the same time as the data is given sequentially, the image display control plane 1
Image selection data of m×n pixels in 4 is sequentially given.
【００２４】つまり、データ選択部１７においては、ま
ず、フレームバッファ１１，１２におけるｍ１×ｎ１ピ
クセルに対応する画像データが得られと同時に、画像表
示制御プレーン１４におけるｍ１×ｎ１ピクセルに対応
する画像選択データが得られ、次に、フレームバッファ
１１，１２におけるｍ２×ｎ２ピクセルに対応する画像
データが得られと同時に、画像表示制御プレーン１４に
おけるｍ２×ｎ２ピクセルに対応する画像選択データが
得られるもので、この際、画像表示制御プレーン１４か
ら得られる画像選択データが“０”である場合には無画
像データが、“１”である場合にはフレームバッファＡ
１１からの画像データが、“２”である場合にはフレー
ムバッファＢ１２からの画像データがそれぞれ選択的に
出力される。That is, the data selection section 17 first obtains image data corresponding to m1×n1 pixels in the frame buffers 11 and 12, and at the same time selects an image corresponding to m1×n1 pixels in the image display control plane 14. data is obtained, and then image data corresponding to m2×n2 pixels in the frame buffers 11 and 12 is obtained, and at the same time, image selection data corresponding to m2×n2 pixels in the image display control plane 14 is obtained. , At this time, if the image selection data obtained from the image display control plane 14 is "0", the non-image data is "1", the frame buffer A is
When the image data from frame buffer B11 is "2", the image data from frame buffer B12 is selectively output.
【００２５】これにより、表示装置１８には、各フレー
ムバッファ１１，１２に書込まれた画像データが、画像
表示制御プレーン１４における画像選択データの書込み
状態に対応して合成して表示されるようになる。Thereby, the image data written in each of the frame buffers 11 and 12 is displayed on the display device 18 by combining them in accordance with the writing state of the image selection data in the image display control plane 14. become.
【００２６】したがって、上記構成の複数フレームバッ
ファを有する画像合成表示装置によれば、複数のフレー
ムバッファ１１，１２それぞれに対する画像データの書
込みと同時に、その書込みアドレスと同一の書込みアド
レスを画像表示制御プレーン１４に対して指定し、制御
プレーン書込み部１５を通して各フレームバッファ１１
，１２の書込みアクセス動作に応じた画像選択データを
画像表示制御プレーン１４に対して書込むことにより、
各フレームバッファ１１，１２に対する画像データの書
込みに伴い自動的に画像表示制御プレーン１４を作成す
ることができ、画像合成表示処理の高速化が可能になる
。Therefore, according to the image synthesis display device having a plurality of frame buffers configured as described above, at the same time as image data is written to each of the plurality of frame buffers 11 and 12, the same write address as the write address is sent to the image display control plane. 14 and each frame buffer 11 through the control plane writing unit 15.
, 12 write access operations to the image display control plane 14,
The image display control plane 14 can be automatically created as image data is written to each frame buffer 11, 12, making it possible to speed up image synthesis and display processing.
【００２７】[0027]
【発明の効果】以上のように本発明によれば、それぞれ
１画面分の表示領域に対応する画像データ記憶領域を有
する複数のフレームバッファと、上記１画面分の表示領
域に対応するメモリ領域を有する画像表示制御プレーン
と、上記複数のフレームバッファに対する書込み／読出
しアドレスと同一アドレスの書込み／読出しアドレスを
上記画像表示制御プレーンに対して同時に指定するアド
レス制御手段と、上記複数のフレームバッファのそれぞ
れに対する画像データの書込みに際し、データアクセス
が行なわれているフレームバッファに応じた値の画像選
択データを上記アドレス制御手段による書込みアドレス
の指定に応じて上記画像表示制御プレーンに書込む制御
プレーン書込み手段と、上記アドレス制御手段による読
出しアドレスの指定に応じて上記複数のフレームバッフ
ァそれぞれから読出される各画像データを上記画像表示
制御プレーンから読出される画像選択データに応じて選
択するデータ選択手段と、このデータ選択手段により選
択された画像データに基づき１画面分の画像データを表
示する表示手段と、を備えて構成したので、プログラム
を用いることなく、各フレームバッファに対する画像デ
ータの書込みに対応して容易に制御プレーンを作成する
ことが可能になり、画像合成表示処理の高速化が図れる
ようになる。As described above, according to the present invention, a plurality of frame buffers each having an image data storage area corresponding to a display area for one screen, and a memory area corresponding to the display area for one screen are provided. an image display control plane having an image display control plane; an address control means for simultaneously specifying a write/read address that is the same as a write/read address for the plurality of frame buffers to the image display control plane; control plane writing means for writing image selection data of a value corresponding to the frame buffer to which the data is being accessed into the image display control plane in accordance with the designation of the write address by the address control means when writing the image data; data selection means for selecting each image data read out from each of the plurality of frame buffers in accordance with the image selection data read out from the image display control plane in accordance with the designation of the readout address by the address control means; Since the configuration includes display means for displaying one screen worth of image data based on the image data selected by the selection means, it is possible to easily write image data to each frame buffer without using a program. It becomes possible to create a control plane, and it becomes possible to speed up image synthesis and display processing.
【図１】本発明の一実施例に係わる複数フレームバッフ
ァを有する画像合成表示装置の構成を示すブロック図。FIG. 1 is a block diagram showing the configuration of an image synthesis display device having multiple frame buffers according to an embodiment of the present invention.
【図２】上記画像合成表示装置のフレームバッファＡ及
びフレームバッファＢそれぞれにおける画像データの書
込み状態を示す図。FIG. 2 is a diagram showing the writing state of image data in each of frame buffer A and frame buffer B of the image synthesis display device.
【図３】上記画像合成表示装置の画像表示制御プレーン
における画像選択データの書込み状態を示す図。FIG. 3 is a diagram showing a state in which image selection data is written in the image display control plane of the image synthesis display device.
１１…フレームバッファＡ、１２…フレームバッファＢ
、１３…メインバス、１４…画像表示制御プレーン、１
５…制御プレーン書込み部、１６…アドレス制御部、１
７…データ選択部、１８…表示装置。11...Frame buffer A, 12...Frame buffer B
, 13... Main bus, 14... Image display control plane, 1
5... Control plane writing section, 16... Address control section, 1
7...Data selection section, 18...Display device.
Claims (1)
る画像データ記憶領域を有する複数のフレームバッファ
と、上記１画面分の表示領域に対応するメモリ領域を有
する画像表示制御プレーンと、上記複数のフレームバッ
ファに対する書込み／読出しアドレスと同一アドレスの
書込み／読出しアドレスを上記画像表示制御プレーンに
対して同時に指定するアドレス制御手段と、上記複数の
フレームバッファのそれぞれに対する画像データの書込
みに際し、データアクセスが行なわれているフレームバ
ッファに応じた値の画像選択データを上記アドレス制御
手段による書込みアドレスの指定に応じて上記画像表示
制御プレーンに書込む制御プレーン書込み手段と、上記
アドレス制御手段による読出しアドレスの指定に応じて
上記複数のフレームバッファそれぞれから読出される各
画像データを上記画像表示制御プレーンから読出される
画像選択データに応じて選択するデータ選択手段と、こ
のデータ選択手段により選択された画像データに基づき
１画面分の画像データを表示する表示手段と、を具備し
たことを特徴とする複数フレームバッファを有する画像
合成表示装置。1. A plurality of frame buffers each having an image data storage area corresponding to a display area for one screen, an image display control plane having a memory area corresponding to the display area for one screen; address control means for simultaneously specifying a write/read address to the image display control plane that is the same as a write/read address to the frame buffer; control plane writing means for writing image selection data having a value corresponding to a frame buffer stored in the image display control plane in accordance with a write address specified by the address control means; data selection means for selecting each image data read out from each of the plurality of frame buffers according to the image selection data read out from the image display control plane; and based on the image data selected by the data selection means. 1. An image synthesis display device having a plurality of frame buffers, comprising: display means for displaying image data for one screen.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2682691A JPH04252326A (en) | 1991-01-28 | 1991-01-28 | Image synthesizing/display device containing plural frame buffers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2682691A JPH04252326A (en) | 1991-01-28 | 1991-01-28 | Image synthesizing/display device containing plural frame buffers |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04252326A true JPH04252326A (en) | 1992-09-08 |
Family
ID=12204078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2682691A Pending JPH04252326A (en) | 1991-01-28 | 1991-01-28 | Image synthesizing/display device containing plural frame buffers |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04252326A (en) |
-
1991
- 1991-01-28 JP JP2682691A patent/JPH04252326A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2533278B2 (en) | Display device and display method for displaying non-hidden pixels | |
| JPH056197B2 (en) | ||
| JP2004280125A (en) | Video/graphic memory system | |
| JP2771858B2 (en) | Multi-screen synthesis device | |
| JPS582874A (en) | Picture structure alteration circuit for full graphic display unit | |
| JPS5854378A (en) | Animation image information providing system | |
| JPH04252326A (en) | Image synthesizing/display device containing plural frame buffers | |
| JP2858831B2 (en) | Bitmap display method | |
| JP2861211B2 (en) | Display device | |
| JP3024175B2 (en) | Multi-window display device | |
| JPH10268855A (en) | Split screen display device | |
| JPH0812541B2 (en) | Image synthesis display circuit | |
| JPS63245716A (en) | Multiwindow display device | |
| JPH05216453A (en) | Control method for window display and device | |
| JPH04324497A (en) | Multi-window system | |
| JPH01276196A (en) | Image display controller | |
| JPS636684A (en) | Multi-image control device | |
| JPH0786746B2 (en) | Multiple moving image display device | |
| JPS6332588A (en) | Display controller | |
| JPH03156650A (en) | Indirect addressing system for picture memory | |
| JPS6385689A (en) | Display device | |
| JPS61184587A (en) | Image display controller | |
| JPS61208091A (en) | Display system for graphic data | |
| JPH0567185A (en) | Picture display processing device | |
| JPH08123401A (en) | Multiple moving picture display device |