JPS62114257A - ワイヤボンデイングパツドレイアウト - Google Patents
ワイヤボンデイングパツドレイアウトInfo
- Publication number
- JPS62114257A JPS62114257A JP60257095A JP25709585A JPS62114257A JP S62114257 A JPS62114257 A JP S62114257A JP 60257095 A JP60257095 A JP 60257095A JP 25709585 A JP25709585 A JP 25709585A JP S62114257 A JPS62114257 A JP S62114257A
- Authority
- JP
- Japan
- Prior art keywords
- pads
- pad
- bonding pad
- layout
- interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体集積回路装置におけるワイヤボンディ
ングパッドのレイアウトに関するものである。
ングパッドのレイアウトに関するものである。
従来例によるこの種の半導体集積回路装置のワイヤボン
ディングパッドレイアウトとしては、一般的に第2図に
示す通り、半導体チップ1の表面外側周辺にあって、通
常、複数の各ボンディングパッド2を一直線上に等間隔
で配置させた構成になっており、この配置構成に伴なっ
て、各ボンディングパッド2に対応する各周辺バッファ
3についても、個々のボンディングパッド2の内側に配
置させている。
ディングパッドレイアウトとしては、一般的に第2図に
示す通り、半導体チップ1の表面外側周辺にあって、通
常、複数の各ボンディングパッド2を一直線上に等間隔
で配置させた構成になっており、この配置構成に伴なっ
て、各ボンディングパッド2に対応する各周辺バッファ
3についても、個々のボンディングパッド2の内側に配
置させている。
そしてこの従来例構成の場合、前記各ボンディングパッ
ド2の配置間隔Aとしては、第3図に示すように、この
ボンディングパッド2にワイヤボンダーヲ用いてワイヤ
リングする際にあって、先にワイヤリングし終えた隣接
するパッド上のポールポンド4に対し、そのときのワイ
ヤボンダーのキャピラリチップ5の部分が、これに接触
するのを避は得るだけの許容範囲外にあるように〃1約
されることになる。
ド2の配置間隔Aとしては、第3図に示すように、この
ボンディングパッド2にワイヤボンダーヲ用いてワイヤ
リングする際にあって、先にワイヤリングし終えた隣接
するパッド上のポールポンド4に対し、そのときのワイ
ヤボンダーのキャピラリチップ5の部分が、これに接触
するのを避は得るだけの許容範囲外にあるように〃1約
されることになる。
従来例構成での各ボンディングパッド2の配置間隔は、
このようにワイヤリングのためのワイヤボンダーの操作
により制約を受け、許容間隔範囲内にレイアウトされて
いるので、より以上にパッド間隔を狭めることができず
、これが半導体チップの高密度集積化を妨げるものであ
った。
このようにワイヤリングのためのワイヤボンダーの操作
により制約を受け、許容間隔範囲内にレイアウトされて
いるので、より以上にパッド間隔を狭めることができず
、これが半導体チップの高密度集積化を妨げるものであ
った。
従ってこの発明の目的とするところは、各ボンディング
パッドの配置間隔を狭めることにより、パッド数の増加
、ひいては半導体チップの高密度集積化を図り得るよう
にした。この種のワイヤボンディングパッドレイアウト
を提供することである。
パッドの配置間隔を狭めることにより、パッド数の増加
、ひいては半導体チップの高密度集積化を図り得るよう
にした。この種のワイヤボンディングパッドレイアウト
を提供することである。
前記目的を達成するために、この発明においては、各ボ
ンディングパッドを従来の直線状配置から、隣接するパ
ッド同志が相互に内外にずれ合った千鳥状配置にレイア
ウトさせると共に、内側にずれ込んだパッドの外側に、
同内側パッドに対応する周辺バッファを配置させて、隣
接パッド相互の配置間隔を相対的に狭め得るようにし、
また必要に応じて、内側にずれ込んだパッドに対応する
周辺バッファについては、これを外側から同パッドの下
方内部を通して配線するようにしたものである。
ンディングパッドを従来の直線状配置から、隣接するパ
ッド同志が相互に内外にずれ合った千鳥状配置にレイア
ウトさせると共に、内側にずれ込んだパッドの外側に、
同内側パッドに対応する周辺バッファを配置させて、隣
接パッド相互の配置間隔を相対的に狭め得るようにし、
また必要に応じて、内側にずれ込んだパッドに対応する
周辺バッファについては、これを外側から同パッドの下
方内部を通して配線するようにしたものである。
すなわち、この発明では、各ボンディングパッドの隣接
する相互を、内外にずれ合った千鳥状配置にレイアウト
させたので、隣接パッド相互の配置間隔を千鳥状のずれ
込み相当分だけ狭めることができ、また内側にずれ込ん
だパッドに対応する周辺バッファを外側に配置させて、
これを外側から同パッドの下方内部を通して配線させ得
る。
する相互を、内外にずれ合った千鳥状配置にレイアウト
させたので、隣接パッド相互の配置間隔を千鳥状のずれ
込み相当分だけ狭めることができ、また内側にずれ込ん
だパッドに対応する周辺バッファを外側に配置させて、
これを外側から同パッドの下方内部を通して配線させ得
る。
以下この発明に係るワイヤボンディングパッドレイアウ
トの一実施例につき、第1図を参照して詳細に説明する
。
トの一実施例につき、第1図を参照して詳細に説明する
。
第1図はこの実施例を適用した半導体チップにおけるワ
イヤボンディングパッドのレイアウト配置を示す要部平
面図であり、この第1図実施例において前記第2図従来
例と同一符号は同一または相当部分を表わしている。
イヤボンディングパッドのレイアウト配置を示す要部平
面図であり、この第1図実施例において前記第2図従来
例と同一符号は同一または相当部分を表わしている。
この実施例においては、前記した各ボンディングパッド
2のレイアウト配置に関して、隣接するパッド同志が相
互に内外にずれ合った千鳥状配置にレイアウトさせる。
2のレイアウト配置に関して、隣接するパッド同志が相
互に内外にずれ合った千鳥状配置にレイアウトさせる。
すなわち換言すると、相互に隣接する各パッドを、外側
パッド2aと内側パッド2bとに、交互にずらせたレイ
アウト配置、こ\では、具体的に各パッド2と対応する
周辺バッファ3との内外関係位置を、一つ置きに入れ替
えさせるのである。
パッド2aと内側パッド2bとに、交互にずらせたレイ
アウト配置、こ\では、具体的に各パッド2と対応する
周辺バッファ3との内外関係位置を、一つ置きに入れ替
えさせるのである。
従ってこの実施例によるレイアウト配置では、隣接する
パッド2a 、 2b相互の間隔が、千鳥状のずれ込み
分だけ離されることになり、これによって千鳥状配置で
の各々同列に属するパッド2a、2a、・・・・・・お
よび2b、2b、・・・・・・を、この離された距離相
当分対応に接近させ得るもので、結果的には、この場合
の隣接するパラK 2a 、 2b相互の間隔を、前記
従来例での配置間隔Aよりも相対的に狭めた配置間隔A
−ΔAに設定できるのである。
パッド2a 、 2b相互の間隔が、千鳥状のずれ込み
分だけ離されることになり、これによって千鳥状配置で
の各々同列に属するパッド2a、2a、・・・・・・お
よび2b、2b、・・・・・・を、この離された距離相
当分対応に接近させ得るもので、結果的には、この場合
の隣接するパラK 2a 、 2b相互の間隔を、前記
従来例での配置間隔Aよりも相対的に狭めた配置間隔A
−ΔAに設定できるのである。
そしてこの実施例ではまた、これらの各外側パッド2a
、および内側パッド2bの個々に対応する各周辺バッフ
ァ3についても、外側に位置する外側パッド2aでは、
従来と同様にその内側に配置した内側周辺バッファ3b
とし、また内側にずれ込んだ内側パッド2M’は、その
外側に配置した外側周辺バッファ3aにすると共に、こ
の外側周辺バッファ3aの接続は、その内側パッド2b
の下方内部を通して、チップの内部ロジック回路などに
配線させれば良く、こへでもこの構成によって、千鳥状
配置に伴って生ずる空間スペースを、より有効に活用で
きるのである。
、および内側パッド2bの個々に対応する各周辺バッフ
ァ3についても、外側に位置する外側パッド2aでは、
従来と同様にその内側に配置した内側周辺バッファ3b
とし、また内側にずれ込んだ内側パッド2M’は、その
外側に配置した外側周辺バッファ3aにすると共に、こ
の外側周辺バッファ3aの接続は、その内側パッド2b
の下方内部を通して、チップの内部ロジック回路などに
配線させれば良く、こへでもこの構成によって、千鳥状
配置に伴って生ずる空間スペースを、より有効に活用で
きるのである。
以上詳述したようにこの発明によれば、各ボンディング
パッドを相互に内外にずれ合った千鳥状にレイアウト配
置させたから、ワイヤボンダーの操作に制約される許容
間隔範囲を実質的に増加し得て、隣接パッド相互の配置
間隔を相対的に狭めることができ、また内側にずれ込ん
だパッドに対応する周辺バッファを外側に配置させ、こ
れを外側から同パッドの下方内部を通して配線させたの
で、この周辺バッフγのために、特に新たな領域を設定
させる必要がなく、これらによって半導体チップの高密
度集積化を向上できるもので、しかも単なるレイアウト
配置の改善であるため、構造的にも比較的簡単で、容易
かつ安価に実施できるなどの特長を有する。
パッドを相互に内外にずれ合った千鳥状にレイアウト配
置させたから、ワイヤボンダーの操作に制約される許容
間隔範囲を実質的に増加し得て、隣接パッド相互の配置
間隔を相対的に狭めることができ、また内側にずれ込ん
だパッドに対応する周辺バッファを外側に配置させ、こ
れを外側から同パッドの下方内部を通して配線させたの
で、この周辺バッフγのために、特に新たな領域を設定
させる必要がなく、これらによって半導体チップの高密
度集積化を向上できるもので、しかも単なるレイアウト
配置の改善であるため、構造的にも比較的簡単で、容易
かつ安価に実施できるなどの特長を有する。
第1図はこの発明の一実施例を適用した半導体チップに
おけるワイヤボンディングパッドのレイアウト配置を示
す要部平面図であり、また第2図は同上従来例によるワ
イヤボンディングパッドのレイアウト配置を示す要部平
面図、第3図は同上ワイヤリング時の断面説明図である
。 1・・・・半導体チップ、2・・・・ボンディングパッ
ド、 2a・・・・外側パッド、2b・・・・内側パッ
ド、3・・・・周辺バッファ、3a・・・・外側周辺バ
ッファ、 3b・・・・内側周辺バッファ、4・・・・
ポールポンド、5・・・・キャピラリチップ。 第1図
おけるワイヤボンディングパッドのレイアウト配置を示
す要部平面図であり、また第2図は同上従来例によるワ
イヤボンディングパッドのレイアウト配置を示す要部平
面図、第3図は同上ワイヤリング時の断面説明図である
。 1・・・・半導体チップ、2・・・・ボンディングパッ
ド、 2a・・・・外側パッド、2b・・・・内側パッ
ド、3・・・・周辺バッファ、3a・・・・外側周辺バ
ッファ、 3b・・・・内側周辺バッファ、4・・・・
ポールポンド、5・・・・キャピラリチップ。 第1図
Claims (2)
- (1)半導体チップの表面周辺に配置される各ボンディ
ングパッドに対するワイヤリングを考慮したレイアウト
であつて、前記各ボンディングパッドを、隣接するパッ
ド同志が相互に内外にずれ合つた千鳥状にレイアウト配
置させると共に、この千鳥状配置に伴ない、内側にずれ
込んだパッドの外側に、同内側パッドに対応する周辺バ
ッファを配置させたことを特徴とするワイヤボンディン
グパッドレイアウト。 - (2)外側に配置される周辺バッファを、対応する内側
パッドの下方内部を通して配線したことを特徴とする特
許請求の範囲第1項記載のワイヤボンディングパッドレ
イアウト。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60257095A JPS62114257A (ja) | 1985-11-13 | 1985-11-13 | ワイヤボンデイングパツドレイアウト |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60257095A JPS62114257A (ja) | 1985-11-13 | 1985-11-13 | ワイヤボンデイングパツドレイアウト |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62114257A true JPS62114257A (ja) | 1987-05-26 |
Family
ID=17301667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60257095A Pending JPS62114257A (ja) | 1985-11-13 | 1985-11-13 | ワイヤボンデイングパツドレイアウト |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62114257A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63209134A (ja) * | 1987-02-25 | 1988-08-30 | Nec Corp | 半導体集積回路 |
GB2422485A (en) * | 2004-12-22 | 2006-07-26 | Agilent Technologies Inc | IC die with rows of staggered I/O pads with each row having a different pad shape |
CN102074510A (zh) * | 2010-11-11 | 2011-05-25 | 友达光电股份有限公司 | 接触垫阵列 |
-
1985
- 1985-11-13 JP JP60257095A patent/JPS62114257A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63209134A (ja) * | 1987-02-25 | 1988-08-30 | Nec Corp | 半導体集積回路 |
GB2422485A (en) * | 2004-12-22 | 2006-07-26 | Agilent Technologies Inc | IC die with rows of staggered I/O pads with each row having a different pad shape |
CN102074510A (zh) * | 2010-11-11 | 2011-05-25 | 友达光电股份有限公司 | 接触垫阵列 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6242814B1 (en) | Universal I/O pad structure for in-line or staggered wire bonding or arrayed flip-chip assembly | |
US6489688B1 (en) | Area efficient bond pad placement | |
JP3599108B2 (ja) | アレー型ボンディングパッドを備える半導体チップの内部回路構造及びその製造方法 | |
JP2003133470A (ja) | アレイ型ボンディングパッドを備える半導体チップおよびそのパッケージ | |
US6121690A (en) | Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge | |
KR940004792A (ko) | 방사상으로 접착된 리드프레임이 사용되는 본드 패드 레이아웃 | |
US8796077B2 (en) | Semiconductor device | |
JP3466064B2 (ja) | 半導体集積回路装置 | |
JPH0927512A (ja) | 半導体装置 | |
US20030234118A1 (en) | Flip-chip package substrate | |
JPS62114257A (ja) | ワイヤボンデイングパツドレイアウト | |
US6191491B1 (en) | Semiconductor integrated circuit device | |
US5834849A (en) | High density integrated circuit pad structures | |
JPH01107549A (ja) | 半導体集積回路装置 | |
KR100329952B1 (ko) | 반도체 집적 회로 장치와 그 배선 배치 방법 | |
JP2710174B2 (ja) | 一次元イメージセンサ | |
JPS59139660A (ja) | 半導体装置 | |
JP2004103751A (ja) | 半導体装置 | |
JPS6348132Y2 (ja) | ||
JP2555774B2 (ja) | 半導体集積回路 | |
JPS6150355A (ja) | 半導体装置 | |
TW587324B (en) | Wiring substrate and semiconductor device | |
JPH05267459A (ja) | Lsiチップ | |
JPS5831733B2 (ja) | 集積回路装置 | |
JPH04188865A (ja) | 半導体集積回路 |