JPS62114014A - 定電圧電源回路 - Google Patents
定電圧電源回路Info
- Publication number
- JPS62114014A JPS62114014A JP25707685A JP25707685A JPS62114014A JP S62114014 A JPS62114014 A JP S62114014A JP 25707685 A JP25707685 A JP 25707685A JP 25707685 A JP25707685 A JP 25707685A JP S62114014 A JPS62114014 A JP S62114014A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- input
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、定電圧電源回路に関し、特に入力電圧が設定
された出力電圧より低く々った場合でもある定められた
入力電圧値迄はりプルフィルターとして動作させること
を可能とした新規な定電圧電源回路に関するものである
。
された出力電圧より低く々った場合でもある定められた
入力電圧値迄はりプルフィルターとして動作させること
を可能とした新規な定電圧電源回路に関するものである
。
従来の定電圧電源回路を第２図に示す。第２図において
、１は入力端子、２は出力制御用ＰＮＰ ）ランジスタ
、３は出力端子、４は誤差増幅器、５は基準電圧Ｖｒｅ
ｆを発生する基準電圧発生部、６゜７は出力電圧を設定
するためにそれぞれ抵抗値Ｒ１＋Ｒ２を有する抵抗であ
り、出力電圧をＶＯとするとこれは、 となる。
、１は入力端子、２は出力制御用ＰＮＰ ）ランジスタ
、３は出力端子、４は誤差増幅器、５は基準電圧Ｖｒｅ
ｆを発生する基準電圧発生部、６゜７は出力電圧を設定
するためにそれぞれ抵抗値Ｒ１＋Ｒ２を有する抵抗であ
り、出力電圧をＶＯとするとこれは、 となる。
次に上記回路の動作を説明する。入力端子１の電圧Ｖｔ
が出力端子３の設定出力電圧ＶＯよシ十分高い場合、基
準電圧発生部５０基準電圧Ｖｒｅｆと出力電圧ＶＯを抵
抗６（Ｒ１） 、抵抗７（Ｒ２）の抵抗比器４で比較し
、該基準電圧値が となるよう誤差増幅器４は出力制御用ＰＮＰトランジス
タ２０ベース電流を制御し、出力電圧Ｖｏを一定に制御
する。この第２図の回路は、出力制御用ＰＮＰ ）ラン
ジスタ２をコレクタ・エミッタ飽和電圧Ｖｅｘ（ｍａｔ
）程度の低い入・出力電圧差（入力端子１と出力端子３
との間の電圧）迄動作することが可能な定電圧電源回路
である。
が出力端子３の設定出力電圧ＶＯよシ十分高い場合、基
準電圧発生部５０基準電圧Ｖｒｅｆと出力電圧ＶＯを抵
抗６（Ｒ１） 、抵抗７（Ｒ２）の抵抗比器４で比較し
、該基準電圧値が となるよう誤差増幅器４は出力制御用ＰＮＰトランジス
タ２０ベース電流を制御し、出力電圧Ｖｏを一定に制御
する。この第２図の回路は、出力制御用ＰＮＰ ）ラン
ジスタ２をコレクタ・エミッタ飽和電圧Ｖｅｘ（ｍａｔ
）程度の低い入・出力電圧差（入力端子１と出力端子３
との間の電圧）迄動作することが可能な定電圧電源回路
である。
しかしながら、入力端子１の電圧が下がシ設定された出
力電圧附近またはそれ以下になると、出力端子３の電圧
は出力制御用ＰＮＰ ）ランジスタ２のドロップ電圧分
のみ（Ｖｅｘ（ｍａｔ））入力電圧Ｖｉより下がること
になシ、誤差増幅器４の非反転（＋）入力端子には、 の電圧となシ、誤差増幅器４０反転（−）入力端子に接
続されている基準電圧発生部５の基準電圧Ｖｒｅｆよシ
低く々す、この誤差増幅器４の出力は出力制御用トラン
ジスタ２のベース電流をより吸い込み該トランジスタ２
のコレクタ電位、即ち出力端子３の出力電圧を上げよう
とするが、入力電圧が設定された出力電圧よシ低い場合
、出力制御用ＰＮＰ ）ランジスタ２のコレクターエミ
ッタ飽和電圧Ｖｃｘ（ｓａｔ）が小さくても出力端子３
の出力電圧Ｖ。
力電圧附近またはそれ以下になると、出力端子３の電圧
は出力制御用ＰＮＰ ）ランジスタ２のドロップ電圧分
のみ（Ｖｅｘ（ｍａｔ））入力電圧Ｖｉより下がること
になシ、誤差増幅器４の非反転（＋）入力端子には、 の電圧となシ、誤差増幅器４０反転（−）入力端子に接
続されている基準電圧発生部５の基準電圧Ｖｒｅｆよシ
低く々す、この誤差増幅器４の出力は出力制御用トラン
ジスタ２のベース電流をより吸い込み該トランジスタ２
のコレクタ電位、即ち出力端子３の出力電圧を上げよう
とするが、入力電圧が設定された出力電圧よシ低い場合
、出力制御用ＰＮＰ ）ランジスタ２のコレクターエミ
ッタ飽和電圧Ｖｃｘ（ｓａｔ）が小さくても出力端子３
の出力電圧Ｖ。
は入力端子１の入力電圧Ｖｔよシ前配■Ｃ１（＋５ａｔ
）だけ低くなる。そのため、誤差増幅器４け出力電圧の
変動を検出することはできるが、出力電圧の制御は不能
となり、出力制御用ＰＮＰ ）ランジスタ２をより一層
オン状態へ制御しようとする状態の単なるオン状態のま
まとなっているため、入力のりプルはそのまま出力へ低
減されず伝達されることにガる。そのため、入力端子１
の入力電圧が出力端子３の設定された出力電圧附近また
はそれ以下になると定電圧電源としての働きがなくなり
、実使用上で問題となるという欠点があった。
）だけ低くなる。そのため、誤差増幅器４け出力電圧の
変動を検出することはできるが、出力電圧の制御は不能
となり、出力制御用ＰＮＰ ）ランジスタ２をより一層
オン状態へ制御しようとする状態の単なるオン状態のま
まとなっているため、入力のりプルはそのまま出力へ低
減されず伝達されることにガる。そのため、入力端子１
の入力電圧が出力端子３の設定された出力電圧附近また
はそれ以下になると定電圧電源としての働きがなくなり
、実使用上で問題となるという欠点があった。
本発明は上記のような欠点を解決すべくなされたもので
、入力端子の入力電圧が出力端子の設定された出力電圧
附近またはそれ以下に下がってもリプルフィルターとし
て安定に動作を行々える定電圧電源回路を提供すること
を目的とする。
、入力端子の入力電圧が出力端子の設定された出力電圧
附近またはそれ以下に下がってもリプルフィルターとし
て安定に動作を行々える定電圧電源回路を提供すること
を目的とする。
本発明に係る定電圧電源回路は、入力端子と出力端子と
の間に直列に接続された出力制御用トランジスタと、前
記出力端子の出力電圧を設定する２個の抵抗から々る抵
抗回路と、との抵抗回路の検出電圧と基準電圧を比較す
る誤差増幅器を備え、前記誤差増幅器の出力に基づいて
前記トランジスタを制御して出力電圧を安定化する定電
圧電源回路において、前記入力端子と出力端子との間に
。
の間に直列に接続された出力制御用トランジスタと、前
記出力端子の出力電圧を設定する２個の抵抗から々る抵
抗回路と、との抵抗回路の検出電圧と基準電圧を比較す
る誤差増幅器を備え、前記誤差増幅器の出力に基づいて
前記トランジスタを制御して出力電圧を安定化する定電
圧電源回路において、前記入力端子と出力端子との間に
。
その入力と出力との電圧差をダイオードの順方向ドロッ
プ電圧に制御するダイオードを含む検出回路を設け、か
つ前記抵抗回路の一方の抵抗に並列に接続された抵抗お
よび制御用トランジスタを有する出力電圧設定制御回路
を設け、前記検出回路の出力により前記出力電圧設定制
御回路のトランジスタのオン抵抗を制御して出力電圧の
設定電圧を入力電圧に応じて可変するようにしたもので
ある。
プ電圧に制御するダイオードを含む検出回路を設け、か
つ前記抵抗回路の一方の抵抗に並列に接続された抵抗お
よび制御用トランジスタを有する出力電圧設定制御回路
を設け、前記検出回路の出力により前記出力電圧設定制
御回路のトランジスタのオン抵抗を制御して出力電圧の
設定電圧を入力電圧に応じて可変するようにしたもので
ある。
本発明においては、設定出力電圧以下に入力電圧が下が
ったときにリプルフィルターとして働くように人、出力
電圧差を検出するダイオードを含む検出回路と出力電圧
設定制御回路を設け、その検出回路の出力で前記出力電
圧設定制御のトランジスタのオン抵抗を制御することに
より、出力電圧を入力電圧より前記ダイオードの順方向
ドロップ電圧分低く制御することができる。
ったときにリプルフィルターとして働くように人、出力
電圧差を検出するダイオードを含む検出回路と出力電圧
設定制御回路を設け、その検出回路の出力で前記出力電
圧設定制御のトランジスタのオン抵抗を制御することに
より、出力電圧を入力電圧より前記ダイオードの順方向
ドロップ電圧分低く制御することができる。
以下、本発明の実施例を図に従って説明する。
第１図は本発明による定電圧電源回路の一実施例を示す
回路図である。第１図において第２図と同一符号は同一
または相当部分を示し、９はダイオード、１０はオペア
ンプであり、このダイオード９け出力制御用ＰＮＰ ）
ランジスタ２のエミッタ側とオペアンプ１０の非反転入
力端子間に挿入さね、入力端子１と出力端子３との間の
人、出力電圧差を検出するオペアンプ１００入力バイア
ス電流の流れる順方向に接続されている。また、オペア
ンプ１０の出力には、抵抗６．抵抗７の交点よシ接地８
との間に直列接続された抵抗１１および制御用ＮＰＮ
）ランジスタ１２と、このトランジスタ１２のベースよ
りオペアンプ１０の出力側、接地８側にそれぞれ接続さ
れた抵抗１３および平滑用電解コンデンサ１４からなる
出力電圧設定制御回路１５が接続されている。なお、オ
ペアンプ１０の反転入力端子は出力制御用ＰＮＰ ）ラ
ンジスタ２のコレクタ側に接続されており、ダイオード
９とオペアンプ１０により人、出力の電圧差検出回路を
構成している。
回路図である。第１図において第２図と同一符号は同一
または相当部分を示し、９はダイオード、１０はオペア
ンプであり、このダイオード９け出力制御用ＰＮＰ ）
ランジスタ２のエミッタ側とオペアンプ１０の非反転入
力端子間に挿入さね、入力端子１と出力端子３との間の
人、出力電圧差を検出するオペアンプ１００入力バイア
ス電流の流れる順方向に接続されている。また、オペア
ンプ１０の出力には、抵抗６．抵抗７の交点よシ接地８
との間に直列接続された抵抗１１および制御用ＮＰＮ
）ランジスタ１２と、このトランジスタ１２のベースよ
りオペアンプ１０の出力側、接地８側にそれぞれ接続さ
れた抵抗１３および平滑用電解コンデンサ１４からなる
出力電圧設定制御回路１５が接続されている。なお、オ
ペアンプ１０の反転入力端子は出力制御用ＰＮＰ ）ラ
ンジスタ２のコレクタ側に接続されており、ダイオード
９とオペアンプ１０により人、出力の電圧差検出回路を
構成している。
ここで、入力端子１の電圧が出力端子３の電圧より十分
高い場合は、オペアンプ１０の非反転入力端子電圧はダ
イオード９の順方向ドロップ電圧ｖＦ分だけ入力電圧よ
シ低くなるが、十分その反転入力端子の入力即ち出力端
子３の出力電圧よシ高いので、オペアンプ１０の出力は
高くなり、出力電圧設定制御回路１５ＯＮＰＮ ）ラン
ジスタ１２を十分オンに追い込むことができる。このと
き、ＮＰＮ ）ランジスタ１２のオン抵抗（コレクタ・
エミッタ間の抵抗）は小さく無視すると、出力端子３の
出力電圧ＶＯは次の式のようになる。
高い場合は、オペアンプ１０の非反転入力端子電圧はダ
イオード９の順方向ドロップ電圧ｖＦ分だけ入力電圧よ
シ低くなるが、十分その反転入力端子の入力即ち出力端
子３の出力電圧よシ高いので、オペアンプ１０の出力は
高くなり、出力電圧設定制御回路１５ＯＮＰＮ ）ラン
ジスタ１２を十分オンに追い込むことができる。このと
き、ＮＰＮ ）ランジスタ１２のオン抵抗（コレクタ・
エミッタ間の抵抗）は小さく無視すると、出力端子３の
出力電圧ＶＯは次の式のようになる。
Ｒｒ＋Ｒｓ
ただし、Ｒ３：抵抗１１の抵抗値
次に、入力端子１の入力電圧が下がシ出力端子３の設定
出力電圧附近またはそれ以下となった場合、オペアンプ
１０は、入力端子１０入力電圧と出力端子３の出力電圧
の差がほぼダイオード９の順方向ドロップ電圧Ｖｒに保
つように作動する。
出力電圧附近またはそれ以下となった場合、オペアンプ
１０は、入力端子１０入力電圧と出力端子３の出力電圧
の差がほぼダイオード９の順方向ドロップ電圧Ｖｒに保
つように作動する。
即ちオペアンプ１０の非反転および反転入力端子の電圧
がｔ’ｉ ｌ！同じに表るよう作動するので、このオペ
アンプ１０の出力により出力電圧設定制御回路１５ＯＮ
ＰＮ ）ランジスタ１２のコレクターエミッタ間のオン
抵抗ＲＯＮを制御する。これによって出力電圧ｖｏを入
力電圧が下がっても（入力電圧−ＶＦ）と々るよう制御
されるので、出力制御用ＰＮＰ ）ランジスタ２のコレ
クタ・エミッタ間には上記Ｖｙという十分な電圧が印加
されることになシ、出力電圧設定制御回路１５の平滑用
電解コンデンサ１４の働きによりプルフィルターとして
入力電圧が設定出力電圧附近またはそれ以下に下がって
も動作することが可能となる。このときの出力電圧Ｖｏ
Ｏ式を下記に示す。
がｔ’ｉ ｌ！同じに表るよう作動するので、このオペ
アンプ１０の出力により出力電圧設定制御回路１５ＯＮ
ＰＮ ）ランジスタ１２のコレクターエミッタ間のオン
抵抗ＲＯＮを制御する。これによって出力電圧ｖｏを入
力電圧が下がっても（入力電圧−ＶＦ）と々るよう制御
されるので、出力制御用ＰＮＰ ）ランジスタ２のコレ
クタ・エミッタ間には上記Ｖｙという十分な電圧が印加
されることになシ、出力電圧設定制御回路１５の平滑用
電解コンデンサ１４の働きによりプルフィルターとして
入力電圧が設定出力電圧附近またはそれ以下に下がって
も動作することが可能となる。このときの出力電圧Ｖｏ
Ｏ式を下記に示す。
一方、さらに入力電圧が下がり、出力電圧設定制御回路
１５ＯＮＰＮ ）ランラスタ１２０オン抵抗ＲＯＭが無
限大となった場合は、 の出力電圧となる。この出力電圧Ｖｏ近くまで入力電圧
が下がると、従来の回路と同じ動作となり入力のりプル
がそのまま伝達されてしまうが、それ迄の間は実用上問
題のない安定した電源として使用することが可能である
。
１５ＯＮＰＮ ）ランラスタ１２０オン抵抗ＲＯＭが無
限大となった場合は、 の出力電圧となる。この出力電圧Ｖｏ近くまで入力電圧
が下がると、従来の回路と同じ動作となり入力のりプル
がそのまま伝達されてしまうが、それ迄の間は実用上問
題のない安定した電源として使用することが可能である
。
なお、上記実施例では出力電圧設定制御回路１５０制御
用トランジスタ１２としてバイポーラ形のＮＰＮ ）ラ
ンジスタを用いたが、その他の電界効果形トランジスタ
を用いることも可能であり、またオペアンプ１０の代り
にコンパレータを用いても可能である。また、抵抗６に
出力電圧設定制御回路１５を並列に入れたが、抵抗７に
並列に入れたり、あるいは抵抗６に直列に入れて制御さ
せるとと奄可能である。
用トランジスタ１２としてバイポーラ形のＮＰＮ ）ラ
ンジスタを用いたが、その他の電界効果形トランジスタ
を用いることも可能であり、またオペアンプ１０の代り
にコンパレータを用いても可能である。また、抵抗６に
出力電圧設定制御回路１５を並列に入れたが、抵抗７に
並列に入れたり、あるいは抵抗６に直列に入れて制御さ
せるとと奄可能である。
以上のように本発明の定電圧電源回路によれば、入力電
圧が正常なときは定電圧電源とし、そして入力電圧が下
がって設定出力電圧以下にガつてもリプルフィルターと
して十分使用可能な電源回路を実現することができ、特
に電池式ポータプル電子機器の電源回路として好適であ
り、実用上の効果は大である。
圧が正常なときは定電圧電源とし、そして入力電圧が下
がって設定出力電圧以下にガつてもリプルフィルターと
して十分使用可能な電源回路を実現することができ、特
に電池式ポータプル電子機器の電源回路として好適であ
り、実用上の効果は大である。
第１図は本発明の一実施例を示す回路図、第２図は従来
例を示す回路図である。 １・・・・入力端子、２・・・・出力制御用ＰＮＰ ）
ランジスタ、３・・・・出力端子、４・・・・誤差増幅
器、５・・・・基準電圧発生部、６゜７．１１，１３・
・・・抵抗、９・・・・ダイオード、１０・・・・オペ
アンプ、１２・・・・制御用ＮＰＮ ）ランジスタ、１
４・・−・平滑用電解コンデンサ、１５・・・・出力電
圧設定制御回路。
例を示す回路図である。 １・・・・入力端子、２・・・・出力制御用ＰＮＰ ）
ランジスタ、３・・・・出力端子、４・・・・誤差増幅
器、５・・・・基準電圧発生部、６゜７．１１，１３・
・・・抵抗、９・・・・ダイオード、１０・・・・オペ
アンプ、１２・・・・制御用ＮＰＮ ）ランジスタ、１
４・・−・平滑用電解コンデンサ、１５・・・・出力電
圧設定制御回路。
Claims (1)
- 入力端子と出力端子との間に直列に接続された出力制御
用トランジスタと、前記出力端子の出力電圧を設定する
２個の抵抗からなる抵抗回路と、この抵抗回路の検出電
圧と基準電圧を比較する誤差増幅器を備え、前記誤差増
幅器の出力に基いて前記トランジスタを制御して出力電
圧を安定化する定電圧電源回路において、前記入力端子
と出力端子との間に、その入力と出力との電圧差をダイ
オードの順方向ドロップ電圧に制御するダイオードを含
む検出回路を設け、かつ前記抵抗回路の一方の抵抗に並
列に接続された抵抗および制御用トランジスタを有する
出力電圧設定制御回路を設け、前記検出回路の出力によ
り前記出力電圧設定制御回路のトランジスタのオン抵抗
を制御して出力電圧の設定電圧を入力電圧に応じて可変
するようにしたことを特徴とする定電圧電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25707685A JPS62114014A (ja) | 1985-11-13 | 1985-11-13 | 定電圧電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25707685A JPS62114014A (ja) | 1985-11-13 | 1985-11-13 | 定電圧電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62114014A true JPS62114014A (ja) | 1987-05-25 |
Family
ID=17301408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25707685A Pending JPS62114014A (ja) | 1985-11-13 | 1985-11-13 | 定電圧電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62114014A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4983905A (en) * | 1988-07-05 | 1991-01-08 | Fujitsu Limited | Constant voltage source circuit |
| JP2007316811A (ja) * | 2006-05-24 | 2007-12-06 | Fujitsu Ten Ltd | 直流電源装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS499948U (ja) * | 1972-05-04 | 1974-01-28 |
-
1985
- 1985-11-13 JP JP25707685A patent/JPS62114014A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS499948U (ja) * | 1972-05-04 | 1974-01-28 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4983905A (en) * | 1988-07-05 | 1991-01-08 | Fujitsu Limited | Constant voltage source circuit |
| JP2007316811A (ja) * | 2006-05-24 | 2007-12-06 | Fujitsu Ten Ltd | 直流電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100303450B1 (ko) | 역률보정제어기 | |
| JPS6111546B2 (ja) | ||
| JPH03119812A (ja) | 電流検出回路 | |
| JPS62114014A (ja) | 定電圧電源回路 | |
| JPH11160368A (ja) | 電流検出回路 | |
| JP3239052B2 (ja) | 半導体集積回路 | |
| JPS643221Y2 (ja) | ||
| JP2518478Y2 (ja) | 安定化電源の過電流保護回路 | |
| JPS59108413A (ja) | 自動レベル調整回路 | |
| JPS5914816Y2 (ja) | 定電流回路 | |
| JPS58194417A (ja) | ダイオ−ド | |
| JPS6317246B2 (ja) | ||
| JPH10171544A (ja) | 定電圧回路 | |
| JPH04165410A (ja) | 直流電源装置 | |
| JPH021636Y2 (ja) | ||
| JPH0610413Y2 (ja) | 直列制御型レギュレータ | |
| JPS5834497Y2 (ja) | 過電流保護付定電圧回路 | |
| JP3001692B2 (ja) | 電圧検出回路 | |
| SU1737428A1 (ru) | Стабилизатор напр жени | |
| JPH0435776Y2 (ja) | ||
| JPH021608Y2 (ja) | ||
| JPS61100013A (ja) | 自動利得制御増幅装置 | |
| JP2802937B2 (ja) | ドロッパ型定電圧回路 | |
| JPH0245813A (ja) | 集積電源回路 | |
| JPH0119567Y2 (ja) |