JPS62104311A - スイツチ回路 - Google Patents
スイツチ回路Info
- Publication number
- JPS62104311A JPS62104311A JP24511685A JP24511685A JPS62104311A JP S62104311 A JPS62104311 A JP S62104311A JP 24511685 A JP24511685 A JP 24511685A JP 24511685 A JP24511685 A JP 24511685A JP S62104311 A JPS62104311 A JP S62104311A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input
- circuit
- pnp
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、安定な低入力電流を実現し、なおかつ低入力
電圧を正確に出力に伝達できるスイッチ回路に関するも
のである。
電圧を正確に出力に伝達できるスイッチ回路に関するも
のである。
従来のこの種のスイッチ回路の一例を第２図に示す、第
２図において、１，２は入力端子６電圧（Ｖ ｉｎ）を
出力端子７に伝達するＮＰＮ）ランジスタ、３はこのス
イッチ回路を制御するスイッチングトランジスタ、４は
トランジスタ１．２を動作させるためのバイアス電流制
限抵抗、５はトラインチ回路の制御用信号ａが印加され
る制御用端子、９は電源電圧Ｖｃｃが印加される電源端
子である。
２図において、１，２は入力端子６電圧（Ｖ ｉｎ）を
出力端子７に伝達するＮＰＮ）ランジスタ、３はこのス
イッチ回路を制御するスイッチングトランジスタ、４は
トランジスタ１．２を動作させるためのバイアス電流制
限抵抗、５はトラインチ回路の制御用信号ａが印加され
る制御用端子、９は電源電圧Ｖｃｃが印加される電源端
子である。
次に動作について説明する。この回路は制御用信号ａを
印加することによって入力電圧と同じ電圧が出力端子に
得られるという回路である。また低入力電圧でも伝達可
能な回路である。まず本ス出力電圧Ｖｉｎ、 Ｖｏｕｔ
の関係がＶｉｎ＞Ｖｏｕｔならトランジスタ１０ベース
に抵抗４によって制限される電流が流れて該トランジス
タ１がＯＮＬ、入力電圧を出力端子７に伝える。またＶ
ｉｎ＜Ｖｏｕｔならトランジスタ２のベースに電流が流
れて該トランジスタ２がＯＮをし、入力電圧を出力端子
７に伝達する。
印加することによって入力電圧と同じ電圧が出力端子に
得られるという回路である。また低入力電圧でも伝達可
能な回路である。まず本ス出力電圧Ｖｉｎ、 Ｖｏｕｔ
の関係がＶｉｎ＞Ｖｏｕｔならトランジスタ１０ベース
に抵抗４によって制限される電流が流れて該トランジス
タ１がＯＮＬ、入力電圧を出力端子７に伝える。またＶ
ｉｎ＜Ｖｏｕｔならトランジスタ２のベースに電流が流
れて該トランジスタ２がＯＮをし、入力電圧を出力端子
７に伝達する。
一方、本スイッチ回路の制御用端子８が“Ｈ”の場合に
は、スイッチングトランジスタ３がＯＮされ、電源端子
９に接続されている抵抗４に流れる電流はスイッチング
トランジスタ３に流れ、トランジスタ１．２はＯＦＦと
なるので入力電圧Ｖｉｎは出力端子７には伝達されない
。
は、スイッチングトランジスタ３がＯＮされ、電源端子
９に接続されている抵抗４に流れる電流はスイッチング
トランジスタ３に流れ、トランジスタ１．２はＯＦＦと
なるので入力電圧Ｖｉｎは出力端子７には伝達されない
。
ところが、上記従来回路の構成では、入力電流が出力端
子７に接続される負荷により決定されるため、入力電流
がかなり変動し大きくなることもあり、微少電流を要求
されるスイッチ回路には適さないという欠点があった。
子７に接続される負荷により決定されるため、入力電流
がかなり変動し大きくなることもあり、微少電流を要求
されるスイッチ回路には適さないという欠点があった。
この発明は、上記のような従来のものの問題点を解消す
るためになされたもので、低入力電流形の低入力電圧対
応のスイッチ回路を得ることを目的とする。
るためになされたもので、低入力電流形の低入力電圧対
応のスイッチ回路を得ることを目的とする。
本発明に係るスイッチ回路は、入力電圧の伝達はＰＮＰ
差動増巾回路構成を使用するとともにスイッチ制御は電
流ミラー回路を上記差動増巾回路に接続して行なうよう
にしたものである。
差動増巾回路構成を使用するとともにスイッチ制御は電
流ミラー回路を上記差動増巾回路に接続して行なうよう
にしたものである。
本発明においては、入力段にＰＮＰ差動増巾回路を使用
するようにしたので、入力電流が安定。
するようにしたので、入力電流が安定。
微少となり、さらには、低入力電圧の伝達も可能となる
。
。
以下、この発明の実施例を図について説明する。
第１図は本発明の一実施例によるスイッチ回路を示し、
図において、８〜１１は差動増巾回路３０の入力段を構
成する第１〜第４のＰＮＰ ）ランジスタ、１２．１３
は差動増巾回路３０の負荷を構成するＮＰＮ ）ランジ
スタ、１４．１５はミラー回路４０を構成するＰＮＰ
）ランジスタ、１６はＰＮＰミラー回路３０の電流１ｏ
を決定する抵抗、１８はスイッチングトランジスタ１７
のベース電流制御用抵抗、１９はアナログ電圧入力端子
、２０は出力端子である。
図において、８〜１１は差動増巾回路３０の入力段を構
成する第１〜第４のＰＮＰ ）ランジスタ、１２．１３
は差動増巾回路３０の負荷を構成するＮＰＮ ）ランジ
スタ、１４．１５はミラー回路４０を構成するＰＮＰ
）ランジスタ、１６はＰＮＰミラー回路３０の電流１ｏ
を決定する抵抗、１８はスイッチングトランジスタ１７
のベース電流制御用抵抗、１９はアナログ電圧入力端子
、２０は出力端子である。
このように構成された回路において、スイッチ回路制御
端子２８が“Ｈ”の場合には、ＰＮＰミラー回路４０に
電流が流れて差動増巾回路３０が動作し、入力端子６電
圧（Ｖｉｎ）に等しい電圧が出力端子７に出力される。
端子２８が“Ｈ”の場合には、ＰＮＰミラー回路４０に
電流が流れて差動増巾回路３０が動作し、入力端子６電
圧（Ｖｉｎ）に等しい電圧が出力端子７に出力される。
また、制御端子２８が“Ｌｌの場合には、ＰＮＰミラー
回路４０には電流が流れないため、差動増１１回路３０
は動作せずこのため、入力電圧（Ｖ ｉｎ）は出力され
ない。差動増巾回路３０が動作した場合、入力電流は次
式％式％ （但しβＰＭＰはＰＮＰ ）ランジスタの直流増巾率で
ある） 従って入力電圧は微少となり、負荷に対しても影響を受
けにく（なる、さらにトランジスタ十〜い ◆からなるＰＮＰ差動増巾回路で入力を伝達するためＯ
ｖを含む低入力電圧でも出力に伝達される。
回路４０には電流が流れないため、差動増１１回路３０
は動作せずこのため、入力電圧（Ｖ ｉｎ）は出力され
ない。差動増巾回路３０が動作した場合、入力電流は次
式％式％ （但しβＰＭＰはＰＮＰ ）ランジスタの直流増巾率で
ある） 従って入力電圧は微少となり、負荷に対しても影響を受
けにく（なる、さらにトランジスタ十〜い ◆からなるＰＮＰ差動増巾回路で入力を伝達するためＯ
ｖを含む低入力電圧でも出力に伝達される。
以上のように、本発明に係るスイッチ回路によれば、Ｐ
ＮＰ差動増巾回路を使用することにより、入力端子電圧
を出力端まで伝達するようにしたので、入力電流が微少
となり、なおかつ低入力電圧にも対応でき、負荷による
変動もないものが得られる効果がある。
ＮＰ差動増巾回路を使用することにより、入力端子電圧
を出力端まで伝達するようにしたので、入力電流が微少
となり、なおかつ低入力電圧にも対応でき、負荷による
変動もないものが得られる効果がある。
第１図は本発明の一実施例によるスイッチ回路を示す図
、第２図は従来のスイッチ回路の一例を示す図である。 １２．１３・・・ＮＰＮ ）ランジスタ、４，５，１６
．１８・・・抵抗、６・・・入力端子、７・・・出力端
子、８〜１１・・・第１〜第４のＰＮＰトランジスタ、
３０・・・差動増巾回路、４０・・・電流ミラー回路。 ７：Ｉ矛広子 手続補正書（自発） 昭和６１年 １月３１日 ２、発明の名称 スイッチ回路 ３、補正をする者 ５、補正の対象 明細書の特許請求の範囲の欄、及び発明の詳細な説明の
欄 ６、補正の内容 （１） 明細書の特許請求の範囲を別紙の通り訂正す
る。 （２） 同第３頁第７〜１０行の「また・・・・・・
伝達する。」を削除する。 （３）同第３頁第１１行の「制御用端子８」を「制御用
端子３８」に訂正する。 （４）同第５頁第７行の「１９は」を「６は」に訂正す
る。 （５）同第５頁第７〜８行の「２０は」を「７は」に訂
正する。 以上 特許請求の範囲 （１） ベースにアナログ信号が入力される入力端子
を有する第１のＰＮＰ ）ランジスタのエミッタを第２
のＰＮＰ ）ランジスタのベースに接続し該第２のトラ
ンジスタのエミッタを第３のＰＮＰトランジスタのエミ
ッタに共通接続するとともに該第３のトランジスタのベ
ースと第４のＰＮＰトランジスタのエミッタとを接続し 該第４のトランジスタのベースと上記第３のトランジス
タのコレクタとを接続して差動増巾回路を構成し、 上記［−のトランジスタの共通エミッタに制御用信号に
よりスイッチング制御される電流ミラー回路を接続し、 上記第４のトランジスタのベースに出力端子を接続して
なることを特徴とするスイッチ回路。
、第２図は従来のスイッチ回路の一例を示す図である。 １２．１３・・・ＮＰＮ ）ランジスタ、４，５，１６
．１８・・・抵抗、６・・・入力端子、７・・・出力端
子、８〜１１・・・第１〜第４のＰＮＰトランジスタ、
３０・・・差動増巾回路、４０・・・電流ミラー回路。 ７：Ｉ矛広子 手続補正書（自発） 昭和６１年 １月３１日 ２、発明の名称 スイッチ回路 ３、補正をする者 ５、補正の対象 明細書の特許請求の範囲の欄、及び発明の詳細な説明の
欄 ６、補正の内容 （１） 明細書の特許請求の範囲を別紙の通り訂正す
る。 （２） 同第３頁第７〜１０行の「また・・・・・・
伝達する。」を削除する。 （３）同第３頁第１１行の「制御用端子８」を「制御用
端子３８」に訂正する。 （４）同第５頁第７行の「１９は」を「６は」に訂正す
る。 （５）同第５頁第７〜８行の「２０は」を「７は」に訂
正する。 以上 特許請求の範囲 （１） ベースにアナログ信号が入力される入力端子
を有する第１のＰＮＰ ）ランジスタのエミッタを第２
のＰＮＰ ）ランジスタのベースに接続し該第２のトラ
ンジスタのエミッタを第３のＰＮＰトランジスタのエミ
ッタに共通接続するとともに該第３のトランジスタのベ
ースと第４のＰＮＰトランジスタのエミッタとを接続し 該第４のトランジスタのベースと上記第３のトランジス
タのコレクタとを接続して差動増巾回路を構成し、 上記［−のトランジスタの共通エミッタに制御用信号に
よりスイッチング制御される電流ミラー回路を接続し、 上記第４のトランジスタのベースに出力端子を接続して
なることを特徴とするスイッチ回路。
Claims (1)
- （１）ベースにアナログ信号が入力される入力端子を有
する第１のＰＮＰトランジスタのエミッタを第２のＰＮ
Ｐトランジスタのベースに接続し該第２のトランジスタ
のエミッタを第３のＰＮＰトランジスタのエミッタに共
通接続するとともに該第３のトランジスタのベースと第
４のＰＮＰトランジスタのエミッタとを接続し 該第４のトランジスタのベースと上記第３のトランジス
タのコレクタとを接続して差動増巾回路を構成し、 上記第３、第４のトランジスタの共通エミッタに制御用
信号によりスイッチング制御される電流ミラー回路を接
続し、 上記第４のトランジスタのベースに出力端子を接続して
なることを特徴とするスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24511685A JPS62104311A (ja) | 1985-10-31 | 1985-10-31 | スイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24511685A JPS62104311A (ja) | 1985-10-31 | 1985-10-31 | スイツチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62104311A true JPS62104311A (ja) | 1987-05-14 |
Family
ID=17128857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24511685A Pending JPS62104311A (ja) | 1985-10-31 | 1985-10-31 | スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62104311A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8882307B2 (en) | 2010-12-20 | 2014-11-11 | Enplas Corporation | Light emitting device and illumination device |
-
1985
- 1985-10-31 JP JP24511685A patent/JPS62104311A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8882307B2 (en) | 2010-12-20 | 2014-11-11 | Enplas Corporation | Light emitting device and illumination device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JPH0449287B2 (ja) | ||
| US4004245A (en) | Wide common mode range differential amplifier | |
| KR900005552B1 (ko) | 전류미러회로 | |
| US4587491A (en) | IC class AB amplifier output stage | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JPS62104311A (ja) | スイツチ回路 | |
| JPH0557771B2 (ja) | ||
| JPS6021609A (ja) | 差動増幅回路 | |
| JPH0145766B2 (ja) | ||
| JPH0339928Y2 (ja) | ||
| JP3103104B2 (ja) | バッファ回路 | |
| JPS6221310A (ja) | 電流定倍回路 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPS63117504A (ja) | トランジスタ差動増幅回路 | |
| JPS5940674Y2 (ja) | 電圧−絶対値電流変換回路 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPS6141295Y2 (ja) | ||
| JPS6259926B2 (ja) | ||
| JPH03220816A (ja) | Ｅｃｌ―ｔｔｌ変換回路 | |
| JPH0115224Y2 (ja) | ||
| JPH01115205A (ja) | 最大値出力回路 | |
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JPS63304706A (ja) | リミタ増幅回路 |