JPS62102623A - Analog-digital conversion circuit - Google Patents
Analog-digital conversion circuitInfo
- Publication number
- JPS62102623A JPS62102623A JP24144685A JP24144685A JPS62102623A JP S62102623 A JPS62102623 A JP S62102623A JP 24144685 A JP24144685 A JP 24144685A JP 24144685 A JP24144685 A JP 24144685A JP S62102623 A JPS62102623 A JP S62102623A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- reference voltage
- level
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ビデオプリンタ用のA/D変換回路に関する
ものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to an A/D conversion circuit for a video printer.
アナログ信号として入力されるビデオ信号をディジタル
量に変換してメモリに貯えておき、これを読み出して、
ディジタル量のビデオ信号をサーマルヘッドならサーマ
ルヘッドに送ってプリントするビデオプリンタが知られ
ている。The video signal that is input as an analog signal is converted into a digital quantity, stored in memory, and read out.
A video printer is known in which a digital video signal is sent to a thermal head for printing.
この場合、サーマルヘッドへ送られるディジタル量のビ
デオ信号は、6ビツトとか8ビツトというように複数ビ
ットで構成され、黒レベル(全ビットが1)と白レベル
(全ビットが0)の間で色の濃淡レベルを様々に制御可
能なディジタル信号形式をとっており、写真のように高
画質なプリントが得られる。In this case, the digital video signal sent to the thermal head consists of multiple bits, such as 6 bits or 8 bits, and the color varies between the black level (all bits are 1) and the white level (all bits are 0). It uses a digital signal format that allows the shading level to be controlled in a variety of ways, resulting in high-quality prints similar to photographs.
本発明は、アナログ信号として入力するビデオ信号を、
かかる複数ビットのディジタル信号に変換するためのA
/D変換回路に関するものである。The present invention allows a video signal to be input as an analog signal to
A for converting into such a multi-bit digital signal
/D conversion circuit.
第4図は普通の一般的なA/D変換回路を示すブロッ図
である。同図にはA/D変換器12が示されている。そ
のほか、5〜8コンパレータを示しているが、Nビット
のA/D変換の場合は2−1個のコンパレータが必要と
なる。エンコーダ9はコンパレータの出力を2進符号に
変換し、出力端子11に出力する。入力信号Vinは信
号入力端子3に加えられ、基準入力端子1には基準電圧
VTが、もうひとつの基準入力端子、2には基準電圧V
aが与えられる。入力信号V i nは画像信号のとき
、黒レベル側をVTのほうに、白レベル側をVaに近い
向きに与えるものとする。FIG. 4 is a block diagram showing an ordinary A/D conversion circuit. In the figure, an A/D converter 12 is shown. In addition, although 5 to 8 comparators are shown, in the case of N-bit A/D conversion, 2-1 comparators are required. The encoder 9 converts the output of the comparator into a binary code and outputs it to the output terminal 11. The input signal Vin is applied to the signal input terminal 3, the reference voltage VT is applied to the reference input terminal 1, and the reference voltage V is applied to the other reference input terminal 2.
a is given. When the input signal V in is an image signal, the black level side is applied toward VT, and the white level side is applied toward Va.
基準電圧VTとVsの間の電圧が抵抗によって分圧され
て量子化レベルを構成し、それぞれの量子化レベルが各
コンパレータ5〜8に入力されている。各コンパレータ
は、自己に与えられた量子化レベルと入力信号V i
nのレベルを比較し、その大小関係によって1またはO
を出力し、エンコーダ9に供給する。エンコーダ9は、
コンパレータ5〜8のうちで、どこまでのコンパレータ
から1が出力されたかを見て、入力信号Vinのレベル
を判定し、それに応じた複数ピッI〜出力を出力し、こ
れはクロックGKによりラッチ10にとり込まれる。A voltage between reference voltages VT and Vs is divided by resistors to form quantization levels, and each quantization level is input to each comparator 5-8. Each comparator has a quantization level given to it and an input signal V i
Compare the levels of n and select 1 or O depending on the magnitude relationship.
is output and supplied to the encoder 9. The encoder 9 is
It looks at how many of the comparators 5 to 8 have output 1, determines the level of the input signal Vin, and outputs a plurality of pins I to 1 in accordance with the level. be included.
第5図は、第4図に示したA/D変換[12に対する基
準電圧VTおよびVBの従来の与え方を示すブロック図
である。FIG. 5 is a block diagram showing a conventional method of providing reference voltages VT and VB to the A/D conversion [12] shown in FIG.
同図において、17.18はそれぞれボルテージフォロ
ワと称される単なるインピーダンス変換用の回路(演算
増幅量)であるから、A/D変換器12に与えられる基
準電圧VTおよびVBは、半固定抵抗15.16で定ま
る固定電圧が供給され、入力信号V i nとは無関係
に定められていたことが認められるであろう。In the same figure, since 17 and 18 are simply impedance conversion circuits (operational amplification amounts) called voltage followers, the reference voltages VT and VB given to the A/D converter 12 are controlled by the semi-fixed resistor 15. It will be appreciated that a fixed voltage of .16 was provided and was determined independently of the input signal V i n .
さて、以上述べたように、ビデオプリンタ用のA/D変
換回路において、基準電圧VTおよびVBを入力ビデオ
信号と無関係に付与すると。Now, as described above, in the A/D conversion circuit for a video printer, if the reference voltages VT and VB are applied regardless of the input video signal.
次のような不都合を生じる。This causes the following inconveniences.
ビデオ信号の黒レベルが基準電圧VTに一致し、白レベ
ルが基準電圧VBに一致する場合には、ビデオ信号によ
る画像の黒い部分が黒く、白い部分が白くプリントされ
、不都合はないが、何らかの理由でビデオ信号のレベル
が変動して。When the black level of the video signal matches the reference voltage VT and the white level matches the reference voltage VB, the black part of the image by the video signal is printed black and the white part is printed white, and there is no problem, but for some reason The level of the video signal fluctuates.
白レベルが基準電圧VBからずれると、そのずれた分だ
けの値をもつディジタル信号がA/D変換の結果として
出力されるので、白レベルに相当する白い部分が、白(
全ビット、オールO)ではなくて、そのディジタル信号
によって表わされる濃度をもった灰色にプリントされる
。When the white level deviates from the reference voltage VB, a digital signal with a value corresponding to the deviation is output as a result of A/D conversion, so the white part corresponding to the white level becomes white (
All bits, all O's) are printed in gray with the density represented by the digital signal.
プリント用紙の地の色を白とすると、実際には白の絵柄
(例えば白いYシャツなど)がこのような場合、灰色が
かってプリントされるので、灰色であることが目立ち、
画品質が損なわれることになる。If the background color of the printing paper is white, a pattern that is actually white (for example, a white Y-shirt) will be printed with a gray tinge, making the gray color more noticeable.
Image quality will be impaired.
本発明は、入力ビデオ信号の白レベルが変動しても、そ
の絵柄の白い部分はやはり白くプリントされるように、
入力ビデオ信号をA/D変換することの出来るA/D変
換回路を提供することにある。The present invention is designed to ensure that even if the white level of the input video signal fluctuates, the white part of the image will still be printed white.
An object of the present invention is to provide an A/D conversion circuit capable of A/D converting an input video signal.
上記目的達成のため、本発明においては、A/D変換回
路に与えられる基準電圧VTを入力ビデオ信号の黒レベ
ルと一致させて固定化すると共に、もう一つの基準電圧
Vsを白レベルの変動に追従するように可変制御してお
り、白レベルが変動しても、そのA/D変換後のディジ
タル出力は、常に全ビット、オールOなら0になるよう
にして、白い絵柄は常に白くプリントされるようにした
。In order to achieve the above object, in the present invention, the reference voltage VT applied to the A/D conversion circuit is fixed to match the black level of the input video signal, and another reference voltage Vs is fixed to match the black level of the input video signal. Even if the white level fluctuates, the digital output after A/D conversion will always be 0 if all bits are O, so white patterns will always be printed white. It was to so.
次に図を参照して本発明の詳細な説明する。 The present invention will now be described in detail with reference to the drawings.
第1図は本発明の一実施例を示す回路図である。同図に
おいて、A/D変換される画像信号は画像入力端子2o
に与えられる。画像信号はトランジスタ36でインピー
ダンス変換を受けた後、コンデンサ21.25抵抗22
.24ダイオード23.トランジスタ26.半固定抵抗
27で構成されるクランプ回路を通りA/D変換器12
の入力端子3に供給される。このクランプ回路はピーク
クランプ回路であるが、他のクランプ回路でも同じであ
る。半固定抵抗27に接続されたトランジスタ26のベ
ース電位にほぼ等しい電圧に、画像信号の黒側のピーク
が固定される。トランジスタ26のベース電位は演算増
幅器17を経て基準入力端子1にVtとして与えられる
。第2図にVTとV i nの関係を示す。VTがVi
nの黒レベルと一致して固定化されていることが認めら
れるであろう。FIG. 1 is a circuit diagram showing an embodiment of the present invention. In the same figure, the image signal to be A/D converted is at the image input terminal 2o.
given to. After the image signal undergoes impedance conversion with a transistor 36, it is transferred to a capacitor 21, a resistor 22, and a capacitor 21.
.. 24 diodes 23. Transistor 26. The A/D converter 12 passes through a clamp circuit composed of a semi-fixed resistor 27.
is supplied to input terminal 3 of. This clamp circuit is a peak clamp circuit, but the same applies to other clamp circuits. The black peak of the image signal is fixed at a voltage approximately equal to the base potential of the transistor 26 connected to the semi-fixed resistor 27. The base potential of the transistor 26 is applied to the reference input terminal 1 as Vt via the operational amplifier 17. FIG. 2 shows the relationship between VT and V i n . VT is Vi
It will be appreciated that the black level is fixed to match the black level of n.
クランプ回路からの出力は、演算増幅器30゜ダイオー
ド32.抵抗29.コンデンサ28から成るピーク検出
回路と、演算増幅器31.ダイオード33,34.第3
の基準電源35から成る比較回路を通り、バッファアン
プ37を経て基準入力端子2にVBとして与えられる。The output from the clamp circuit is connected to an operational amplifier 30° diode 32. Resistance 29. A peak detection circuit consisting of a capacitor 28 and an operational amplifier 31. Diodes 33, 34. Third
The signal passes through a comparator circuit consisting of a reference power supply 35, passes through a buffer amplifier 37, and is applied to the reference input terminal 2 as VB.
ここではピーク検出回路と比較回路の両方を持つ例を示
した。VBは第2図のように、画像信号の白レベルによ
って上下する比較回路を設けることにより、基準電圧V
sが、第3の基準電圧35により定まる電圧より高くな
らないようにできる。余り高くなると、量子化レベルの
幅が減少し、分解能が悪くなり、この意味で画質が劣化
する。演算増幅器31の出力電圧が第3の基準電源35
の電圧より高いとき、ダイオード33は逆バイアスとな
り、バッファアンプ37の入力には第3の基準電源35
とほぼ等しい電圧が与えられ、基準入力端子2にVBと
して供給される。Here, an example is shown that has both a peak detection circuit and a comparison circuit. As shown in Figure 2, VB can be set to the reference voltage V by providing a comparison circuit that goes up and down depending on the white level of the image signal.
s can be prevented from becoming higher than the voltage determined by the third reference voltage 35. If it becomes too high, the width of the quantization level decreases, the resolution deteriorates, and in this sense, the image quality deteriorates. The output voltage of the operational amplifier 31 is connected to the third reference power supply 35.
When the voltage is higher than the voltage of
A voltage approximately equal to is applied to the reference input terminal 2 as VB.
また、A/D変換した出力を1フイールド、あるいは1
フレームのメモリに入れて使用する場合、ピークホール
ドの値は、メモリに入れるフィールドあるいはフレーム
以前のものを使うこともできる。Also, the A/D converted output can be converted into 1 field or 1 field.
When used in a frame memory, the peak hold value can be a field stored in memory or a value before the frame.
第3図は本発明の拡張例を示すブロック図である。同図
には、複数個のA/D変換器を使う例として、画像信号
のR,G、Bの入力信号に対して3つのAD変換器を使
う例を示した。A/D変換器52,53.54はそれぞ
れR,G。FIG. 3 is a block diagram showing an expanded example of the present invention. As an example of using a plurality of A/D converters, the figure shows an example in which three A/D converters are used for R, G, and B input signals of image signals. A/D converters 52, 53, and 54 are R and G, respectively.
Bの画像信号をND変換する6人力信号Ri n。6 human power signals Rin for ND converting the image signal of B.
Gin、Binはそれぞれ増幅器45,46゜47を経
てそれぞれのND変換器のVin端子に入力されると共
に、ピーク検出回路48,49.50の出力は比較回路
51に入力され、比較回路51は、3つの入力信号の中
で最大レベルのものを出力しA/D変換器52,53.
54の基準入力端子にVBとして与える。また、もう一
方の基準電圧端子も共通に接続されており、VTとして
クランプ回路基準電源55を出力として与えることもで
きる。Gin and Bin are input to the Vin terminals of the respective ND converters via amplifiers 45, 46 and 47, and the outputs of the peak detection circuits 48 and 49.50 are input to the comparison circuit 51, which The A/D converter 52, 53 . outputs the one with the highest level among the three input signals.
54 reference input terminal as VB. Further, the other reference voltage terminal is also connected in common, and the clamp circuit reference power supply 55 can be provided as an output as a VT.
[発明の効果〕
本発明によれば、AD変換器の一方の基準電圧を入力信
号を黒のピークにクランプするクランプレベルに固定す
ることにより、クランプレベルが変動した時にも基準電
圧がクランプレベルに追従する為にA/D変換回路の安
定性が増す。[Effects of the Invention] According to the present invention, by fixing one reference voltage of the AD converter to a clamp level that clamps the input signal to the black peak, the reference voltage remains at the clamp level even when the clamp level fluctuates. This increases the stability of the A/D conversion circuit.
また白のピークレベルをもう一方の基準電圧とすること
により、画面の画像信号をA/D変換して、このA/D
出力でプリントを行なうプリンタにおいて、1画面中の
最大白レベルを完全な白にできる。In addition, by using the white peak level as the other reference voltage, the screen image signal is A/D converted, and this A/D
In a printer that prints on output, the maximum white level in one screen can be made completely white.
第1図は本発明の一実施例を示す回路図、第2図は第1
図の回路におけるVTとVBとVinの関係を示した波
形図、第3図は本発明の拡張例を示すブロック図、第4
図は普通の一般的なA/D変換回路を示すブロック図、
第5図はA/D変換回路に対する従来の基準電圧の付与
方法を示すブロック図、である。
1.2・・・基準入力端子、3・・・信号入力端子。
5〜8・・・コンパレータ、9・・・エンコーダ、10
・・・ラッチ、11・・・出力端子、12・・A/D変
換器、35・・・基準電源、48〜50・・・ピーク検
出回路、51・・・比較回路、55・・・基準電源、5
2〜54・・・A/D変換器。Fig. 1 is a circuit diagram showing one embodiment of the present invention, and Fig. 2 is a circuit diagram showing an embodiment of the present invention.
A waveform diagram showing the relationship between VT, VB, and Vin in the circuit shown in the figure, FIG. 3 is a block diagram showing an extended example of the present invention, and FIG.
The figure is a block diagram showing an ordinary general A/D conversion circuit,
FIG. 5 is a block diagram showing a conventional method of applying a reference voltage to an A/D conversion circuit. 1.2...Reference input terminal, 3...Signal input terminal. 5-8...Comparator, 9...Encoder, 10
...Latch, 11...Output terminal, 12...A/D converter, 35...Reference power supply, 48-50...Peak detection circuit, 51...Comparison circuit, 55...Reference power supply, 5
2-54...A/D converter.
Claims (1)
圧に対して定められた量子化レベルに従って入力ビデオ
信号をアナログ量からディジタル量へ変換するA/D変
換回路において、第1の基準電圧を固定化して入力ビデ
オ信号の黒レベルと一致させる手段と、第2の基準電圧
を固定化することなく、入力ビデオ信号の白レベルの変
動に追従するよう、可変制御する手段と、を具備したこ
とを特徴とするA/D変換回路。 2)特許請求の範囲第1項記載のA/D変換回路におい
て、該変換回路を複数個、並列に配置し、その各々にお
いて独自の入力ビデオ信号をA/D変換するに際し、前
期第1の基準電圧としての固定電圧は前期A/D変換回
路のすべてに対して共通に供給し、第2の基準電圧は、
前期複数の入力ビデオ信号の白レベルのうちの最大レベ
ルに追従するよう可変制御される電圧をとって前期A/
D変換回路のすべに対して共通に供給するようにしたこ
とを特徴とするA/D変換回路。[Claims] 1) An A/C converting an input video signal from an analog quantity to a digital quantity according to a quantization level determined for a voltage in a range between a first reference voltage and a second reference voltage. In the D conversion circuit, there is provided means for fixing the first reference voltage to match the black level of the input video signal, and means for following fluctuations in the white level of the input video signal without fixing the second reference voltage. , and means for variable control. 2) In the A/D conversion circuit according to claim 1, when a plurality of conversion circuits are arranged in parallel and each of them A/D converts a unique input video signal, the first A fixed voltage as a reference voltage is commonly supplied to all of the first A/D conversion circuits, and a second reference voltage is
The voltage that is variably controlled to follow the maximum level of the white levels of the plurality of input video signals is taken, and the voltage is
An A/D conversion circuit characterized in that a common supply is supplied to all of the D conversion circuits.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24144685A JPS62102623A (en) | 1985-10-30 | 1985-10-30 | Analog-digital conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24144685A JPS62102623A (en) | 1985-10-30 | 1985-10-30 | Analog-digital conversion circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62102623A true JPS62102623A (en) | 1987-05-13 |
Family
ID=17074425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24144685A Pending JPS62102623A (en) | 1985-10-30 | 1985-10-30 | Analog-digital conversion circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62102623A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0264237U (en) * | 1988-11-02 | 1990-05-15 | ||
CN105099450A (en) * | 2015-06-29 | 2015-11-25 | 无锡华润矽科微电子有限公司 | Photoelectric conversion circuit applied to mouse equipment |
-
1985
- 1985-10-30 JP JP24144685A patent/JPS62102623A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0264237U (en) * | 1988-11-02 | 1990-05-15 | ||
CN105099450A (en) * | 2015-06-29 | 2015-11-25 | 无锡华润矽科微电子有限公司 | Photoelectric conversion circuit applied to mouse equipment |
CN105099450B (en) * | 2015-06-29 | 2018-11-27 | 无锡华润矽科微电子有限公司 | A kind of photoelectric conversion circuit applied to mouse device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10554849B2 (en) | Photoelectric conversion device, image reading apparatus, image forming apparatus, and method of photoelectric conversion | |
US5874909A (en) | Analog to digital video converter | |
US4578711A (en) | Video data signal digitization and correction system | |
US4594733A (en) | Signal processing system and the method | |
US4868685A (en) | Signal preprocessing circuit of a line sensor | |
KR20020058910A (en) | Analoge-to-Digital converter with Gamma Collection function | |
US5191445A (en) | Image reader | |
US5329111A (en) | Image reader with adjustable contrast range | |
JPS62102623A (en) | Analog-digital conversion circuit | |
JP3091084B2 (en) | Signal processing circuit | |
JPH0484520A (en) | A/d converter | |
JPH0619221Y2 (en) | Analog digital conversion circuit | |
JP3113476B2 (en) | Peak value detection and holding circuit | |
KR0157361B1 (en) | Image signal processing apparatus | |
JP2548220B2 (en) | Video signal processing device | |
US5093733A (en) | Image signal processing device | |
JP2614738B2 (en) | Image input device | |
US6297756B1 (en) | Analog-to-digital conversion device | |
JP2570122B2 (en) | Video signal white level setting circuit | |
JP3576571B2 (en) | AD converter | |
JPH0786944A (en) | A/d conversion circuit for video signal | |
JPS63286024A (en) | Digital converter for analog voltage | |
JPH01158878A (en) | Picture reader | |
JPH04373258A (en) | Binarizing circuit | |
JPH05102853A (en) | A/d conversion circuit |