JPS62100845A - Test system for information processor - Google Patents
Test system for information processorInfo
- Publication number
- JPS62100845A JPS62100845A JP60240547A JP24054785A JPS62100845A JP S62100845 A JPS62100845 A JP S62100845A JP 60240547 A JP60240547 A JP 60240547A JP 24054785 A JP24054785 A JP 24054785A JP S62100845 A JPS62100845 A JP S62100845A
- Authority
- JP
- Japan
- Prior art keywords
- random test
- test
- random
- test program
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は情報処理装置の試験方式に関し、特にランダム
に生成した試験データ及び試験手順を用いる試験方式に
関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a test method for information processing devices, and particularly to a test method using randomly generated test data and test procedures.
従来、この種の情報処理装置の試験方式は、乱数を用い
ランダムに生成した試験データ及び試験手順とから成る
ランダム試験プログラムを、例えば被試験情報処理装置
の先行制御！ｌを行動にした状態で実行した結果と、先
行詞′４１■を無効にした状態で実行した結果とを比較
し、比較エラーを検出したときはエラーメツセージを出
力した後、次のランダム試験プログラムを生成し、試験
を続行するようになっていた。Conventionally, this type of information processing device testing method uses a random test program consisting of test data and test procedures randomly generated using random numbers, for example, to pre-control the information processing device under test! Compare the results executed with l as an action and the results executed with antecedent '41■ disabled, and if a comparison error is detected, output an error message, and then run the next random test program. was to be generated and the test continued.
〔発明が解決しようとする問題点］
しかし、上述した従来の情報処理装置の試験方式は、ラ
ンダム試験プログラムが何等かの理由によりストールし
た時、試験を続行することができなかったので、長時間
の自動連続実行ができず試験効率が悪いという欠点があ
った。[Problems to be Solved by the Invention] However, in the conventional testing method for information processing devices described above, when the random test program stalls for some reason, the test cannot be continued, so the test cannot be continued for a long time. The disadvantage was that automatic continuous execution was not possible, resulting in poor test efficiency.
本発明の目的は、ランダム試験プログラムがス゛ １
しても試験の続行を可能とすることにより、試験効率を
向上することにある。It is an object of the present invention that the random test program
The objective is to improve testing efficiency by making it possible to continue testing even when the test is completed.
［問題点を解決するための手段］
本発明は上記目的を達成するために、主記憶装置に接続
される情報処理装置を試験するためのランダム試験プロ
グラムを前記主記憶装置に生成し実行する１ｒＪ報処理
装置の試験方式において、ランダム試験プログラム生成
手段と、
該生成手段で生成されたランダム試験プログラムを前記
情報処理装置上で起動させるランダム試験プログラム起
動手段と、
咳起動手段によって起動させられたランダム試験プログ
ラムの実行結果を判定する実行結果判定手段と、
前記起動させられたランダム試験プログラムのス）・−
ルを監視するストール監視手段と、該ストール監視手段
でスＩ・−ルが検出されたとき前記情報処理装置をラン
ダム試験プログラムが実行できる状態に再度設定してラ
ンダム試験を続行させる試験続行手段とを備える。[Means for Solving the Problems] In order to achieve the above object, the present invention provides a 1rJ program that generates and executes a random test program in the main storage device for testing an information processing device connected to the main storage device. In a test method for an information processing device, a random test program generating means, a random test program starting means for starting a random test program generated by the generating means on the information processing device, and a random test program started by the cough starting means. an execution result determination means for determining the execution result of the test program; and a step of the activated random test program.
a stall monitoring means for monitoring a stall; and a test continuation means for resetting the information processing device to a state in which a random test program can be executed and continuing the random test when the stall monitoring means detects a stall. Equipped with.
被試験情報処理装置上で起動されたランダム試験プログ
ラムが何等かの理由によりストールした場合、これがス
トール監視手段により検出され、試験続行手段により被
試験情報処理装置がランダム試験プログラムを実行でき
る状態に再度設定されて試験が続行される。If the random test program started on the information processing device under test stalls for some reason, this is detected by the stall monitoring means, and the test continuation means returns the information processing device under test to a state where it can execute the random test program again. The settings will be set and the test will continue.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は本発明の一実施例の要部ブロック図であり、ｌ
は試験処理装置、２は被試験情報処理装置である。試験
処理装置１には主記憶装置３と命令処理部５とが含まれ
、主記憶装置３上にランダム試験プログラム生成手段１
１． ランダム試験プログラム起動手段１２． 害ｆ
ｉ４ｕ果判定手段１３．ストール監視手段１４および試
験続行手段１５を有するランダム試験タスク１０と、オ
ペレーティング・システム３０とが格納されている。ま
た、被試験情報処理装置２には、ランダム試験プログラ
ム２０がロードされる主記憶装置４と、命令処理部６と
が含まれ、試験処理装置１とは装置間インクフェイス７
により接続されている。FIG. 1 is a block diagram of main parts of an embodiment of the present invention, and
2 is a test processing device, and 2 is an information processing device under test. The test processing device 1 includes a main storage device 3 and an instruction processing section 5, and a random test program generation means 1 is stored on the main storage device 3.
1. Random test program starting means 12. Harm f
i4u result determination means 13. A random test task 10 having a stall monitoring means 14 and a test continuation means 15 and an operating system 30 are stored. The information processing device under test 2 also includes a main storage device 4 into which a random test program 20 is loaded, and an instruction processing section 6.
connected by.
第２図は、ランダム試験タスク１０が生成したランダム
試験プログラム２０の内容の一例を示したもので、乱数
を用いて生成した合計１００個の命令とランダム試験プ
ログラムの終了を通知する装置間通信命令とを含むラン
ダム試験手順と、このランダム試験手順が使用しやはり
乱数を用いて生成されたレジスタ用データ及びメモリ用
データとを含むランダム試験データとから構成されてい
る。FIG. 2 shows an example of the contents of the random test program 20 generated by the random test task 10, which includes a total of 100 instructions generated using random numbers and an inter-device communication instruction to notify the end of the random test program. and random test data including register data and memory data which are also generated using random numbers and are used by this random test procedure.
また、第３図はランダム試験タスクｌＯの処理の一例を
示す流れ図、第４図は被試験情報処理装置２が行なう処
理の一例を示す流れ図、第５図はストール監視手段１４
の処理の一例を示す流れ図であり、１００〜１１３．２
００〜２０４．３００〜３０２は各ステップを示す。以
下、各図を参照して本実施例の動作を説明する。3 is a flowchart showing an example of the processing of the random test task IO, FIG. 4 is a flowchart showing an example of the processing performed by the information processing device under test 2, and FIG. 5 is a flowchart showing an example of the processing performed by the information processing device under test 2.
100 to 113.2 is a flowchart showing an example of the processing of
00-204.300-302 indicate each step. The operation of this embodiment will be explained below with reference to each figure.
先ず、オペレーティング・システム３０は、ランダム試
験タスク１０を図示しない外部記憶装置等から主起ｊｆ
Ｊ装置３にロードし、このランダム試験タスク１０を起
動する。First, the operating system 30 starts the random test task 10 from an external storage device (not shown) or the like.
J device 3 and start this random test task 10.
起動されたランダム試験タスク１０は、第３図に示した
ように、先ず第２図に示したランダム試験プログラムを
生成しく１００） 、装置間インクフェイス７の例えば
診断制御線を経由して被試験情報処理装置２の命令処理
部６の先行制御を有効状態に設定しく１０１） 、次に
ランダム試験プログラム２０を装置間インクフェイス７
を経由して被試験情報処理装置２の主記憶装置４にロー
ドした後やはり装置間インクフェイス７を介して被試験
情報処理装置２に装置間通信によって送信を行なってラ
ンダム試験プログラム２０を起動する（１０２）。As shown in FIG. 3, the activated random test task 10 first generates the random test program shown in FIG. Set the advance control of the command processing unit 6 of the information processing device 2 to a valid state (101), and then run the random test program 20 on the inter-device ink face 7.
After being loaded into the main storage device 4 of the information processing device under test 2 via the inter-device ink face 7, the random test program 20 is sent to the information processing device under test 2 through inter-device communication. (102).
試験処理装置１からの装置間通信を受信した被試験情報
処理装置２は、例えば第４図に示したような装置間通（
３割込処理を行なう。先ず、主記憶装置４の固定番地に
ロートされたランダム試験ブログラム２０のうちレジス
タ用データをソフトウェアに可視なレジスタにロードし
く２００） 、命令処理部６がランダム試験手順の第１
命令から実行できるように命令カウンタを設定する（２
０１）。次に、命令処理部６がランダム試験手順の第１
命令から順番に先行制御が有効な状態で命令を実行しく
２０２）、第１００命令を実行するとソフトウェア可視
のレジスタの内容をランダム試験プログラム２０のレジ
スタ用データエリアにストアした後（２０３） 、装置
間通信命令を実行して装置間インクフェイス７を介して
試験処理装置１に装置間通信を送信し、ランダム試験プ
ログラム２０の終了を通知する（２０４）。The information processing device under test 2 that has received the inter-device communication from the test processing device 1 transmits the inter-device communication (for example, as shown in FIG. 4).
3 Performs interrupt processing. First, the instruction processing unit 6 loads the register data of the random test program 20 loaded into the fixed address of the main memory 4 into the register visible to the software (200), and the instruction processing unit 6 executes the first random test procedure.
Set the instruction counter so that it can be executed from the instruction (2)
01). Next, the instruction processing unit 6 performs the first test of the random test procedure.
The instructions are executed sequentially starting from the instruction with advance control enabled (202), and when the 100th instruction is executed, the contents of the software-visible register are stored in the register data area of the random test program 20 (203), and then the data is transferred between the devices. The communication command is executed to transmit inter-device communication to the test processing device 1 via the inter-device ink face 7, and notify the end of the random test program 20 (204).
なお、上記の例はランダム試験手順の第１命令から第１
００命令までを実行させたが、その命令開始番地は必ず
しも第１命令でなく任意の番地から実行し得るものであ
り、また実行命令数も任意の数とすることができる。Note that the above example is from the first command to the first command of the random test procedure.
Although instructions up to 00 are executed, the instruction start address is not necessarily the first instruction, but can be executed from any address, and the number of executed instructions can be any number.
ランダム試験タスク１０は第３図のステップ１０２を実
行した後、被試験情報処理装置２の終了状態の監視（ス
トール監視）を行なっている（１０３）。After executing step 102 in FIG. 3, the random test task 10 monitors the termination state of the information processing device under test 2 (stall monitoring) (103).
このランダム試験プログラム２０のストール監視は、例
えば第５図に示したようにして行なわれる。すなわち、
先ず被試験情報処理装置２からの装置間通信による終了
通知を受信しているか否かを検査しく３００） 、受信
していれば正常終了と判定する。This stall monitoring of the random test program 20 is performed, for example, as shown in FIG. That is,
First, it is checked whether a termination notification has been received from the information processing device under test 2 through inter-device communication (300), and if so, it is determined that the termination has been completed normally.
一方、受信していなければ装置間インクフェイス７の例
えば診断制御線を介して被試験情報処理装置２のクロッ
ク状態を検査しく３０１） 、クロック動作状態であれ
ば本ストール監視処理の経過時間を検査しく３０２）
、例えばランダム試験プログラム２０の起動から一定時
間内であればステップ３００に戻る。しかし、ステップ
３０１でクロック停止状態を検出した場合、またはステ
ップ３０２で一定時間を経過したことが検出された場合
はストールと判定する。On the other hand, if it is not received, check the clock status of the information processing device under test 2 via, for example, the diagnostic control line of the inter-device ink face 7 (301), and if the clock is operating, check the elapsed time of the main stall monitoring process. 302)
For example, if a certain period of time has passed since the random test program 20 was started, the process returns to step 300. However, if a clock stop state is detected in step 301, or if it is detected in step 302 that a certain period of time has elapsed, a stall is determined.
さて、第３図のステップ１０３でランダム試験プログラ
ム２０の終了状態を正常状態と判定したときランダム試
験タスク１０は、王記憶装置４に格納されているランダ
ム試験データをランダム試験プログラム２０の実行結果
としてＷＦ間インクフェイス７を経由して主記憶装置３
上のワークエリアに退避しく１０４） 、’Ａ直置間ン
タフェイス７の例えば診断制御線を経由して被試験情報
処理装置２の命令処理部６の先行制御を無効状態に設定
しく１０５）、次のステップ１０６でステップ１０２と
同様の処理を行なってランダム試験プログラムを再度主
記憶装置４にロードし、これを起動する（１０６）。こ
こで、被試験情報処理装置２は第４図に示したような処
理を行なうが、今回は先行制御が無効状態に設定されて
いるので、ステップ＋０２で起動されたときと異なり先
行制御が無効な状態で動作する。次に、ランダム試験タ
スク１０はステップ１０７においてランダム試験プログ
ラム２０の終了状態をステップ１０３と同様に判定し、
正常終了と判定したときはステップ１０４ と同様にラ
ンダム試験プログラム２０の実行結果を主記憶装置３上
のワークエリアに退避する（１０８）。Now, when the end state of the random test program 20 is determined to be a normal state in step 103 in FIG. Main storage device 3 via inter-WF ink face 7
104), to set the advance control of the command processing unit 6 of the information processing device under test 2 to an invalid state via the diagnostic control line of the A direct interface 7, 105); In the next step 106, the same process as step 102 is performed to load the random test program into the main storage device 4 again and start it (106). Here, the information processing device under test 2 performs the processing shown in FIG. 4, but this time the advance control is set to an invalid state, so unlike when it was started in step +02, the advance control is disabled. It operates in this condition. Next, the random test task 10 determines the end state of the random test program 20 in step 107 in the same manner as in step 103,
When it is determined that the program has ended normally, the execution results of the random test program 20 are saved in the work area on the main storage device 3 (108), similar to step 104.
続いて、ランダム試験プログラム２０の実行結果を退避
し終えたランダム試験タスク１０は、ステップ１０４に
て退避した実行結果とステップ１０８にて退避した実行
結果とを比較しく１０９） 、−〇していればステップ
１１１に進み、不一致であれば、エラーを検出した旨、
ステップ１００で生成されたランダム試験プログラム２
０．及びステップ１０４．１０８で退避した実行結果を
エラーメツセージとしてオペレーティング・システム３
０を介して例えば外部記憶装置等に出力しく１１０）
、次いでオペレーティング・システム３０からの終了要
求を検査しく１１．１）、終了要求が無ければステップ
１００に戻ってランダム試験を続行し、終了要求が有れ
ば試験を終了する。Subsequently, the random test task 10 that has finished saving the execution results of the random test program 20 compares the execution results saved in step 104 with the execution results saved in step 108 (109). If they do not match, the process proceeds to step 111, and if there is a mismatch, a message indicating that an error has been detected is sent.
Random test program 2 generated in step 100
0. And the execution results saved in steps 104 and 108 are sent to the operating system 3 as an error message.
0 to an external storage device, etc. 110)
Then, a termination request from the operating system 30 is checked (11.1), and if there is no termination request, the process returns to step 100 to continue the random test, and if there is a termination request, the test is terminated.
一方、ステップ１０３またはステップ１０７でランダム
試験プログラム２０のストールを検出したランダム試験
タスク１０は、ストールを検出した旨、ステップ１００
で生成されたランダム試験プログラム２０及び装置間イ
ンクフェイス７を介して続出した被試験情報処理装置２
のハードウェアの情報（例えばソフトウェアから見えな
いレジスタ等の内容やＥＩＦ （エラーインディケータ
フリノブフロノブ）の情報）をエラーメツセージとして
例えば外部記憶装置に出力する（１１２） 、そして、
被試験情報処理装置２を再度ランダム試験プログラムが
実行できる状態に初期設定しく１１３）。この後、ステ
ップ１１１で終了要求を検査し、終了要求が無ければス
テップ１００に戻りランダム試験を続行する。On the other hand, the random test task 10 that has detected a stall in the random test program 20 in step 103 or step 107 sends a message to the effect that the stall has been detected in step 100.
The information processing device 2 to be tested is successively transmitted via the random test program 20 generated by the device and the inter-device ink face 7.
Outputs hardware information (for example, the contents of registers that are invisible to the software and EIF (error indicator free knob) information) to, for example, an external storage device as an error message (112), and
The information processing device under test 2 is initialized to a state where the random test program can be executed again (113). Thereafter, a termination request is checked in step 111, and if there is no termination request, the process returns to step 100 to continue the random test.
以上、本発明の一実施例について説明したが、本発明は
以上の実施例にのみ限定されるものでなくその他各種付
加変更し得るものである。例えば、前記実施例は被試験
情報処理装置２を試験するための試験処理装置１を設け
、試験処理装置１でランダム試験プログラムの生成、ラ
ンダム試験プログラムの起動、実行結果の判定、エラー
情報の取得、ストール監視、試験続行を行なわせたが、
これらの処理を被試験情報処理装置２自体に行なわせる
ことにより、試験処理装置ｌを省略することも可能であ
る。また、試験内容として上記のように先行詞？ｆｆｎ
を有効と無効に切換えて両実行結果を比較するもの以外
の他の種類の試験を行なわせることも勿論可能である。Although one embodiment of the present invention has been described above, the present invention is not limited only to the above embodiment, and may be modified in various ways. For example, in the above embodiment, a test processing device 1 is provided for testing the information processing device under test 2, and the test processing device 1 generates a random test program, starts the random test program, determines the execution result, and obtains error information. , stall monitoring and test continuation were carried out, but
It is also possible to omit the test processing device 1 by having the information processing device under test 2 itself perform these processes. Also, is there an antecedent as mentioned above as part of the test content? ffn
Of course, it is also possible to conduct other types of tests other than the one in which the results of both executions are compared by switching between enable and disable.
以上説明したように、本発明は、ランダム試験プログラ
ムのストール監視手段と、試験続行手段とを備えている
ので、長時間の自動連続実行が可能となり、試験効率を
高めることができる効果がある。As described above, since the present invention includes a random test program stall monitoring means and a test continuation means, automatic continuous execution for a long time is possible, and the test efficiency can be improved.
第１図は本発明の一実施例の要部ブロック図、第２図は
ランダム試験タスク１０が生成したランダム試験プログ
ラム２０の内容の一例を示す図、第３図はランダム試験
タスク１０の処理の一例を示す流れ図、
第４図は被試験情報処理装置２が行なう処理の一例を示
す流れ図および、
第５図はストール監視手段１４の処理の一例を示す流れ
図である。
■は試験処理装置、２は被試験情報処理装置、３．４は
主記憶装置、５．６は命令処理部、７は装−面間インタ
フェイス、１０はランダム試験タスク、１１はランダム
試験プログラム生成手段、１２はランダム試験プログラ
ム起動手段、１３は実行結果判定手段、１４はストール
監視手段、工５は試験続行手段・２０はランダム試験プ
ログラム、３０はオペレーティング・ソステムである。FIG. 1 is a block diagram of a main part of an embodiment of the present invention, FIG. 2 is a diagram showing an example of the contents of a random test program 20 generated by the random test task 10, and FIG. 3 is a diagram showing the processing of the random test task 10. FIG. 4 is a flowchart showing an example of the processing performed by the information processing device under test 2, and FIG. 5 is a flowchart showing an example of the processing of the stall monitoring means 14. 2 is a test processing device, 2 is an information processing device under test, 3.4 is a main memory, 5.6 is an instruction processing unit, 7 is an interface between devices, 10 is a random test task, and 11 is a random test program 12 is a random test program starting means, 13 is an execution result determining means, 14 is a stall monitoring means, 5 is a test continuation means, 20 is a random test program, and 30 is an operating system.
Claims (1)
ランダム試験プログラムを前記主記憶装置に生成し実行
する情報処理装置の試験方式において、 ランダム試験プログラム生成手段と、 該生成手段で生成されたランダム試験プログラムを前記
情報処理装置上で起動させるランダム試験プログラム起
動手段と、 該起動手段によって起動させられたランダム試験プログ
ラムの実行結果を判定する実行結果判定手段と、 前記起動させられたランダム試験プログラムのストール
を監視するストール監視手段と、 該ストール監視手段でストールが検出されたとき前記情
報処理装置をランダム試験プログラムが実行できる状態
に再度設定してランダム試験を続行させる試験続行手段
とを具備したことを特徴する情報処理装置の試験方式。[Scope of Claim] A testing method for an information processing device that generates and executes a random test program in the main storage device for testing an information processing device connected to the main storage device, comprising: random test program generation means; Random test program starting means for starting the random test program generated by the generating means on the information processing device; Execution result determining means for determining the execution result of the random test program started by the starting means; a stall monitoring means for monitoring a stall in a random test program that has been run; and a test for continuing the random test by resetting the information processing device to a state in which the random test program can be executed when a stall is detected by the stall monitoring means. 1. A testing method for an information processing device, characterized by comprising a continuation means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60240547A JPS62100845A (en) | 1985-10-29 | 1985-10-29 | Test system for information processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60240547A JPS62100845A (en) | 1985-10-29 | 1985-10-29 | Test system for information processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62100845A true JPS62100845A (en) | 1987-05-11 |
Family
ID=17061148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60240547A Pending JPS62100845A (en) | 1985-10-29 | 1985-10-29 | Test system for information processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62100845A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04117531A (en) * | 1990-09-07 | 1992-04-17 | Koufu Nippon Denki Kk | Checking diagnostic program control system |
-
1985
- 1985-10-29 JP JP60240547A patent/JPS62100845A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04117531A (en) * | 1990-09-07 | 1992-04-17 | Koufu Nippon Denki Kk | Checking diagnostic program control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3715456B2 (en) | System and method for testing an embedded microprocessor system that includes physical and / or simulated hardware | |
| US6321289B1 (en) | Apparatus for automatically notifying operating system level applications of the occurrence of system management events | |
| US6463492B1 (en) | Technique to automatically notify an operating system level application of a system management event | |
| JPS62100845A (en) | Test system for information processor | |
| JPH1153225A (en) | Fault processor | |
| US11409635B2 (en) | Hacker-resistant anti-debug system | |
| JP2550708B2 (en) | Debug method | |
| JPS62139050A (en) | Instruction test system by control of maintenance and diagnosis processor | |
| JPH10269148A (en) | Circuit configuration element diagnosing device | |
| JPH02205956A (en) | Fault diagnostic device for dual port memory in multiprocessor system | |
| JPS6129948A (en) | Interface test system of composite processor | |
| JPS62100843A (en) | Test method for information processor | |
| JP2818437B2 (en) | Fault detection circuit | |
| JPS62100844A (en) | Test system for information processor | |
| JP2000298599A (en) | Automatic testing system for exchange software | |
| JPH03288205A (en) | Programmable controller system | |
| JPH01309138A (en) | In-circuit emulator | |
| JPH10340250A (en) | Method and load device for evaluating bus conflict operation | |
| JPH03184133A (en) | Pseudo fault generating mechanism for data processor | |
| JPS6121551A (en) | Interface controller | |
| JPS60107145A (en) | Test control system of computer system | |
| JPH01217646A (en) | Diagnostic process control system for data processor | |
| JPS60254251A (en) | Debug system | |
| JPH11102309A (en) | Debugging device, processor, and recording medium | |
| JPH02294767A (en) | Cpu fault detecting method for multiprocessor system |