JPS619900A - サンプル・ホ−ルド回路 - Google Patents
サンプル・ホ−ルド回路Info
- Publication number
- JPS619900A JPS619900A JP59130682A JP13068284A JPS619900A JP S619900 A JPS619900 A JP S619900A JP 59130682 A JP59130682 A JP 59130682A JP 13068284 A JP13068284 A JP 13068284A JP S619900 A JPS619900 A JP S619900A
- Authority
- JP
- Japan
- Prior art keywords
- hold
- sample
- input
- output
- analog switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、高速化、高精度化を図ったサンプル・ホー
ルド回路に関する。
ルド回路に関する。
サンプル・ホールド回路は、例えばA / D変換器の
入力回路に用いられて、第2図(、)に示すような入力
信号を一定の周期でサンプリングおよびホールドして、
第2図(b)に示すような信号を出力する。
入力回路に用いられて、第2図(、)に示すような入力
信号を一定の周期でサンプリングおよびホールドして、
第2図(b)に示すような信号を出力する。
第3図は、従来のサンプル・ホールド回路を示したもの
で、(a)が正相形、(b)が反転形である。正相形は
、入力端子10から入力した信号をバッファアンプ(入
力アンプ)12を介してアナログスイッチ14に加え、
アナログスイッチ14を一定の周期でオン、オフするこ
とにより、オン時に入力信号をコンデンサOに蓄え、コ
ンデンサCの電圧をバッファアンプ(出力アンプ)16
を介して出力端子18に導くようにしたものである。ま
た、反i形は入力端子20から入力した信号をアナログ
スイッチ22に加え、アナログスイッチ22を接点■、
■間で一定の周期で切り換えることにより、接点■に接
続時に入力信号を反転増幅器24の帰還回路に接続した
コンデンサCに蓄え、コンデンサCの電圧を出力端子2
6に導くようにしたものである。
で、(a)が正相形、(b)が反転形である。正相形は
、入力端子10から入力した信号をバッファアンプ(入
力アンプ)12を介してアナログスイッチ14に加え、
アナログスイッチ14を一定の周期でオン、オフするこ
とにより、オン時に入力信号をコンデンサOに蓄え、コ
ンデンサCの電圧をバッファアンプ(出力アンプ)16
を介して出力端子18に導くようにしたものである。ま
た、反i形は入力端子20から入力した信号をアナログ
スイッチ22に加え、アナログスイッチ22を接点■、
■間で一定の周期で切り換えることにより、接点■に接
続時に入力信号を反転増幅器24の帰還回路に接続した
コンデンサCに蓄え、コンデンサCの電圧を出力端子2
6に導くようにしたものである。
サンプル・ホールド回路としては、速いサンプリング周
波数で動作可能なこと、および入力信号を高精度でサン
プル・ホールドできることが要求される。サンプリング
周波数を高速化するには、サンプリング時間とホールド
時間を短縮することが必要である。サンプリング時間は
コンデンサCに完全に電圧がチャージされる時間で決ま
り、コンデンサCの値とチャージインピーダンスによっ
て決定され、コンデンサCの値およびチャージインピー
ダンスを小さくするほどサンプリング時間を知くするこ
とができる。ところが、コンデンサCの値を小さくしす
ぎるとホールド電圧が降下しやすくなるため限界があり
、またホールド電圧の降下を防ぐため出力アンプ16や
反転増幅器24をFET等の高入力インピーダンスにす
ると、コスト高になる。
波数で動作可能なこと、および入力信号を高精度でサン
プル・ホールドできることが要求される。サンプリング
周波数を高速化するには、サンプリング時間とホールド
時間を短縮することが必要である。サンプリング時間は
コンデンサCに完全に電圧がチャージされる時間で決ま
り、コンデンサCの値とチャージインピーダンスによっ
て決定され、コンデンサCの値およびチャージインピー
ダンスを小さくするほどサンプリング時間を知くするこ
とができる。ところが、コンデンサCの値を小さくしす
ぎるとホールド電圧が降下しやすくなるため限界があり
、またホールド電圧の降下を防ぐため出力アンプ16や
反転増幅器24をFET等の高入力インピーダンスにす
ると、コスト高になる。
また、チャージインピーダンスはアナログスイッチのオ
ン抵抗や駆動アンプ、駆動抵抗により限界がある。
ン抵抗や駆動アンプ、駆動抵抗により限界がある。
捷た、ホールド時間が短いと、例えばA/D変換器の入
力回路に適用した場合、A/D変換に使用できる時間が
短くなり、精度が悪くなる。
力回路に適用した場合、A/D変換に使用できる時間が
短くなり、精度が悪くなる。
また、1回のサンプリング周期でサンプリングとホール
ドを1回ずつ行なわなければならないので、出力アンプ
16や反転増幅器24にスルーレートの高いものが要求
される。
ドを1回ずつ行なわなければならないので、出力アンプ
16や反転増幅器24にスルーレートの高いものが要求
される。
この発明は、前記従来の技術における欠点を解決して、
精度を落とさすにサンプリング時間の短縮化を可能にし
て、サンプリング周波数の高速化を可能にしたサンプル
・ホールド回路を提供しようとするものである。
精度を落とさすにサンプリング時間の短縮化を可能にし
て、サンプリング周波数の高速化を可能にしたサンプル
・ホールド回路を提供しようとするものである。
゛この発明は、複数のサンプル脅ホールド回路を相互に
タイミングをずらしてサンプリングおよびホールドを行
ない、各サンプル・ホールド回路のホールド出力を切り
換えて出力するようにしたものである。
タイミングをずらしてサンプリングおよびホールドを行
ない、各サンプル・ホールド回路のホールド出力を切り
換えて出力するようにしたものである。
この発明の前記解決手段によれば、1つのサンプル・ホ
ールド回路のホールド時(出力時)に、他のサンプル・
ホールド回路はサンプリングを行なえるので、個々のサ
ンプル・ホールド回路にっいて見ればサンプリング時間
を十分確保しているにもかかわらす、全体としては見掛
は上サンプリング時間を短縮することができる(Oにす
ることもできる。)。したがって、従来と同じサンプリ
ング周波数であれば、サンプリング時間、ホールド時間
とも長くとることができ、精度を向上させることができ
る。サンプリング時間を長くとれる結果、コンデンサの
値を太きくシ、チャージ電流を小さくすることができ、
更に高精度化および低歪化が[1れる。また、サンプリ
ング時間、ホールド時間を長くとれるため、個々のサン
プル・ホールド回路の動作はゆつくしですみ、出力アン
プ等にスルーレートの高いものが不要となる。捷だ、コ
ンデンサの値を大きくできる結果、出力アンプ等の入力
インピーダンスはさほど高<彦<でもホールド電圧の降
下を防ぐことができ、I・’ET入力等の高入力インピ
ーダンスのものが不要となり、バイポーラ入力のものを
用いることができ、コスト的にも有利になる。
ールド回路のホールド時(出力時)に、他のサンプル・
ホールド回路はサンプリングを行なえるので、個々のサ
ンプル・ホールド回路にっいて見ればサンプリング時間
を十分確保しているにもかかわらす、全体としては見掛
は上サンプリング時間を短縮することができる(Oにす
ることもできる。)。したがって、従来と同じサンプリ
ング周波数であれば、サンプリング時間、ホールド時間
とも長くとることができ、精度を向上させることができ
る。サンプリング時間を長くとれる結果、コンデンサの
値を太きくシ、チャージ電流を小さくすることができ、
更に高精度化および低歪化が[1れる。また、サンプリ
ング時間、ホールド時間を長くとれるため、個々のサン
プル・ホールド回路の動作はゆつくしですみ、出力アン
プ等にスルーレートの高いものが不要となる。捷だ、コ
ンデンサの値を大きくできる結果、出力アンプ等の入力
インピーダンスはさほど高<彦<でもホールド電圧の降
下を防ぐことができ、I・’ET入力等の高入力インピ
ーダンスのものが不要となり、バイポーラ入力のものを
用いることができ、コスト的にも有利になる。
また逆に、サンプル時間、ホールド時間を従来のものと
同じにすれば、サンプリング周波数を高くすることがで
きる。
同じにすれば、サンプリング周波数を高くすることがで
きる。
なお、との発明は、各サンプル・ホールド回路に共通の
信号を入力に使用するほか、異利・の信号を入力してミ
キサとして各信号のホールド値を時分割的に出力するの
にも利用することができる。
信号を入力に使用するほか、異利・の信号を入力してミ
キサとして各信号のホールド値を時分割的に出力するの
にも利用することができる。
〔実施例1〕
この発明の一実施例を第1図に示す。これは、各サンプ
ル會ホールド回路に共通の信号を入力した場合の正相形
の実施例であり、例えばA / D変換蕗の入力回路に
利用される。
ル會ホールド回路に共通の信号を入力した場合の正相形
の実施例であり、例えばA / D変換蕗の入力回路に
利用される。
第1図において、入力端子30から人力された信号は、
バッファアンプ32.34を介してアナログスイッチ3
6.38にそれぞれ人力芒れる。
バッファアンプ32.34を介してアナログスイッチ3
6.38にそれぞれ人力芒れる。
アナログスイッチ36.38は一定の周期で交互にオン
、オフされる。アナログスイッチ36.38のオン時の
出力は、コンデンサC1,C2にそれぞれ蓄えられる。
、オフされる。アナログスイッチ36.38のオン時の
出力は、コンデンサC1,C2にそれぞれ蓄えられる。
コンデンサ01,02の電圧はバッファアンプ40.4
2を介してアナログスイッチ44の接点■、■にそれぞ
れ入力される。アナログスイッチ44は、アナログスイ
ッチ36.38に連動して、いずれかオンしている方(
ホールド動作中の方)に接続される。すなわち、アナロ
グスイッチ36がオフ、アナログスイッチ38がオンで
あれば接点■側に接続され、アナログスイッチ36がオ
ン、アナログスイッチ38がオフであれば、接点■側に
接続される。アナログスイッチ44の出力は、バッファ
アンプ46を介して出力端子48に導かれる。彦お、用
途によってはバッファアンプ40.42は不要である。
2を介してアナログスイッチ44の接点■、■にそれぞ
れ入力される。アナログスイッチ44は、アナログスイ
ッチ36.38に連動して、いずれかオンしている方(
ホールド動作中の方)に接続される。すなわち、アナロ
グスイッチ36がオフ、アナログスイッチ38がオンで
あれば接点■側に接続され、アナログスイッチ36がオ
ン、アナログスイッチ38がオフであれば、接点■側に
接続される。アナログスイッチ44の出力は、バッファ
アンプ46を介して出力端子48に導かれる。彦お、用
途によってはバッファアンプ40.42は不要である。
第1図の回路の動作を第4図に示す。(a)の入力信号
に対し% (b) I (d)に示すようにアナログス
イッチ36.38をデユーティ50%でオン、オフする
ことによシ、コンデンサ01,02に(c)、(e)に
示す電圧が蓄えられ、アナログスイッチ44をボールド
側に交互に接続することにより、(g)に示すような出
力信号が得られる。
に対し% (b) I (d)に示すようにアナログス
イッチ36.38をデユーティ50%でオン、オフする
ことによシ、コンデンサ01,02に(c)、(e)に
示す電圧が蓄えられ、アナログスイッチ44をボールド
側に交互に接続することにより、(g)に示すような出
力信号が得られる。
この例ではサンプリング時間−ホールド時間としておp
l一方のホールド時間に他方のサンプリングが行なわれ
るので、全体としては見掛は上サンプリング時間はOと
なる。したがって、個々の回路について見れば、サンプ
リング時間とホールド時間を十分に長く取ることができ
、精度を向上させることができる。ち々みに、従来のサ
ンプル・ホールド回路で同じサンプリング周波数を得よ
うとすると、(h)に示すように、サンプリング時間な
シ、それだけ高速動作が要求される。
l一方のホールド時間に他方のサンプリングが行なわれ
るので、全体としては見掛は上サンプリング時間はOと
なる。したがって、個々の回路について見れば、サンプ
リング時間とホールド時間を十分に長く取ることができ
、精度を向上させることができる。ち々みに、従来のサ
ンプル・ホールド回路で同じサンプリング周波数を得よ
うとすると、(h)に示すように、サンプリング時間な
シ、それだけ高速動作が要求される。
第1図のサンプル・ホールド回路では、サンプリング時
間を長く取れる結果、コンデンサ01゜02′の値を大
きく、チャージ電流を小さく設計でき、高精度化、低歪
化が図れる。また、コンデンサ01,02を大きくでき
る結果、バッファアンプ40,42.1)るいはバッフ
ァアンプ46にFET入力等高入力インピーダンスのも
のが不要となり、コスト的にも有利となる。また、ホー
ルド時間を長く取れる結果、A/D変換器に適用した場
合にA/’D変換に使用する時間が長く取れ、A/D変
換の精度を向上させることができる。また、サンプル時
間、ホールド時間を長く取れる結果、バッファアンプ4
0,42.46に従来のものほど高速動作が要求されず
、スルーレートの高いものが不要となる。
間を長く取れる結果、コンデンサ01゜02′の値を大
きく、チャージ電流を小さく設計でき、高精度化、低歪
化が図れる。また、コンデンサ01,02を大きくでき
る結果、バッファアンプ40,42.1)るいはバッフ
ァアンプ46にFET入力等高入力インピーダンスのも
のが不要となり、コスト的にも有利となる。また、ホー
ルド時間を長く取れる結果、A/D変換器に適用した場
合にA/’D変換に使用する時間が長く取れ、A/D変
換の精度を向上させることができる。また、サンプル時
間、ホールド時間を長く取れる結果、バッファアンプ4
0,42.46に従来のものほど高速動作が要求されず
、スルーレートの高いものが不要となる。
また、サンプリング時間、ホールド時間を従来のものと
同じにすれば、サンプリング周波数を従来のものに比べ
て2倍の周波数としたものと等価にすることができる。
同じにすれば、サンプリング周波数を従来のものに比べ
て2倍の周波数としたものと等価にすることができる。
〔実施例2〕
この発明の他の実施例を第5図に示す。これは、反転形
として構成したものである。
として構成したものである。
第5図において、入力端子50から入力される信号はア
ナログスイッチ52.54に加えられる。
ナログスイッチ52.54に加えられる。
アナログスイッチ52.54は交互にオン(接点■側に
接続)、オフ(接点■側に接続)され、オン時に入力信
号を反転増幅器56.58の帰還回路に接続したコンデ
ンサ03,04にそれぞれ蓄える。反転増幅器56.5
8の出力は、アナログスイッチ60の接点■、■にそれ
ぞれ入力される。
接続)、オフ(接点■側に接続)され、オン時に入力信
号を反転増幅器56.58の帰還回路に接続したコンデ
ンサ03,04にそれぞれ蓄える。反転増幅器56.5
8の出力は、アナログスイッチ60の接点■、■にそれ
ぞれ入力される。
アナログスイッチ60は、アナログスイッチ52゜54
に連動してこれらのうちいずれかオフ(接点■側に接続
)の方(ホールド動作中の方)に接続される。すなわち
アナログスイッチ60は、アナログスイッチ52がオフ
、アナログスイッチ54がオンであれば、接点■側に接
続され、アナログスイッチ52がオン、アナログスイッ
チ54がオフであれば、接点■側に接続される。アナロ
グスイッチ60の出力は反増増幅器62を介して出力端
子64に導かれる。
に連動してこれらのうちいずれかオフ(接点■側に接続
)の方(ホールド動作中の方)に接続される。すなわち
アナログスイッチ60は、アナログスイッチ52がオフ
、アナログスイッチ54がオンであれば、接点■側に接
続され、アナログスイッチ52がオン、アナログスイッ
チ54がオフであれば、接点■側に接続される。アナロ
グスイッチ60の出力は反増増幅器62を介して出力端
子64に導かれる。
第5図のサンプル・ホールド回路においては、コンデン
サC3、C4の波形が第1図のサンプル・糸−ルド回路
のコンデンサ01,02の波形(第4 ml(C) 、
(e) )と逆に々るほがは、第1図の回路と同様に
動作する。
サC3、C4の波形が第1図のサンプル・糸−ルド回路
のコンデンサ01,02の波形(第4 ml(C) 、
(e) )と逆に々るほがは、第1図の回路と同様に
動作する。
〔実施例3〕
前記第1図および第5図の実施例においては、2つのサ
ンプル・ホールド回路を切り換えるようにしたが、それ
以上のサンプル・ホールド回路を切り換えるようにする
こともできる。例えば、第6図は3つのサンプル・ホー
ルド回路を切り換えるようにしたもので、入力端子70
から入力した信号ヲハツファアンプ72,74.76を
介してアナログスイッチ78,80.82にそれぞれ入
力し、これらをいずれか1つずつ交互にオフすることに
より、コンデンサ05.06.07に入力信号を蓄え、
コンデンサ05,06,07の出力電圧をバッファアン
プ84,86.88を介してアナログスイッチ90に入
力し、アナログスイッチ90をアナログスイッチ78,
80.82のうちいずれかオフしている力に接続し、ア
ナログスイッチ90の出力をバッファアンプ92を介し
て出力端子94に導くようにしたものでおる。
ンプル・ホールド回路を切り換えるようにしたが、それ
以上のサンプル・ホールド回路を切り換えるようにする
こともできる。例えば、第6図は3つのサンプル・ホー
ルド回路を切り換えるようにしたもので、入力端子70
から入力した信号ヲハツファアンプ72,74.76を
介してアナログスイッチ78,80.82にそれぞれ入
力し、これらをいずれか1つずつ交互にオフすることに
より、コンデンサ05.06.07に入力信号を蓄え、
コンデンサ05,06,07の出力電圧をバッファアン
プ84,86.88を介してアナログスイッチ90に入
力し、アナログスイッチ90をアナログスイッチ78,
80.82のうちいずれかオフしている力に接続し、ア
ナログスイッチ90の出力をバッファアンプ92を介し
て出力端子94に導くようにしたものでおる。
第6図のサンプル・ホールド回路における各アナログス
イッチ78,80,82.90の動作を第7図(、)
、 (b) 、 (C) 、 (d)にそれぞれ示す。
イッチ78,80,82.90の動作を第7図(、)
、 (b) 、 (C) 、 (d)にそれぞれ示す。
第7図(e)は、比較のために2つのサンプル・ホール
ド回路を具えた前記第1図の回路における同一サンプリ
ング周波数時のスイッチ36の動作を示したものである
。これによれば、3つのサンプル・ホールド回路を具え
たものは、2つのサンプル・ホールド回路を具えたもの
に比べて2倍のサンプリング時間を取ることができ、よ
りコンデンサの値を大きく、チャージ電流を小さくでき
、高精度化、低歪化が図れる。
ド回路を具えた前記第1図の回路における同一サンプリ
ング周波数時のスイッチ36の動作を示したものである
。これによれば、3つのサンプル・ホールド回路を具え
たものは、2つのサンプル・ホールド回路を具えたもの
に比べて2倍のサンプリング時間を取ることができ、よ
りコンデンサの値を大きく、チャージ電流を小さくでき
、高精度化、低歪化が図れる。
〔実施例4〕
この発明の更に別の実施例を第8図に示す。これは、各
サンプルホールド回路に異種の信号を入力してミキサと
して利用したもので、例えば〜生変換器において2チャ
ンネル以上の信号を時分割で変換する場合に利用される
。
サンプルホールド回路に異種の信号を入力してミキサと
して利用したもので、例えば〜生変換器において2チャ
ンネル以上の信号を時分割で変換する場合に利用される
。
第8図において、入力端子100,102には異種の信
号が入力される。入力端子100に入力された信号は、
バッファアンプ1.04を介してアナログスイッチ10
6に入力される。1だ、入力端子102から入力された
信号は、バッファアンプ108を介してアナログスイッ
チ110に入力される。アナログスイッチ106,11
0はデユーティ50%で交互にオン、オフされ、入力信
号をコンデンサ08,09に蓄える。コンデンサ08.
09の出力電圧はバッファアンプ112゜114を介し
て、アナログスイッチ116の接点■、■にそれぞれ入
力される。アナログスイッチ1]6はアナログスイッチ
106,110のうちいずれかオフしている方に接続さ
れる。アナログスイッチ116の出力は、バッファアン
プ118を介して出力端子120に導かれる。これによ
り、出力端子120からは、2つの入力信号のサンプル
・ホールド出力の時分割波形が得られる。
号が入力される。入力端子100に入力された信号は、
バッファアンプ1.04を介してアナログスイッチ10
6に入力される。1だ、入力端子102から入力された
信号は、バッファアンプ108を介してアナログスイッ
チ110に入力される。アナログスイッチ106,11
0はデユーティ50%で交互にオン、オフされ、入力信
号をコンデンサ08,09に蓄える。コンデンサ08.
09の出力電圧はバッファアンプ112゜114を介し
て、アナログスイッチ116の接点■、■にそれぞれ入
力される。アナログスイッチ1]6はアナログスイッチ
106,110のうちいずれかオフしている方に接続さ
れる。アナログスイッチ116の出力は、バッファアン
プ118を介して出力端子120に導かれる。これによ
り、出力端子120からは、2つの入力信号のサンプル
・ホールド出力の時分割波形が得られる。
A/D変換器に適用した場合、2つの入力信号に対して
同一タイミングでの変換とは愈らないが、後のD /
A変換の際に1台のD/A変換器で時分割に変換すれば
、結果的には2つの入力信号間の位相差はなくなる。
同一タイミングでの変換とは愈らないが、後のD /
A変換の際に1台のD/A変換器で時分割に変換すれば
、結果的には2つの入力信号間の位相差はなくなる。
なお、このミキサとしての利用も2人力に限らずそれ以
上の入力数とすることもできる。
上の入力数とすることもできる。
以上説明したように、この発明によれば、複数のサンプ
ル・ホールド回路を相互にタイミングをすらしてサンプ
リングおよびホールドを行ない、各サンプルホールド回
路のホールド出力を切り換え−て出力するようにしたの
で、1つのサンプル書ホールド回路のホールド時(出力
時)に、他のサンプル・ホールド回路はサンプリングを
行なうことができ、個々のサンプル・ホールド回路につ
いて見ればサンプリング時間を十分確保しているにもか
かわらず、全体としては見掛は上サンプリング時間を短
縮することができる(0にすることもできる。)。しだ
がって、従来と同じサンプリング周波数であれば、サン
プリング時間、ホールド時間とも長くとることができ、
精度を向上させることができる。サンプリング時間を長
くとれる結果、コンデンサの値を太きくシ、チャージ電
流を小さくすることができ、更に高精度化しよび低歪化
が図れる。また、サンプリング時間、ホールド時間を長
くとれるため、個々のサンプル・ホールド回路の動作は
ゆっくりですみ、出力アンプ等にスルーレートの高いも
のが不要となる。また、コンデンサの値を大きくできる
結果、出力アンプ等の入力インピーダンスはさほど高く
なくてもホールド電圧の降下を防ぐことができ、FET
入力等の高入力インピータンスのものが不要となり、パ
イポーラ入力のものを用いることができ、コスト的にも
有利になる。
ル・ホールド回路を相互にタイミングをすらしてサンプ
リングおよびホールドを行ない、各サンプルホールド回
路のホールド出力を切り換え−て出力するようにしたの
で、1つのサンプル書ホールド回路のホールド時(出力
時)に、他のサンプル・ホールド回路はサンプリングを
行なうことができ、個々のサンプル・ホールド回路につ
いて見ればサンプリング時間を十分確保しているにもか
かわらず、全体としては見掛は上サンプリング時間を短
縮することができる(0にすることもできる。)。しだ
がって、従来と同じサンプリング周波数であれば、サン
プリング時間、ホールド時間とも長くとることができ、
精度を向上させることができる。サンプリング時間を長
くとれる結果、コンデンサの値を太きくシ、チャージ電
流を小さくすることができ、更に高精度化しよび低歪化
が図れる。また、サンプリング時間、ホールド時間を長
くとれるため、個々のサンプル・ホールド回路の動作は
ゆっくりですみ、出力アンプ等にスルーレートの高いも
のが不要となる。また、コンデンサの値を大きくできる
結果、出力アンプ等の入力インピーダンスはさほど高く
なくてもホールド電圧の降下を防ぐことができ、FET
入力等の高入力インピータンスのものが不要となり、パ
イポーラ入力のものを用いることができ、コスト的にも
有利になる。
また、逆にサンプル時間、ホールド時間を従来のものと
同じにすれば、サンプリング周波数を高くすることがで
きる。
同じにすれば、サンプリング周波数を高くすることがで
きる。
第1図は、単一信号2人力正相形として構成したこの発
明の一実施例を示す回路図である。 第2図は、サンプル・ホールド回路の基本的な動作を示
す波形図である。 第3図は、従来のサンプル・ホールド回路を示す回路図
で、(a)は正相形、(b)は反転形である。 第4図は、第1図の回路の動作波形図である。 第5図は、単一信号2人力反転形として構成したこの発
明の一実施例を示す回路図である。 第6図は、単一信号3人力正相形として構成したこの発
明の一実施例を示す回路図である。 第7図は、第6図の回路の動作波形図である。 第8図は、2信号2人力正相形として構成したこの発明
の一実施例を示す回路図である。 36.38,52,54,78,80.’82゜106
.110・・・サンプル榔ホールド用アナログスイッチ
、44,60,90,116・・・出力切換用アナログ
スイッチ。 第3図 第4図 9M
明の一実施例を示す回路図である。 第2図は、サンプル・ホールド回路の基本的な動作を示
す波形図である。 第3図は、従来のサンプル・ホールド回路を示す回路図
で、(a)は正相形、(b)は反転形である。 第4図は、第1図の回路の動作波形図である。 第5図は、単一信号2人力反転形として構成したこの発
明の一実施例を示す回路図である。 第6図は、単一信号3人力正相形として構成したこの発
明の一実施例を示す回路図である。 第7図は、第6図の回路の動作波形図である。 第8図は、2信号2人力正相形として構成したこの発明
の一実施例を示す回路図である。 36.38,52,54,78,80.’82゜106
.110・・・サンプル榔ホールド用アナログスイッチ
、44,60,90,116・・・出力切換用アナログ
スイッチ。 第3図 第4図 9M
Claims (1)
- 複数のサンプル・ホールド回路を相互にタイミングを
ずらしてサンプリングおよびホールドを行ない、各サン
プル・ホールド回路のホールド出力を切り換えて出力す
るようにしたことを特徴とするサンプル・ホールド回路
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59130682A JPS619900A (ja) | 1984-06-25 | 1984-06-25 | サンプル・ホ−ルド回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59130682A JPS619900A (ja) | 1984-06-25 | 1984-06-25 | サンプル・ホ−ルド回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS619900A true JPS619900A (ja) | 1986-01-17 |
Family
ID=15040091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59130682A Pending JPS619900A (ja) | 1984-06-25 | 1984-06-25 | サンプル・ホ−ルド回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS619900A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5296751A (en) * | 1991-03-25 | 1994-03-22 | Sharp Kabushiki Kaisha | Sample-and-hold circuit |
US5304866A (en) * | 1991-04-15 | 1994-04-19 | Sharp Kabushiki Kaisha | Sample-and-hold circuit |
JPH08273388A (ja) * | 1995-03-31 | 1996-10-18 | Nec Corp | サンプル・ホールド回路 |
JP2002288991A (ja) * | 2001-03-27 | 2002-10-04 | Shimada Phys & Chem Ind Co Ltd | 自動サンプルホールド装置及びパルス変調高周波信号発生装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5712493A (en) * | 1980-06-26 | 1982-01-22 | Kokusai Electric Co Ltd | Parallel type sample holding circuit |
-
1984
- 1984-06-25 JP JP59130682A patent/JPS619900A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5712493A (en) * | 1980-06-26 | 1982-01-22 | Kokusai Electric Co Ltd | Parallel type sample holding circuit |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5296751A (en) * | 1991-03-25 | 1994-03-22 | Sharp Kabushiki Kaisha | Sample-and-hold circuit |
US5304866A (en) * | 1991-04-15 | 1994-04-19 | Sharp Kabushiki Kaisha | Sample-and-hold circuit |
JPH08273388A (ja) * | 1995-03-31 | 1996-10-18 | Nec Corp | サンプル・ホールド回路 |
JP2002288991A (ja) * | 2001-03-27 | 2002-10-04 | Shimada Phys & Chem Ind Co Ltd | 自動サンプルホールド装置及びパルス変調高周波信号発生装置 |
JP4754704B2 (ja) * | 2001-03-27 | 2011-08-24 | 島田理化工業株式会社 | 自動サンプルホールド装置及びパルス変調高周波信号発生装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6437720B1 (en) | Code independent charge transfer scheme for switched-capacitor digital-to-analog converter | |
CN102223148B (zh) | Ad转换器 | |
JPS59126319A (ja) | チヨツパ形コンパレ−タ | |
JPH08273388A (ja) | サンプル・ホールド回路 | |
TW200522485A (en) | Time-division electric current sensing circuit applied in multiphase converter | |
JPS619900A (ja) | サンプル・ホ−ルド回路 | |
JP2008306580A5 (ja) | ||
US20200243152A1 (en) | Circuit with capacitors and corresponding method | |
US7098829B2 (en) | Digital to analog conversion | |
CN210431392U (zh) | 模数转换器电路 | |
JP2565195B2 (ja) | チヨツパ型コンパレ−タ | |
JP2844650B2 (ja) | スイツチトキヤパシタ方式出力電圧制御回路 | |
JPS62231499A (ja) | サンプルホ−ルド回路 | |
CN110492887B (zh) | 模数转换器电路 | |
JPH02274015A (ja) | 2重サンプルホールド回路 | |
JPS61152130A (ja) | コンパレ−タ | |
JPH036119A (ja) | アナログ信号切換回路 | |
JPS59135926A (ja) | A/d変換器 | |
JPS57162185A (en) | Sample holding circuit | |
JP3070237B2 (ja) | スイッチトキャパシタサンプルホールド遅延回路 | |
JPS5929401Y2 (ja) | 多点アナグロ入力装置 | |
SU1107234A1 (ru) | Преобразователь переменного напр жени в переменное дл испытательных установок | |
JPS58159023A (ja) | アナログ・デジタル変換回路 | |
JPH01321729A (ja) | A−d変換器 | |
JPH0736525B2 (ja) | 出力バッファ回路及びその駆動方法 |