JPS6196806A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPS6196806A JPS6196806A JP59217664A JP21766484A JPS6196806A JP S6196806 A JPS6196806 A JP S6196806A JP 59217664 A JP59217664 A JP 59217664A JP 21766484 A JP21766484 A JP 21766484A JP S6196806 A JPS6196806 A JP S6196806A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- transistor
- base
- amplifier circuit
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、差動増幅回路、詳しくは、同差動増幅回路を
構成するトランジスタのＨＦＥ が変化しても、オフセ
ント電圧が大きくならない差動増幅回路に関する。
構成するトランジスタのＨＦＥ が変化しても、オフセ
ント電圧が大きくならない差動増幅回路に関する。
従来例の構成とその間頂点
第１図に従来例を示す。第１図で、１は電源端子、２は
定電流源、３，４はカレントミラーを構成するＮＰＮ）
ランジスタ対、５，６は差動増幅回路を構成するＰＮＰ
）ランジスタ対、７は接地端子、８．９は各エミッタ抵
抗、１０．１１は入力端子、１２は出力端子である。第
１図において、トランジスタ３．４のエミッタ面積を等
しく設定すれば、トランジスタ３．４のベース、エミッ
タ間電圧は等しくなる。したがってトランジスタ３のコ
レクタ電流を工。、トランジスタ４のコレクタ電流ｉＩ
。とすれば、次式が成立する。
定電流源、３，４はカレントミラーを構成するＮＰＮ）
ランジスタ対、５，６は差動増幅回路を構成するＰＮＰ
）ランジスタ対、７は接地端子、８．９は各エミッタ抵
抗、１０．１１は入力端子、１２は出力端子である。第
１図において、トランジスタ３．４のエミッタ面積を等
しく設定すれば、トランジスタ３．４のベース、エミッ
タ間電圧は等しくなる。したがってトランジスタ３のコ
レクタ電流を工。、トランジスタ４のコレクタ電流ｉＩ
。とすれば、次式が成立する。
Ｉ、：Ｉ４ ・・・・・・−・・・・・・・・
・・・（１）またＰＮＰ ）ランジスタ５のコレクタ電
流を１５とすれば、 工３ Ｉ −Ｉ −２−＝Ｏ（２） ５ ３ ＨＦＥ （２）式は、変形し、さらに（１）式と関連させて、（
３）式で表わされる。
・・・（１）またＰＮＰ ）ランジスタ５のコレクタ電
流を１５とすれば、 工３ Ｉ −Ｉ −２−＝Ｏ（２） ５ ３ ＨＦＥ （２）式は、変形し、さらに（１）式と関連させて、（
３）式で表わされる。
ここでＨＦＥはトランジスタ３，４の電流増幅率すれば
、 となり、ＨＦＥ が変化すれば、カレントミラー比も変
化し、またカレントミラー比が１になることはない。
、 となり、ＨＦＥ が変化すれば、カレントミラー比も変
化し、またカレントミラー比が１になることはない。
したがって、第１図の差動増幅回路はかならず。
オフセット電圧が生じる。またエミッタ抵抗８゜９の値
が大きいほどオフセット電圧は大きくなる。
が大きいほどオフセット電圧は大きくなる。
発明の目的
本発明は、ＨＦＥ が変化してもカレントミラー比がほ
とんど変化せず、したがって、オフセット電圧が小さく
、さらには、差動増幅回路の増幅度を小さくするために
エミッタ抵抗を大きくしても、オフセット電圧が大きく
ならない差動増幅回路を提供するものである。
とんど変化せず、したがって、オフセット電圧が小さく
、さらには、差動増幅回路の増幅度を小さくするために
エミッタ抵抗を大きくしても、オフセット電圧が大きく
ならない差動増幅回路を提供するものである。
発明の構成
本発明は、互いにエミッタ抵抗を介して接続した共通エ
ミッタ点と一方の電源端子との間に第１の電流源を有す
る差動対の一方のトランジスタコレクタに、第３のトラ
ンジスタのコレクタ、ベース抵抗を介して同トランジス
タのベース、なラヒに第４のトランジスタのベースとを
それぞれ接続するとともに、前記第３および第４のトラ
ンジスタの各エミッタを他方の電源端子に接続し、前記
第４のトランジスタのコレクタと前記一方の電源端子と
の間に第２の電流源を接続した差動増幅回路であり、こ
れにより、オフセット電圧零の出力特性が得られる。
ミッタ点と一方の電源端子との間に第１の電流源を有す
る差動対の一方のトランジスタコレクタに、第３のトラ
ンジスタのコレクタ、ベース抵抗を介して同トランジス
タのベース、なラヒに第４のトランジスタのベースとを
それぞれ接続するとともに、前記第３および第４のトラ
ンジスタの各エミッタを他方の電源端子に接続し、前記
第４のトランジスタのコレクタと前記一方の電源端子と
の間に第２の電流源を接続した差動増幅回路であり、こ
れにより、オフセット電圧零の出力特性が得られる。
実施例の説明
第２図に本発明の実施例を示す。差動増幅回路を構成す
るＰＮＰトランジスタ５，６の一方のトランジスタのコ
レクタにトランジスタ１５のコレクタを接続し、同トラ
ンジスタ１５のベースは、抵抗１６を介して、トランジ
スター５のコレクタに接続する。トランジスタ１４０ベ
ースはトランジスタ１５のコレクタに接続し、トランジ
スタ１５．１６のエミッタはそれぞれ接地端子７に接続
する。トランジスター４のコレクタは出力端子１２とす
ると共に定電流源１３に接続する。定電流源１３の電流
値は、定電流源２の電流値の二に設定する。
るＰＮＰトランジスタ５，６の一方のトランジスタのコ
レクタにトランジスタ１５のコレクタを接続し、同トラ
ンジスタ１５のベースは、抵抗１６を介して、トランジ
スター５のコレクタに接続する。トランジスタ１４０ベ
ースはトランジスタ１５のコレクタに接続し、トランジ
スタ１５．１６のエミッタはそれぞれ接地端子７に接続
する。トランジスター４のコレクタは出力端子１２とす
ると共に定電流源１３に接続する。定電流源１３の電流
値は、定電流源２の電流値の二に設定する。
第３図示の回路構成にすれば、ＨＦＥ が変化した場合
でも差動増幅回路のオフセット電圧の変化を防止するこ
とができる。
でも差動増幅回路のオフセット電圧の変化を防止するこ
とができる。
ここでトランジスター５のコレクタ電流をＩ、６、トラ
ンジスター４のコレクタ電流を”１４、トランジスタ１
４０ペース、エミッタ間電圧をｖＢＥ１４、トランジス
ター５のベース、エミッタ間電圧をｖＢＥ１５、抵抗１
６の抵抗値をＲ１６、トランジスタ１４，１５５の飽和
電流をＴｓ、トランジスタ６のコレクタ電流を１６とす
れば、 （５ン式は、次のように置き換えることができる。
ンジスター４のコレクタ電流を”１４、トランジスタ１
４０ペース、エミッタ間電圧をｖＢＥ１４、トランジス
ター５のベース、エミッタ間電圧をｖＢＥ１５、抵抗１
６の抵抗値をＲ１６、トランジスタ１４，１５５の飽和
電流をＴｓ、トランジスタ６のコレクタ電流を１６とす
れば、 （５ン式は、次のように置き換えることができる。
（６）式から、（８）式が導かれる。
が導かれる。
したがって（８）式は、
（１ｏ）式が成立するように抵抗１６を設定すれば、化
せず、したがって差動増幅回路のオフセット電圧も一定
に保持される。
せず、したがって差動増幅回路のオフセット電圧も一定
に保持される。
ただし、ｑは電子の電荷、ｋはボルツマン定数、Ｔは絶
対温度である。
対温度である。
例えば、ｌ６＝２００ μＡ、ＨｙＥ＝ １００＋７）
場合は、（１ｏ）式からＲ１６＝２６０Ｑが得られる。
場合は、（１ｏ）式からＲ１６＝２６０Ｑが得られる。
ＨＦ Ｅ ＝ ５０に変化した場合も同様に（１Ｑ）式
から、を一定に保持することができる。したがって、上
記の回路状態では、定電流源２の電流を４００μＡ、定
電流源１３の電流を２００μＡに設定し、抵抗８．９の
値が等しく差動増幅回路を構成するＰＮＰトランジスタ
５，６の特性が同じであれば、ＮＰＮトランジスタ１４
．１５のＨＦＥ が変化しても、差動増幅回路のオフセ
ット電圧をｏＶに保持することができる。
から、を一定に保持することができる。したがって、上
記の回路状態では、定電流源２の電流を４００μＡ、定
電流源１３の電流を２００μＡに設定し、抵抗８．９の
値が等しく差動増幅回路を構成するＰＮＰトランジスタ
５，６の特性が同じであれば、ＮＰＮトランジスタ１４
．１５のＨＦＥ が変化しても、差動増幅回路のオフセ
ット電圧をｏＶに保持することができる。
発明の効果
本発明によれば、ＨＦＫ が変化してもオフセット電圧
をＯＶに保持することができる。また発振安定性を高め
るため、エミッタ抵抗を大きくして相互コンダクタンス
を小さくした場合にも、ＨＦＥの変化によるオフセット
電圧の増大を防止することができる。
をＯＶに保持することができる。また発振安定性を高め
るため、エミッタ抵抗を大きくして相互コンダクタンス
を小さくした場合にも、ＨＦＥの変化によるオフセット
電圧の増大を防止することができる。
第１図は、従来の差動増幅回路図、第２図は本発明実施
例の差動増幅回路図である。 １・・・・・・電源端子、２，１３・・・・一定電流源
、３゜４．１４．１５・・・・、−ＮＰＮ）ランジスタ
、５，６・・・・、、ＰＮＰトランジスタ、７・・・・
・・接地端子、８゜９・・・・・・エミッタ抵抗、１０
．１１・・・・・・入力端子、１２・・・・・・出力端
子、１６・・・・・・ベース抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第 ２ 図 ７′
例の差動増幅回路図である。 １・・・・・・電源端子、２，１３・・・・一定電流源
、３゜４．１４．１５・・・・、−ＮＰＮ）ランジスタ
、５，６・・・・、、ＰＮＰトランジスタ、７・・・・
・・接地端子、８゜９・・・・・・エミッタ抵抗、１０
．１１・・・・・・入力端子、１２・・・・・・出力端
子、１６・・・・・・ベース抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第 ２ 図 ７′
Claims (1)
- 互いにエミッタ抵抗を介して接続した共通エミッタ点と
一方の電源端子との間に第１の電流源を有する差動対の
一方のトランジスタコレクタに、第３のトランジスタの
コレクタ、ベース抵抗を介して同トランジスタのベース
、ならびに第４のトランジスタのベースとをそれぞれ接
続するとともに、前記第３および第４のトランジスタの
各エミッタを他方の電源端子に接続し、前記第４のトラ
ンジスタのコレクタと前記一方の電源端子との間に第２
の電流源を接続した差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59217664A JPS6196806A (ja) | 1984-10-17 | 1984-10-17 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59217664A JPS6196806A (ja) | 1984-10-17 | 1984-10-17 | 差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6196806A true JPS6196806A (ja) | 1986-05-15 |
Family
ID=16707780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59217664A Pending JPS6196806A (ja) | 1984-10-17 | 1984-10-17 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6196806A (ja) |
-
1984
- 1984-10-17 JP JP59217664A patent/JPS6196806A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6218807A (ja) | カレントミラ−回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS6196806A (ja) | 差動増幅回路 | |
| JPH05143181A (ja) | 定電圧回路 | |
| JPS6258009B2 (ja) | ||
| JP2604359B2 (ja) | 基準電圧発生回路 | |
| JPS5855455Y2 (ja) | 定電流回路 | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JPS58181310A (ja) | 電圧利得制御増幅装置 | |
| JPS62234406A (ja) | 電力増幅回路 | |
| JPS6362404A (ja) | 電流増幅回路 | |
| JPH066612Y2 (ja) | 可変利得回路 | |
| JPS6323573B2 (ja) | ||
| JP2604043Y2 (ja) | 基準電圧源回路 | |
| JPH01179507A (ja) | 利得安定化差動増幅器 | |
| JPH0448011Y2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| JP2573279B2 (ja) | 電流変換回路 | |
| JPH0317464Y2 (ja) | ||
| JPS59171822A (ja) | 温度検出回路 | |
| JPS58141012A (ja) | バイアス回路 | |
| JPH0153931B2 (ja) | ||
| JPH0363847B2 (ja) | ||
| JPS63296404A (ja) | 差動増幅回路 | |
| JPS5924469B2 (ja) | 電圧−電流変換回路 |