JPS6193432A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPS6193432A JPS6193432A JP59213608A JP21360884A JPS6193432A JP S6193432 A JPS6193432 A JP S6193432A JP 59213608 A JP59213608 A JP 59213608A JP 21360884 A JP21360884 A JP 21360884A JP S6193432 A JPS6193432 A JP S6193432A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- hysteresis
- liquid crystal
- pixel
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、メモリ機能を有する相転移型の液晶表示装置
の改良に関する。特に、ピクチャーフレームのうちの選
択された小領域のみに限定的に画像書き込みをなすこと
が可能である液晶表示装置において1画像書き込み時の
画質を良好にする改良に関する。
の改良に関する。特に、ピクチャーフレームのうちの選
択された小領域のみに限定的に画像書き込みをなすこと
が可能である液晶表示装置において1画像書き込み時の
画質を良好にする改良に関する。
面状液晶表示装置は、2枚の透光性絶縁基板の間に液晶
を面状に封入し、上記の2枚の透光性絶縁基板の組の例
えば上面には例えば横方向に伸び相互に平行な複数の電
極(電極行)が設けられ、また、透光性絶縁基板の組の
例えば下面には例えば縦方向に伸び相互に平行な複数〃
電極(電極列)が設けられ、これらの電極行と電極列と
の間に液晶を透明化または不透明化するに十分な電圧が
印加されうることとされている。そして、特定の電極行
と電極列との交点(以下画素という、)に印加される電
圧が十分に大きいときその画素は透明化し、十分に小さ
いときその画素は不透明化する。
を面状に封入し、上記の2枚の透光性絶縁基板の組の例
えば上面には例えば横方向に伸び相互に平行な複数の電
極(電極行)が設けられ、また、透光性絶縁基板の組の
例えば下面には例えば縦方向に伸び相互に平行な複数〃
電極(電極列)が設けられ、これらの電極行と電極列と
の間に液晶を透明化または不透明化するに十分な電圧が
印加されうることとされている。そして、特定の電極行
と電極列との交点(以下画素という、)に印加される電
圧が十分に大きいときその画素は透明化し、十分に小さ
いときその画素は不透明化する。
各画素に書き込みをなすことを可能とするために、液晶
を透明化または不透明化するに要する電圧を電極行と電
極列とに分割して印加することとし、さらに、電極行ま
たは電極列のいずれかを走査することとし、走査されな
い電極列または電極行には、走査時点において各画素が
求める電圧が、走査とともに逐次選択印加される。
を透明化または不透明化するに要する電圧を電極行と電
極列とに分割して印加することとし、さらに、電極行ま
たは電極列のいずれかを走査することとし、走査されな
い電極列または電極行には、走査時点において各画素が
求める電圧が、走査とともに逐次選択印加される。
ところで、不透明状態から透明状態への遷移と透明状態
から不透明状態への遷移とは同一の経路を踏まず、第2
図に示すように、ヒステリシス特性を示す、このヒステ
リシス特性カーブの図における右向きのカーブと左向き
のカーブとの中間点に対応する電圧(図にV。をもって
示し、本明細書においては、ヒステリシス中間点電圧と
命名し液晶を透明化しえない範囲の最高の電圧を意味す
る。)を印加しても、不透明状態から透明状態への遷移
も透明状態から不透明状態への遷移は発生しない、つま
り、それまでの状態を保持しつ−ける。
から不透明状態への遷移とは同一の経路を踏まず、第2
図に示すように、ヒステリシス特性を示す、このヒステ
リシス特性カーブの図における右向きのカーブと左向き
のカーブとの中間点に対応する電圧(図にV。をもって
示し、本明細書においては、ヒステリシス中間点電圧と
命名し液晶を透明化しえない範囲の最高の電圧を意味す
る。)を印加しても、不透明状態から透明状態への遷移
も透明状態から不透明状態への遷移は発生しない、つま
り、それまでの状態を保持しつ−ける。
一般に、特定の画素を不透明化するには、その画素に電
圧0(零)を印加する必要があり、透明化するにはヒス
テリシス中間点電圧の2倍以上を印加する必要がある。
圧0(零)を印加する必要があり、透明化するにはヒス
テリシス中間点電圧の2倍以上を印加する必要がある。
たC1上記のヒステリシス特性における右向きのカーブ
と左向きのカーブとの距離(電圧差)はさして大きなも
のではなく、製造上のばらつきもあるから1画素に電圧
0(零)またはヒステリシス中間点電圧の2倍が印加さ
れる瞬間(書き込み動作がなされたとき)とその状態が
保持されている期間とでは、その画素の明度はいくらか
異なる。
と左向きのカーブとの距離(電圧差)はさして大きなも
のではなく、製造上のばらつきもあるから1画素に電圧
0(零)またはヒステリシス中間点電圧の2倍が印加さ
れる瞬間(書き込み動作がなされたとき)とその状態が
保持されている期間とでは、その画素の明度はいくらか
異なる。
なお、上記の電圧を印加して各画素を透明化または不透
明化して画像の書き込みをなした後1両電極に電圧0(
零)を印加して保持しておくことが一般であるが、液晶
表示におけるコントラストを向上して画像品質を良好に
するには、画像書き込み動作完了後に、ヒステリシス中
間点電圧を印加保持しておくことが有効であることを発
見して特許出願した(特願昭m5s−111414号)
。
明化して画像の書き込みをなした後1両電極に電圧0(
零)を印加して保持しておくことが一般であるが、液晶
表示におけるコントラストを向上して画像品質を良好に
するには、画像書き込み動作完了後に、ヒステリシス中
間点電圧を印加保持しておくことが有効であることを発
見して特許出願した(特願昭m5s−111414号)
。
液晶表示装置においては、ピクチャーフレームのうちの
選択された小領域(以下ブロックという、)のみに限定
的に書き込みをなす場合が多い。
選択された小領域(以下ブロックという、)のみに限定
的に書き込みをなす場合が多い。
か−る要請にこたえる手法として、従来二つ知られてい
る。第1の手法はそのブロックに含まれる画素のいずれ
かにか−わるすべての行に書き込みをなすものであり、
第2の手法は、これを改良したもので、そのブロックに
含まれるすべての画素を一旦初期化してそのブロック内
のすべての画素を一旦透明化(黒化)または不透明化(
白化)し、その後、第1の手法と同様そのブロックにか
−わるすべての行に書き込みをなすものである。
る。第1の手法はそのブロックに含まれる画素のいずれ
かにか−わるすべての行に書き込みをなすものであり、
第2の手法は、これを改良したもので、そのブロックに
含まれるすべての画素を一旦初期化してそのブロック内
のすべての画素を一旦透明化(黒化)または不透明化(
白化)し、その後、第1の手法と同様そのブロックにか
−わるすべての行に書き込みをなすものである。
第1の手法において各行、各列、各画素に印加される電
圧を第3図に示す。
圧を第3図に示す。
(イ)走−査は書き込み行(ブロックにか\わる行)の
みになされて、非書き込み行(ブロックにか−わらない
行)にはされない。
みになされて、非書き込み行(ブロックにか−わらない
行)にはされない。
(ロ)書き込み行に印加される走査電圧はヒステリシス
中間点電圧の2倍と電圧0(零)との組み合わせである
。
中間点電圧の2倍と電圧0(零)との組み合わせである
。
(ハ)書き込み行であっても、非走査時においては、非
書き込み行と同様ヒステリシス中間点電圧が非走査的に
印加される。
書き込み行と同様ヒステリシス中間点電圧が非走査的に
印加される。
(ニ)月には、書き込み列、非書き込ぶ列の区別なく、
ヒステリシス中間点電圧の2倍と電圧0(零)との組み
合わせが走査と同期して走査的に印加される。
ヒステリシス中間点電圧の2倍と電圧0(零)との組み
合わせが走査と同期して走査的に印加される。
(ホ)その結果4ブロツンに含まれる画素のいづれかと
行を共通にするすべての画素に、走査時に、不透明化さ
れる画素には電圧0(零)が、また、透明化される画素
にはヒステリシス中間点電圧の2倍が、それぞれ印加さ
れ、ブロックに含まれる画素のいづれとも行を共通にし
ない画素にはヒステリシス中間点電圧が非走査的に印加
される。
行を共通にするすべての画素に、走査時に、不透明化さ
れる画素には電圧0(零)が、また、透明化される画素
にはヒステリシス中間点電圧の2倍が、それぞれ印加さ
れ、ブロックに含まれる画素のいづれとも行を共通にし
ない画素にはヒステリシス中間点電圧が非走査的に印加
される。
第2の手法において各行、各列、各画素に印加される電
圧を第4図(a)、(b)に示す0図(a)は初期化時
を図(b)は書き込み時を示す。
圧を第4図(a)、(b)に示す0図(a)は初期化時
を図(b)は書き込み時を示す。
(イ)初期化にあったては、ブロックに含まれない非書
き込み画素が遷移しないように、ブロックとか−わらな
い非書き込み行、非書き込み列には、図示するようなヒ
ステリシス中間点電圧とその2倍の電圧との組み合わせ
が印加され、ブロックに含まれる書き込み行、書き込み
列にはヒステリシス中間点電圧の3倍と電圧0(零)と
の図示する組み合わせが印加されて、ブロックに含まれ
る書き込み画素には、ヒステリシス中間点電圧の3倍が
印加されて、ブロック内のすべての画素が透明化(黒化
)する。
き込み画素が遷移しないように、ブロックとか−わらな
い非書き込み行、非書き込み列には、図示するようなヒ
ステリシス中間点電圧とその2倍の電圧との組み合わせ
が印加され、ブロックに含まれる書き込み行、書き込み
列にはヒステリシス中間点電圧の3倍と電圧0(零)と
の図示する組み合わせが印加されて、ブロックに含まれ
る書き込み画素には、ヒステリシス中間点電圧の3倍が
印加されて、ブロック内のすべての画素が透明化(黒化
)する。
(ロ)書き込みは第1の手法と全く同一である。
上記のいづれの場合も、ピクチャーフレームのうちの選
択されたブロックのみに限定的に書き込みをなすことの
可能な液晶表示装置においては。
択されたブロックのみに限定的に書き込みをなすことの
可能な液晶表示装置においては。
書き込み動作は全く同一であり、ブロック以外の領域に
おいても、ブロックのいずれかの画素と行を共通にする
すべての画素にはあらためて書き込み動作がなされる。
おいても、ブロックのいずれかの画素と行を共通にする
すべての画素にはあらためて書き込み動作がなされる。
たC1内容が書き換えられない画素に対しては書き込み
前と同一の情報が再び入力される。
前と同一の情報が再び入力される。
ところで、上記せるとおり、液晶表示装置においては、
書き込みがなされる瞬間と書き込みが完了して保持され
ている期間とでは各画素の明度が異なり、例えば透明(
黒色)をもって書き込みをなすときは、書き込みの瞬間
だけその書き込みがなされる走査線にか−わる全画素が
より濃い黒色(透明)と゛なり、また、不透明(白色)
をもって書き込みをなすときは、書き込みの瞬間だけそ
の書き込みがなされる走査線にか覧わる全画素がより濃
い白色(不透明)となり、書き込みの瞬間だけ走査線方
向に黒または白の線が発生することになり、視覚的な不
快感を与え、画質が劣るという欠点がある。
書き込みがなされる瞬間と書き込みが完了して保持され
ている期間とでは各画素の明度が異なり、例えば透明(
黒色)をもって書き込みをなすときは、書き込みの瞬間
だけその書き込みがなされる走査線にか−わる全画素が
より濃い黒色(透明)と゛なり、また、不透明(白色)
をもって書き込みをなすときは、書き込みの瞬間だけそ
の書き込みがなされる走査線にか覧わる全画素がより濃
い白色(不透明)となり、書き込みの瞬間だけ走査線方
向に黒または白の線が発生することになり、視覚的な不
快感を与え、画質が劣るという欠点がある。
本発明は、この欠点を解消して、選択されたブロックの
みに限定的に書き込みをなすことが可能であり、しかも
、書き込み時の画質がすぐれている液晶表示装置を提供
するものであり、その手段は、光透過率−電圧特性にヒ
ステリシスにもとすくメモリ機能を有するコレステリッ
ク−ネマティック相転移型液晶を使用してなす液晶表示
装置において、該液晶表示装置の駆動装置は、画像を書
き込むにあたり、まづ、画像書き込みのなされる画素に
は電圧0(零)を、画像書き込みはなされないが画像書
き込みのなされる画素と行を共通にする画素には、前記
液晶を透明化しない範囲の最高の電圧(ヒステリシス中
間点電圧)の2倍を、画像書き込みのなされる画素と行
を共通にしないすべての画素にはヒステリシス中間点電
圧を、ヒステリシス中間点電圧の2倍の電圧をもっては
不透明状態から透明状態に遷移しないパルス幅の交流信
号として印加して初期化をなし、っダいて、画像書き込
みのなされる画素のうち透明化される画素には、ヒステ
リシス中間点電圧の3倍を、その他のすべての画素には
ヒステリシス中間点電圧を、ヒステリシス中間点電圧の
3倍の電圧をもって不透明状態から透明状態に遷移する
に十分なパルス幅の交流信号として印加して画像書き込
みをなすことを特徴とする液晶表示装置にある。
みに限定的に書き込みをなすことが可能であり、しかも
、書き込み時の画質がすぐれている液晶表示装置を提供
するものであり、その手段は、光透過率−電圧特性にヒ
ステリシスにもとすくメモリ機能を有するコレステリッ
ク−ネマティック相転移型液晶を使用してなす液晶表示
装置において、該液晶表示装置の駆動装置は、画像を書
き込むにあたり、まづ、画像書き込みのなされる画素に
は電圧0(零)を、画像書き込みはなされないが画像書
き込みのなされる画素と行を共通にする画素には、前記
液晶を透明化しない範囲の最高の電圧(ヒステリシス中
間点電圧)の2倍を、画像書き込みのなされる画素と行
を共通にしないすべての画素にはヒステリシス中間点電
圧を、ヒステリシス中間点電圧の2倍の電圧をもっては
不透明状態から透明状態に遷移しないパルス幅の交流信
号として印加して初期化をなし、っダいて、画像書き込
みのなされる画素のうち透明化される画素には、ヒステ
リシス中間点電圧の3倍を、その他のすべての画素には
ヒステリシス中間点電圧を、ヒステリシス中間点電圧の
3倍の電圧をもって不透明状態から透明状態に遷移する
に十分なパルス幅の交流信号として印加して画像書き込
みをなすことを特徴とする液晶表示装置にある。
そして、前記の画像書き込み動作が完了した後、全走査
ラインと伶データラインとにヒステリシス中間点電圧を
印加し保持TるJ)ケ駆動装置を設けると、コントラス
トが優れ画質がさらに向上する。
ラインと伶データラインとにヒステリシス中間点電圧を
印加し保持TるJ)ケ駆動装置を設けると、コントラス
トが優れ画質がさらに向上する。
本発明は、上記の欠点(書き込みのされない画素であっ
ても、書き込みのされる画素と走査線を共通にするすべ
ての画素が書き込みの瞬間に明るさを変化する欠点)の
原因が、書き込みのされない画素であっても、書き込み
のされる画素と走査線を共通にするすべての画素には、
画像書き込みにあたり、その前の状態と同一の状態に遷
移するに十分な信号(例えばその前の状態が透明(黒色
)であれば透明化するに十分な信号)が印加されること
にある点に着目して、この点を解消するために、透明状
態・不透明状態間の遷移に必要なパルス幅と電圧の特性
と、透明状態から不透明状態への遷移に必要なパルス幅
と不透明状態から透明状態への遷移に必要なパルス幅と
が異なるという性質とを利用したものであり、不透明状
態から透明状態への遷移にヒステリシス中間点電圧の2
倍の電圧では応答しないがヒステリシス中間点電圧の3
倍の電圧では応答するようなパルス幅の交流信号を使用
して、まづ、ブロックに含まれ書き込みのなされるすべ
ての画素に電圧0(零)を印加して不透明化して初期化
をなし、次に、透明化する画素のみヒステリシス中間点
電圧の3倍の電圧を印加してこれらの画素のみを透明化
して書き込みをなすこととし、要するに、初期化・書き
込みの全期間を通じてブロックに含まれず書き込みのな
されないすべての画素にはヒステリシス市間点電圧の3
倍の電圧(各画素の明度を変化するに十分な大きさめエ
ネルギーを有するパルス電圧)が印加される機会が全く
ないようにしたものである。
ても、書き込みのされる画素と走査線を共通にするすべ
ての画素が書き込みの瞬間に明るさを変化する欠点)の
原因が、書き込みのされない画素であっても、書き込み
のされる画素と走査線を共通にするすべての画素には、
画像書き込みにあたり、その前の状態と同一の状態に遷
移するに十分な信号(例えばその前の状態が透明(黒色
)であれば透明化するに十分な信号)が印加されること
にある点に着目して、この点を解消するために、透明状
態・不透明状態間の遷移に必要なパルス幅と電圧の特性
と、透明状態から不透明状態への遷移に必要なパルス幅
と不透明状態から透明状態への遷移に必要なパルス幅と
が異なるという性質とを利用したものであり、不透明状
態から透明状態への遷移にヒステリシス中間点電圧の2
倍の電圧では応答しないがヒステリシス中間点電圧の3
倍の電圧では応答するようなパルス幅の交流信号を使用
して、まづ、ブロックに含まれ書き込みのなされるすべ
ての画素に電圧0(零)を印加して不透明化して初期化
をなし、次に、透明化する画素のみヒステリシス中間点
電圧の3倍の電圧を印加してこれらの画素のみを透明化
して書き込みをなすこととし、要するに、初期化・書き
込みの全期間を通じてブロックに含まれず書き込みのな
されないすべての画素にはヒステリシス市間点電圧の3
倍の電圧(各画素の明度を変化するに十分な大きさめエ
ネルギーを有するパルス電圧)が印加される機会が全く
ないようにしたものである。
本発明の作用をさらに明らかにするため、各画素に印加
される電圧を第5図(a)、(b)に示す。
される電圧を第5図(a)、(b)に示す。
第5図(a)参照
初期化にあたっては、ブロックに含まれ書き込みのなさ
れる画素の対応する行と列とに同時にヒステリシス中間
点電圧の2倍と電圧0(零)との組み合わせを、ブロッ
クに含まれ書き込みのなされる画素と行を共通するがブ
ロックに含まれず書き込みのなされない画素の各列には
、図示するように電圧0(零)とヒステリシス中間点電
圧の2倍の組み合わせを、それぞれ、lサイクル印加し
、書き込みのなされる画素と行を共通にしない画素の各
行には1図示するようにヒステリシス中間点電圧の1倍
の電圧を、2サイクル印加する。
れる画素の対応する行と列とに同時にヒステリシス中間
点電圧の2倍と電圧0(零)との組み合わせを、ブロッ
クに含まれ書き込みのなされる画素と行を共通するがブ
ロックに含まれず書き込みのなされない画素の各列には
、図示するように電圧0(零)とヒステリシス中間点電
圧の2倍の組み合わせを、それぞれ、lサイクル印加し
、書き込みのなされる画素と行を共通にしない画素の各
行には1図示するようにヒステリシス中間点電圧の1倍
の電圧を、2サイクル印加する。
その結果、ブロックに含まれ書き込みのなされる画素の
みは一斉に電圧0(零)が印加され一斉に不透明化し、
その他の画素には、ヒステリシス中間点電圧の2倍また
は1倍の電圧が、上記の短いパルス幅の信号として印加
されるのみで、これらの画素の明るさは全く変化しない
。
みは一斉に電圧0(零)が印加され一斉に不透明化し、
その他の画素には、ヒステリシス中間点電圧の2倍また
は1倍の電圧が、上記の短いパルス幅の信号として印加
されるのみで、これらの画素の明るさは全く変化しない
。
第5図(b)参照
書き込みにあたっては、ブロックに含まれ書き込みのな
される画素のうち透明化される画素に対応する列に対し
ては、ヒステリシス中間点電圧の3倍が、それ以外のす
べての列には、図示するように、ヒステリシス中間点電
圧の2倍と1倍の電圧の組み合わせが、それぞれ印加さ
れ、また、ブロックに含まれ書き込みのなされる画素に
対応する行にはヒステリシス中間点電圧の3倍の電圧が
走査的に印加され、それ以外の行には、図示するように
、ヒステリシス中間点電圧の1倍と2倍の電圧の組み合
わせが走査的にまたは非走査的に印加される。
される画素のうち透明化される画素に対応する列に対し
ては、ヒステリシス中間点電圧の3倍が、それ以外のす
べての列には、図示するように、ヒステリシス中間点電
圧の2倍と1倍の電圧の組み合わせが、それぞれ印加さ
れ、また、ブロックに含まれ書き込みのなされる画素に
対応する行にはヒステリシス中間点電圧の3倍の電圧が
走査的に印加され、それ以外の行には、図示するように
、ヒステリシス中間点電圧の1倍と2倍の電圧の組み合
わせが走査的にまたは非走査的に印加される。
その結果、ブロックに含まれ書き込みのなされる画素の
うち透明化される画素にのみヒステリシス中間点電圧の
°3倍の電圧が走査的に印加されるが、それ以外の画素
にはヒステリシス中間点電圧の1倍の電圧が、走査的に
または非走査的に印加されるのみで、これらの画素の明
るさは全く変化しない。
うち透明化される画素にのみヒステリシス中間点電圧の
°3倍の電圧が走査的に印加されるが、それ以外の画素
にはヒステリシス中間点電圧の1倍の電圧が、走査的に
または非走査的に印加されるのみで、これらの画素の明
るさは全く変化しない。
以下1図面を参照しつ翫、4画素よりなり交流駆動方式
をもって駆動される本発明の特許請求の範囲第2項記載
の実施例に係る液晶表示装置についてさらに説明する。
をもって駆動される本発明の特許請求の範囲第2項記載
の実施例に係る液晶表示装置についてさらに説明する。
第1図参照
図において、lは液晶セルであり、データ線X1.X
と走査線Y 、Y2との交点に構成される、2はデー
タ信号用ドライバであり、3は走査信号用ドライバであ
る。4.51はヒステリシス中間点電圧の2倍の電圧を
発生する直流電源であり、52はヒステリシス中間点電
圧の1倍の電圧を発生する直流電源であり、53は51
と52の切り替えスイッチである。6.7はヒステリシ
ス中間点電圧V。の基準電圧のパルスを発生する基準電
圧源である。「l」論理信号を受けてヒステリシス中間
点電圧の2倍または1倍の電圧をデータ線x 、x ま
たは、走査線Y 、Y2に印加するスイツチング素子3
1.41と、rlJ論理と反対の信号を受けて0(零)
と基準電圧源6または7によって発生されるヒステリシ
ス中間点電圧との和をデータ線x 、x または走査線
Y、Y2に印加するスイッチング素子32.42とを有
する。
と走査線Y 、Y2との交点に構成される、2はデー
タ信号用ドライバであり、3は走査信号用ドライバであ
る。4.51はヒステリシス中間点電圧の2倍の電圧を
発生する直流電源であり、52はヒステリシス中間点電
圧の1倍の電圧を発生する直流電源であり、53は51
と52の切り替えスイッチである。6.7はヒステリシ
ス中間点電圧V。の基準電圧のパルスを発生する基準電
圧源である。「l」論理信号を受けてヒステリシス中間
点電圧の2倍または1倍の電圧をデータ線x 、x ま
たは、走査線Y 、Y2に印加するスイツチング素子3
1.41と、rlJ論理と反対の信号を受けて0(零)
と基準電圧源6または7によって発生されるヒステリシ
ス中間点電圧との和をデータ線x 、x または走査線
Y、Y2に印加するスイッチング素子32.42とを有
する。
第6図、第7図参照
第6図に示すように4画素よりなり交流駆動方式をもっ
て駆動される液晶表示装置のタイムチャートを第7図に
示す。
て駆動される液晶表示装置のタイムチャートを第7図に
示す。
第6図において、X、X2はデータ線を示し、Y、、Y
は走査線ヲ示り、、x −y 、x −2I
1 2 Y 、X −Y 、X −Y2はそれぞれ画素
をフrくす・ 第7図のタイムチャ、−トにおいては、当初は画素X
−Y、のみ透明とする動作を行ない1次の時点におい
ては画素X −Ylのみ透明とする動作を行なう場合
を示す。
は走査線ヲ示り、、x −y 、x −2I
1 2 Y 、X −Y 、X −Y2はそれぞれ画素
をフrくす・ 第7図のタイムチャ、−トにおいては、当初は画素X
−Y、のみ透明とする動作を行ない1次の時点におい
ては画素X −Ylのみ透明とする動作を行なう場合
を示す。
図において、初期化工程(I −1)においては、占き
込みのなされる画素に対応する列と行とに、ヒステリシ
ス中間点電圧の2倍の電圧と電圧0(零)の組み合わせ
を印加する。その結果、古き込みのなされる画素X
−Ylには電圧0(零)が印加されて不透明化する。書
き込みのなされない画素にはヒステリシス中間点電圧の
1倍または2倍の電圧が印加されるが、パルス幅が小さ
いので、明るさの変化はない。
込みのなされる画素に対応する列と行とに、ヒステリシ
ス中間点電圧の2倍の電圧と電圧0(零)の組み合わせ
を印加する。その結果、古き込みのなされる画素X
−Ylには電圧0(零)が印加されて不透明化する。書
き込みのなされない画素にはヒステリシス中間点電圧の
1倍または2倍の電圧が印加されるが、パルス幅が小さ
いので、明るさの変化はない。
第1の書き込み工程(II−1)においては、透明化さ
れる画素X −Y、にはヒステリシス中間点電圧の3
倍の電圧が印加されて画素X1−Ylは透明化する。こ
のとき、透明化されない画素x2−Y1にはヒステリシ
ス中間点電圧の1倍の電圧が印加され、明るさは全く変
化しない、ブロックに含まれない画素には、ヒステリシ
ス中間点電圧の1倍の電圧が、走査的に、または、非走
査的に印加されるが、これらの画素の明るさは全く変化
しない。
れる画素X −Y、にはヒステリシス中間点電圧の3
倍の電圧が印加されて画素X1−Ylは透明化する。こ
のとき、透明化されない画素x2−Y1にはヒステリシ
ス中間点電圧の1倍の電圧が印加され、明るさは全く変
化しない、ブロックに含まれない画素には、ヒステリシ
ス中間点電圧の1倍の電圧が、走査的に、または、非走
査的に印加されるが、これらの画素の明るさは全く変化
しない。
コントラスト向上のために、ヒステリシス中間点電圧を
印加保持する保持工程(III)においては、ヒステリ
シス中間点電圧の交流が非走査的に印加される。
印加保持する保持工程(III)においては、ヒステリ
シス中間点電圧の交流が非走査的に印加される。
次に、再び画素書き込み(画像書き換え)がなされると
きは、前記(II−1)と同様にして、x2−Ylのみ
に電圧0(零)が印加されるような初期化工程(I−2
)が実行される。
きは、前記(II−1)と同様にして、x2−Ylのみ
に電圧0(零)が印加されるような初期化工程(I−2
)が実行される。
第2の書き込み工程(II−2)においては、透明化さ
れる画素X2−Ylにはヒステリシス中間点電圧の3倍
の電圧が印加されて画素X2−Ylは透明化する。この
とき、書き込みのなされない画素X1−Ylにはヒステ
リシス中間点電圧の1倍の電圧が印加され、明るさは全
く変化しない、ブロックに含まれない画素には、ヒステ
リシス中間点電圧の1倍の電圧が、走査的に、または、
非走査的に印加され、これらの画素の明るさは全く変化
しない。
れる画素X2−Ylにはヒステリシス中間点電圧の3倍
の電圧が印加されて画素X2−Ylは透明化する。この
とき、書き込みのなされない画素X1−Ylにはヒステ
リシス中間点電圧の1倍の電圧が印加され、明るさは全
く変化しない、ブロックに含まれない画素には、ヒステ
リシス中間点電圧の1倍の電圧が、走査的に、または、
非走査的に印加され、これらの画素の明るさは全く変化
しない。
第8図参照
第7図のタイムチャートに示すような電圧信号を経時的
に印加するには、以下の如く制御すればよい、なお、図
において、白色枠は直流電源4.51.52をもって印
加されるヒステリシス中間点電圧の1倍または2倍の電
圧を示し、斜線枠は基準電圧#t6.7をもって印加さ
れるヒステリシス中間点電圧を示す。
に印加するには、以下の如く制御すればよい、なお、図
において、白色枠は直流電源4.51.52をもって印
加されるヒステリシス中間点電圧の1倍または2倍の電
圧を示し、斜線枠は基準電圧#t6.7をもって印加さ
れるヒステリシス中間点電圧を示す。
(イ)初期化工程(1−1)と(I−2)においては、
基準電圧源6.7を動作させるとともに切り替えスイッ
チ53をヒステリシス中間点電圧の1倍の側に切り替え
、書き込み動作を行なう画素のみに電圧0(零)を印加
する。
基準電圧源6.7を動作させるとともに切り替えスイッ
チ53をヒステリシス中間点電圧の1倍の側に切り替え
、書き込み動作を行なう画素のみに電圧0(零)を印加
する。
(ロ)書き込み工程(II−1とll−2)とにおいて
は、基準電圧を図示するように走査線Y1゜Y とデー
タ線x 、x2とに交互に印加し、同時に、ヒステリシ
ス中間点電圧の2倍を、最初の書き込み工程(II−1
)ににおいてはデータ線x2、走査線Y とデータ線X
、走査線Y2とに交互に、第2の書き込み工程(II
−2)においてはデータ線x1と走査線Y1とデータ線
x2、走査線Y2とに交互に、図示するように印加する
。
は、基準電圧を図示するように走査線Y1゜Y とデー
タ線x 、x2とに交互に印加し、同時に、ヒステリシ
ス中間点電圧の2倍を、最初の書き込み工程(II−1
)ににおいてはデータ線x2、走査線Y とデータ線X
、走査線Y2とに交互に、第2の書き込み工程(II
−2)においてはデータ線x1と走査線Y1とデータ線
x2、走査線Y2とに交互に、図示するように印加する
。
(ハ)保持工程(III)においては、データ線x1.
x2には、ヒステリシス中間点電圧の2倍を間欠的に、
走査線Y 、Y2には、ヒステリシス中間点電圧を連続
的に印加する。
x2には、ヒステリシス中間点電圧の2倍を間欠的に、
走査線Y 、Y2には、ヒステリシス中間点電圧を連続
的に印加する。
以上の電圧の合成電圧が、図示するように、第7図に示
すタイムチャートと同一になることは図より明瞭である
。
すタイムチャートと同一になることは図より明瞭である
。
なお、上記ブロック図に示す構成は一例であり、CMO
Sアナログスイッチ等を使用してもよい、要するに、第
7図に示すタイムチャートを実現すれば足りる。また1
本例に示す他に、第5図に対応するものとして、第9図
に示す様な行と列の駆動波形を用いても、本発明を実施
できる。第9図は初期化にヒステリシスの中間点電圧の
3倍の3Voを用いたものである。なお、第7図の実施
例では初期化(Z −1)、(Z−2)と書き込み(I
I−1)、(II−2)に同一のパルス幅を用いたが(
II−1)、(II−2)の書き込みパルス幅を(I
−1)、(I−’2)の初期化のパルス幅より長くして
もよい。
Sアナログスイッチ等を使用してもよい、要するに、第
7図に示すタイムチャートを実現すれば足りる。また1
本例に示す他に、第5図に対応するものとして、第9図
に示す様な行と列の駆動波形を用いても、本発明を実施
できる。第9図は初期化にヒステリシスの中間点電圧の
3倍の3Voを用いたものである。なお、第7図の実施
例では初期化(Z −1)、(Z−2)と書き込み(I
I−1)、(II−2)に同一のパルス幅を用いたが(
II−1)、(II−2)の書き込みパルス幅を(I
−1)、(I−’2)の初期化のパルス幅より長くして
もよい。
以上説明せるとおり、本発明によれば1選択されたブロ
ックのみに限定的に書き込みをなすことが可能であり、
しかも、書き込み時の画質がすぐれている液晶表示装置
を提供することができる。
ックのみに限定的に書き込みをなすことが可能であり、
しかも、書き込み時の画質がすぐれている液晶表示装置
を提供することができる。
第1図は、本発明の一実施例に係る液晶表示装置のブロ
ック図である。第2図は液晶の光透過率−印加電圧特性
を示すグラフである。第3図、第4図(a)、(b)と
第5図(a)、(b)とは、選択されたブロックに限定
的に書き込みをなすことを可能にする従来技術に係る手
法の2例を説明する図である。第6図は本発明の一実施
例に係る液晶表示装置のマトリックス構成図である。 第7図は本発明の一実施例に係る液晶表示装置のタイム
チャートである。第8図は第7図に示すタイムチャート
を実現するために各回路要素から発ドライバ、 3Φφ
−走査信号用ドライバ。 4.51・11#ヒステリシス中間点電圧の2倍の直流
電源、 52拳拳・ヒステリシス中間点電圧の1倍の直
流電源、 53・・拳切り替えスイッチ、 6.7・
・・基準電圧源、 31.32.41.42Φ・Φスイ
ッチング素子、 x 、x2・・・データ線、 Y 、
Y @争−走査線、 X −12n 第1図 第2図 v。 第3図 第4図 (a) (b) 第5図 (a) (b) xl x2
ック図である。第2図は液晶の光透過率−印加電圧特性
を示すグラフである。第3図、第4図(a)、(b)と
第5図(a)、(b)とは、選択されたブロックに限定
的に書き込みをなすことを可能にする従来技術に係る手
法の2例を説明する図である。第6図は本発明の一実施
例に係る液晶表示装置のマトリックス構成図である。 第7図は本発明の一実施例に係る液晶表示装置のタイム
チャートである。第8図は第7図に示すタイムチャート
を実現するために各回路要素から発ドライバ、 3Φφ
−走査信号用ドライバ。 4.51・11#ヒステリシス中間点電圧の2倍の直流
電源、 52拳拳・ヒステリシス中間点電圧の1倍の直
流電源、 53・・拳切り替えスイッチ、 6.7・
・・基準電圧源、 31.32.41.42Φ・Φスイ
ッチング素子、 x 、x2・・・データ線、 Y 、
Y @争−走査線、 X −12n 第1図 第2図 v。 第3図 第4図 (a) (b) 第5図 (a) (b) xl x2
Claims (2)
- (1)光透過率−電圧特性にヒステリシスにもとずくメ
モリ機能を有するコレステリック−ネマティック相転移
型液晶を使用してなす液晶表示装置において、該液晶表
示装置の駆動装置は、画像を書き込むにあたり、まづ、
画像書き込みのなされる画素には電圧0(零)を、画像
書き込みはなされないが画像書き込みのなされる画素と
行を共通にする画素には、前記液晶を透明化しない範囲
の最高の電圧(ヒステリシス中間点電圧)の2倍を、画
像書き込みのなされる画素と行を共通にしないすべての
画素にはヒステリシス中間点電圧を、ヒステリシス中間
点電圧の2倍の電圧をもっては不透明状態から透明状態
に遷移しないパルス幅の交流信号として印加して初期化
をなし、つゞいて、画像書き込みのなされる画素のうち
透明化される画素には、ヒステリシス中間点電圧の3倍
を、その他のすべての画素にはヒステリシス中間点電圧
を、ヒステリシス中間点電圧の3倍の電圧をもって不透
明状態から透明状態に遷移するに十分なパルス幅の交流
信号として印加して画像書き込みをなすことを特徴とす
る液晶表示装置。 - (2)前記駆動装置は、前記の画像書き込み動作が完了
した後、全走査ラインと全データラインとに前記ヒステ
リシス中間点電圧を印加し保持する特許請求の範囲第1
項記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59213608A JPS6193432A (ja) | 1984-10-12 | 1984-10-12 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59213608A JPS6193432A (ja) | 1984-10-12 | 1984-10-12 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6193432A true JPS6193432A (ja) | 1986-05-12 |
JPH0525092B2 JPH0525092B2 (ja) | 1993-04-09 |
Family
ID=16641996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59213608A Granted JPS6193432A (ja) | 1984-10-12 | 1984-10-12 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6193432A (ja) |
-
1984
- 1984-10-12 JP JP59213608A patent/JPS6193432A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH0525092B2 (ja) | 1993-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4716403A (en) | Liquid crystal display device | |
US4317115A (en) | Driving device for matrix-type display panel using guest-host type phase transition liquid crystal | |
JPS6238709B2 (ja) | ||
JPH09130708A (ja) | 液晶画像表示装置 | |
US5657041A (en) | Method for driving a matrix liquid crystal display panel with reduced cross-talk and improved brightness ratio | |
EP0604423B1 (en) | Method for writing data to an electrophoretic display panel | |
JP3957403B2 (ja) | 液晶表示装置およびその駆動方法 | |
JPH02118521A (ja) | 液晶表示装置 | |
US6271820B1 (en) | Light modulating devices | |
JP3854329B2 (ja) | マトリクス型表示装置の駆動回路 | |
JP2013186409A (ja) | 画像表示媒体の駆動装置、画像表示装置、及び駆動プログラム | |
JPH10115819A (ja) | マトリクス型液晶表示装置およびその駆動方法 | |
JP3056631B2 (ja) | 液晶表示装置 | |
JPS62175714A (ja) | マトリクス形強誘電性液晶パネルの動作方式 | |
JPS6193432A (ja) | 液晶表示装置 | |
JPH08241060A (ja) | 液晶表示装置及びその駆動方法 | |
JPH0230028B2 (ja) | ||
JP3097724B2 (ja) | 液晶表示素子 | |
US6630919B1 (en) | Optical modulator and integrated circuit therefor | |
JPS61256387A (ja) | 相転移型液晶表示装置 | |
JP3114724B2 (ja) | 液晶装置及びその駆動方法 | |
KR100313349B1 (ko) | 보조 펄스를 이용한 다중 어드레싱 | |
JPS6159495A (ja) | 液晶表示装置 | |
JPH055337B2 (ja) | ||
JPH02250030A (ja) | 表示駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |