JPS6184762A - Multicontrol system - Google Patents
Multicontrol systemInfo
- Publication number
- JPS6184762A JPS6184762A JP59206250A JP20625084A JPS6184762A JP S6184762 A JPS6184762 A JP S6184762A JP 59206250 A JP59206250 A JP 59206250A JP 20625084 A JP20625084 A JP 20625084A JP S6184762 A JPS6184762 A JP S6184762A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- personal computer
- selection
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複数の端末機器を共通の処理装置により制
御するマルチ制御システムに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a multi-control system in which a plurality of terminal devices are controlled by a common processing device.
従来、この種のマルチ制御システムとしては、第３図に
示すようなものがある。図は、１台のパーソナルコンピ
ュータ（以下パソコンといつ）１により８台のパネルメ
ーター２を制御して各パネルメーター２からの計測値を
処理する場合・を示したもので、パソコン１は処理装置
、パネルメーター２は端末機器に相当するものである。Conventionally, there is a multi-control system of this type as shown in FIG. The figure shows a case where one personal computer (hereinafter referred to as a personal computer) 1 controls eight panel meters 2 and processes the measured values from each panel meter 2. The personal computer 1 is a processing device. , the panel meter 2 corresponds to a terminal device.
各パネルメーター２は、それぞれ専用のケーブル３によ
ってパソコン１と接続されており、パソコン１にはケー
ブル３と接続するための拡張スロット（図示せず）が設
けられている。この拡張スロット内には、Ｎ台分の制御
回路が構成されたプリント基板が装着され、それぞれの
制御回路は対応するパネルメーター２とケーブル３によ
って接続されている。Each panel meter 2 is connected to a personal computer 1 by a dedicated cable 3, and the personal computer 1 is provided with an expansion slot (not shown) for connection to the cable 3. A printed circuit board configured with control circuits for N units is installed in this expansion slot, and each control circuit is connected to a corresponding panel meter 2 by a cable 3.
パソコン１から特定のパネルメーター２に制御信号が出
力されると、そのパネルメーター２は計測値をケーブル
３を通してパソコン１に出力する。When a control signal is output from the personal computer 1 to a specific panel meter 2, that panel meter 2 outputs the measured value to the personal computer 1 through the cable 3.
この計測値に基づいて、パソコン１は種々の処理を行う
ことができる。また、パソコン１はｆ也のパネルメータ
ー２を順次あるいは任意に制御し、計測値を受は取るこ
とができる。Based on this measured value, the personal computer 1 can perform various processes. Further, the personal computer 1 can sequentially or arbitrarily control fya's panel meter 2 and receive and receive measured values.
しかしながら、上記のようなマルチ制御システムにあっ
ては、各端末機器をそれぞれ専用のケーブルによって処
理装置に接続しているため、端末機器が多数ある場合に
は接続ケーブルの本数と長さが膨大なものとなり、ケー
ブル配線が複雑なものとなってしまう問題点があった。However, in the multi-control system described above, each terminal device is connected to the processing device by a dedicated cable, so if there are many terminal devices, the number and length of the connecting cables becomes enormous. There was a problem that the cable wiring became complicated.
また、処理装置の制御回路も端末機器の台数に応じて複
雑になり、多数のプリント基板が必要になるという問題
点があった。Further, the control circuit of the processing device becomes complicated depending on the number of terminal devices, and there is a problem in that a large number of printed circuit boards are required.
この発明は、このような従来のものの問題点に着目して
なされたもので、複数の端末機器を一本のケーブルにて
共通の処理装置に接続でき、ケーブル配線等取扱いが容
易なマルチ制御システムを提供することを目的としてい
る。This invention was made by focusing on the problems of the conventional ones, and provides a multi-control system in which multiple terminal devices can be connected to a common processing device with a single cable, and cable wiring etc. are easy to handle. is intended to provide.
複数の端末機器を共通の処理装置により制御するように
したマルチ制御システムにおいて、各端末機器に、処理
装置からの制御信号を選択する選択回路とこの選択回路
からの選択信号に基づいて入出力制御を行う入力回路お
よび出力回路とから成るインターフェース部が設けられ
ている。In a multi-control system in which multiple terminal devices are controlled by a common processing device, each terminal device has a selection circuit that selects a control signal from the processing device and input/output control based on the selection signal from this selection circuit. An interface section is provided that includes an input circuit and an output circuit for performing the following steps.
インターフェース部は、各端末機器と処理装置との共通
バスケーブルに接続され、選択回路により処理装置から
の制御信号が選択される。そして、選択回路の出力信号
により入出力が制御される。The interface section is connected to a common bus cable between each terminal device and the processing device, and a selection circuit selects a control signal from the processing device. The input/output is controlled by the output signal of the selection circuit.
以下、この発明の一実施例を図面について説明する。な
お、前述した従来例と同様１台のパソコンにより８台の
パネルメーターを制御する例について説明する。An embodiment of the present invention will be described below with reference to the drawings. An example will be described in which eight panel meters are controlled by one personal computer, similar to the conventional example described above.
第１図は、基本構成を示す図で、図において、１１は共
通の処理装置としてのパソコン、１２は８台の端末機器
としてのパネルメーターで、インターフェース部１３が
備えられており、各パネルメーター１２は一本の７ラツ
トケーブル１４によってパソコン１１と接続されている
。FIG. 1 is a diagram showing the basic configuration. In the figure, 11 is a personal computer as a common processing device, 12 is a panel meter as eight terminal devices, and an interface section 13 is provided, and each panel meter 12 is connected to the personal computer 11 by a single 7-rat cable 14.
第２図は、上記各パネルメーター１２に備えられている
インターフェース部１３の具体例を示す副路図である。FIG. 2 is a sub-route diagram showing a specific example of the interface unit 13 provided in each of the panel meters 12. As shown in FIG.
このインターフェース部１３は入力回路１５、出力回路
１６および選択回路１７から構成されており、各回路は
それぞれコネクタ（図示せず）を介して上記ケーブル１
４内の入力バス１８、出力バス１９および制御バス２０
と接続されている。This interface section 13 is composed of an input circuit 15, an output circuit 16, and a selection circuit 17, and each circuit is connected to the cable 1 through a connector (not shown).
Input bus 18, output bus 19 and control bus 20 in 4
is connected to.
入力回路１５は、複数のＡＮＤ素子１５ａを並列に接続
して構成され、各々の一方のゲートが入力バス１８に接
続されている。出力回路１６は、ＡＮＤ素子１６ａとオ
ープンコクレタインバータ素子１６ｂの直列回路が複数
個並列に接続されており、各ＡＮＤ素子１６ａの一方の
ゲートが出力端子となり、各インバータ素子１６ｂの出
力側が出力バス１９に接続されている。また、選択回路
１７は、他のパネルメーター１２と異なる選択番号を設
定しその選択番号に基づいてパソコン１１からの制御信
号を選択するスイッチ１７ａを内蔵しており、このスイ
ッチ１７ａ（ここでは３Ｂｉｔで０〜７の選択番号を設
定できるスイッチとする）の一方の接点は各々の抵抗が
接続されたコネクタを介して直流電源に、他方の接点は
アースにそれぞれ接続されている。この直流電源に接続
された各接点（ここでは３つ）はそれぞれ３つの２ゲー
）ＥＸＮＯＲ素子１７ｂの一方のゲートと接続され、Ｅ
ＸＮＯＲ素子１７ｔ）の他方のゲートは制御バス２０に
接続されている。そして、ＥＸＮＯＲ素子１７ｂの各出
力側はＡＮＤ素子１７Ｃの入力側に接続され、ＡＮＤ素
子１７Ｃの出力側は上記入力回路１５のＡＮＤ素子１５
ａおよび出力回路１６のＡＮＤ素子１６ａの他方のゲー
トに接続されている。The input circuit 15 is configured by connecting a plurality of AND elements 15a in parallel, and one gate of each is connected to the input bus 18. The output circuit 16 has a plurality of series circuits of AND elements 16a and open-cochlear inverter elements 16b connected in parallel, one gate of each AND element 16a serving as an output terminal, and the output side of each inverter element 16b serving as an output bus. It is connected to 19. Further, the selection circuit 17 has a built-in switch 17a that sets a selection number different from that of other panel meters 12 and selects a control signal from the personal computer 11 based on the selection number. One contact of the switch (which is a switch capable of setting a selection number from 0 to 7) is connected to a DC power source through a connector connected to each resistor, and the other contact is connected to ground. Each contact (here, three) connected to this DC power supply is connected to one gate of three 2-gauge) EXNOR elements 17b, and
The other gate of the XNOR element 17t) is connected to the control bus 20. Each output side of the EXNOR element 17b is connected to the input side of the AND element 17C, and the output side of the AND element 17C is connected to the AND element 15 of the input circuit 15.
a and the other gate of the AND element 16a of the output circuit 16.
次に動作を説明すると、先ず８台（ここでは８台まで）
の各パネルメーター１２の選択番号が互いに重ならない
ように各インターフェース部１３のスイッチ１７ａをセ
ットしておく。ここで、パソコン１１から特定のパネル
メーター１２に制御信号が出力されると、そのパネルメ
ーター１２に制御バス２０を通して制御信号が入力され
る。すなわち、パソコン１１により指定パネルメーター
１２の選択番号が制御バス２０を通して出力され、これ
によりその指定されたパネルメーター１２の選択回路１
７は選択信号を出力する。このとき、選択回路１７のＥ
ＸＮ ＯＲ素子１７ｂの各出力が全てＬ （Ｌｏｗ
１ｅｖｅｌ）となり、ＡＮＤ素子１７Ｃの出力がＬとな
るようにしてあり、上記選択信号、すなわちＡＮＤ素子
１７Ｃの出力信号がＬとなったとき、この指定されたイ
ンターフェース部１３の入出力回路１５．１６が作動す
る。つまり、ＡＮＤ素子１７Ｃの出力がＬになると、入
力回路１５のＡＮＤ素子１５８および出力回路１６のＡ
ＮＤ素子１６ａの片方の各ゲートがＬとなり、入力回路
１５のＡＮＤ素子１５ａは入力バス１８からの制御情報
を伝達可能状態となり、出力回路１６のＡＮＤ素子１６
ａはオープンコレクタインバータ１６ｂを通して出力バ
スに計測値などの情報を伝達可能状態となる。このよう
に、パソコン１１によって指定されたパネルメーター１
２においては、制御バス２０からの信号とスイッチ１７
ａからの信号により、選択回路１ＴのＡＮＤ素子１７ｃ
の出力がＬとなり、入出力制御が可能な状態となる。Next, to explain the operation, first, 8 units (here up to 8 units)
The switches 17a of each interface section 13 are set so that the selection numbers of each panel meter 12 do not overlap with each other. Here, when a control signal is output from the personal computer 11 to a specific panel meter 12, the control signal is input to that panel meter 12 through the control bus 20. That is, the selection number of the designated panel meter 12 is outputted by the personal computer 11 through the control bus 20, and the selection circuit 1 of the designated panel meter 12 is thereby output.
7 outputs a selection signal. At this time, E of the selection circuit 17
All outputs of the XN OR element 17b are L (Low
1 level), and the output of the AND element 17C becomes L. When the selection signal, that is, the output signal of the AND element 17C becomes L, the input/output circuits 15 and 16 of the specified interface section 13 is activated. In other words, when the output of the AND element 17C becomes L, the AND element 158 of the input circuit 15 and the A of the output circuit 16
Each gate on one side of the ND element 16a becomes L, and the AND element 15a of the input circuit 15 becomes capable of transmitting control information from the input bus 18, and the AND element 16 of the output circuit 16
a becomes capable of transmitting information such as measured values to the output bus through the open collector inverter 16b. In this way, the panel meter 1 specified by the computer 11
2, the signals from the control bus 20 and the switch 17
By the signal from a, the AND element 17c of the selection circuit 1T
The output becomes L, and input/output control becomes possible.
一方、制御バス２０からの信号とスイッチ１７ａの内容
とが一致しない場合、すなわちパソコン１１によって指
定されていない場合には、ＥＸＮＯＲ素子１７ｂの総出
力条件がＬにならないので、ＡＮＤ素子１７Ｃの出力（
選択信号）はＨ（Ｈｉｇｈｌ ｅｖｅ ｌ ）となり、
出力回路１６のＡＮＤ素子１６ａはオープンコレクタイ
ンバータ１６ｂの出力を常にＨにする。これにより、出
力情報が出力バス１９に影響することはなくなり、出力
バス１９は他の指定されたパネルメーター１２の出力情
報のみをパソコン１１に伝達することができる。また、
入力回路１５のＡＮＤ素子１５ａの出力は常にＨとなり
、入力バス１９からの制御情報が入力されることはない
。On the other hand, if the signal from the control bus 20 and the contents of the switch 17a do not match, that is, if they are not specified by the personal computer 11, the total output condition of the EXNOR element 17b will not become L, so the output of the AND element 17C (
selection signal) becomes H (High eve l),
The AND element 16a of the output circuit 16 always makes the output of the open collector inverter 16b high. As a result, the output information does not affect the output bus 19, and the output bus 19 can transmit only the output information of other designated panel meters 12 to the personal computer 11. Also,
The output of the AND element 15a of the input circuit 15 is always H, and control information from the input bus 19 is never input.
上記のように、パソコン１１で指定されたパネルメータ
ー１２のみがパソコン１１と交信可能となり、他のパネ
ルメーター１２はその交信によって影響されることはな
く、また入出力バス１８゜１９および制御バス２０も他
の指定されていないパネルメーター１２によって影響さ
れることはない。従って、第１図で示したように、各パ
ネルメーター１２を単一のケーブル１４によってパソコ
ン１１と接続することが可能となり、ケーブル配線の取
扱いが容易となり、パソコン１１の制御回路も簡略化さ
れたものとなる。As mentioned above, only the panel meter 12 designated by the personal computer 11 can communicate with the personal computer 11, other panel meters 12 are not affected by the communication, and the input/output buses 18 and 19 and the control bus 20 is not affected by other unspecified panel meters 12. Therefore, as shown in FIG. 1, it has become possible to connect each panel meter 12 to the personal computer 11 with a single cable 14, making it easier to handle the cable wiring and simplifying the control circuit of the personal computer 11. Become something.
なお、第２図に示したインターフェース回路は、−例を
示したものであり、正論理、負論理の変更を行っても実
現が可能である。例えば、正論理時の各Ａ？ｊＤ素子は
負論理時ではＯＲ素子となり、またオープンコレクタイ
ンバータ素子は負ａｆｗ理時にバッファ素子となり、２
ゲートＥＸＮＯＲ素子も２ゲー）ＡＮＤ素子（負論理時
ＯＲ素子）に代えることも可能である。Note that the interface circuit shown in FIG. 2 is an example, and can be realized by changing the positive logic and negative logic. For example, each A in positive logic? The jD element becomes an OR element during negative logic, and the open collector inverter element becomes a buffer element during negative afw logic.
It is also possible to replace the gate EXNOR element with a 2-gate AND element (an OR element at negative logic).
以上説明したように、この発明によれば、各端末機器に
選択回路を備えたインターフェース部を設けて処理装置
との交信を行うようにしたため、複数の端末機器を単一
のケーブルによって共通の処理装置に接続することがで
き、ケーブルの本数および長さが少なくなり、ケーブル
配線、取扱いも容易になるという効果がある。また、端
末機器の台数が増加してもそれに応じて処理装置の制御
回路が複雑になることはなく、プリント基板も少なくな
るという効果が得られる。As explained above, according to the present invention, each terminal device is provided with an interface unit equipped with a selection circuit to communicate with the processing device, so that multiple terminal devices can be connected to a common processing unit using a single cable. It has the effect that it can be connected to a device, the number and length of cables are reduced, and cable wiring and handling become easier. Further, even if the number of terminal devices increases, the control circuit of the processing device does not become complicated, and the number of printed circuit boards can be reduced.
第１図はこの発明に係るマルチ制御システムの基本構成
を示す図、第２図は第１図に示したインターフェース部
の具体例を示す回路図、第３図は従来例を示す構成図で
ある。
１．１１・・・処理装置としてのパーソナルコンピュー
タ
２．１２・・・端末機器としてのパネルメーター１３・
・・・・・・・・インターフェース部１５・・・・・・
・・・入力回路
１６・・・・・・・・・出力回路
１７・・・・・・・・・選択回路
１７ａ・・・・・・スイッチ
手続補正書
昭和６０年 ２月２０日
特許庁長官 志 賀 学 殿
１、事件の表示
昭和５９年特許願第２０６２５０号
２、発明の名称
マルチ制御システム
５、補正命令の日付 自 発
説明の各勘
７、補正の内容
（１）発明の詳細な説明を次のように補正する。
（・イ）第２頁第３行〜第４行に「パーソナルコンピュ
ータ」とあるのをｒマイクロコンピュータＪと訂正する
。
（ロ）同頁第４行、同頁第７行、同頁第１０行、同頁第
１０行〜第１１行、同頁第１７行、同頁第１９行、同頁
第２０行、第３頁第１行、第４頁第１３行〜第１４行、
同頁第１７行、第５頁第１行、同頁第１９行、第６頁第
１８行〜第１９行、第７頁第２行、第８頁第１４行、同
頁第１８行、同頁第１９行、第９頁第５行〜第６行およ
び同夏第７行に「パソコン」とあるのをそれぞれＴマイ
コンＪと訂正する。
（ハ）第６頁第７行、同頁第８行、同頁第９行〜第１０
行、第７頁第６行、第８頁第６行〜第７行および第９頁
第１４行にｒＥＸＮＯＲ素子」とあるのをそれぞれ７Ｅ
ＸＯＲｊと訂正する。
（２）図面の簡単な説明を次のように補正する。
（イ）第１０頁第１３行〜第１４行に「パーンナルコン
ピュータ」とあるのをＴマイクロコンピュータ、と訂正
する。
（３）第１図を別紙のとおり補正する。
ＩＪ、つシラーフェースぢ５FIG. 1 is a diagram showing the basic configuration of a multi-control system according to the present invention, FIG. 2 is a circuit diagram showing a specific example of the interface section shown in FIG. 1, and FIG. 3 is a configuration diagram showing a conventional example. . 1.11...Personal computer as a processing device 2.12...Panel meter 13 as a terminal device
......Interface part 15...
... Input circuit 16 ... Output circuit 17 ... Selection circuit 17a ... Switch procedure amendment February 20, 1985 Commissioner of the Patent Office Manabu Shiga 1, Indication of the case, Patent Application No. 206250 of 1982, 2, Name of the invention, Multi-control system 5, Date of amendment order, Voluntary explanation, 7, Contents of the amendment (1) Detailed explanation of the invention is corrected as follows. (b) Correct "personal computer" in lines 3 and 4 of page 2 to r microcomputer J. (b) Line 4 of the same page, Line 7 of the same page, Line 10 of the same page, Lines 10 to 11 of the same page, Line 17 of the same page, Line 19 of the same page, Line 20 of the same page, Page 3, line 1, page 4, lines 13 to 14,
Line 17 of the same page, Line 1 of the 5th page, Line 19 of the same page, Lines 18 to 19 of the 6th page, Line 2 of the 7th page, Line 14 of the 8th page, Line 18 of the same page, In the 19th line of the same page, the 5th and 6th lines of the 9th page, and the 7th line of the same summer, the words "personal computer" are corrected to T microcomputer J. (C) Page 6, line 7, page 8, line 9, page 9 to 10
"rEXNOR element" on page 7, line 6, page 8, lines 6 to 7, and page 9, line 14, respectively.
Correct it to XORj. (2) The brief description of the drawings shall be amended as follows. (b) On page 10, lines 13 and 14, correct the phrase ``Pernal Computer'' to read T microcomputer. (3) Amend Figure 1 as shown in the attached sheet. IJ, Shiraface 5
Claims (2)
ようにしたマルチ制御システムにおいて、前記各端末機
器に、処理装置からの制御信号を選択する選択回路とこ
の選択回路からの選択信号に基づいて入出力制御を行う
入力回路および出力回路とから成るインターフェース部
を備えたことを特徴とするマルチ制御システム。(1) In a multi-control system in which a plurality of terminal devices are controlled by a common processing device, each terminal device is provided with a selection circuit for selecting a control signal from the processing device and a selection signal from the selection circuit. A multi-control system characterized by comprising an interface section comprising an input circuit and an output circuit that perform input/output control.
定しその選択番号に基づいて処理装置からの制御信号を
選択するスイッチを内蔵していることを特徴とする特許
請求の範囲第１項記載のマルチ制御システム。(2) The selection circuit has a built-in switch that sets a selection number different from that of other terminal devices and selects a control signal from the processing device based on the selection number. Multi-control system as described in section.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206250A JPS6184762A (en) | 1984-10-03 | 1984-10-03 | Multicontrol system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206250A JPS6184762A (en) | 1984-10-03 | 1984-10-03 | Multicontrol system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6184762A true JPS6184762A (en) | 1986-04-30 |
Family
ID=16520220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59206250A Pending JPS6184762A (en) | 1984-10-03 | 1984-10-03 | Multicontrol system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6184762A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210111287A (en) * | 2019-01-16 | 2021-09-10 | 닛폰세이테츠 가부시키가이샤 | grain-oriented electrical steel sheet |
| KR20210111812A (en) * | 2019-01-16 | 2021-09-13 | 닛폰세이테츠 가부시키가이샤 | Method for manufacturing grain-oriented electrical steel sheet |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5236437A (en) * | 1975-09-17 | 1977-03-19 | Sanyo Electric Co Ltd | Address system |
| JPS59109930A (en) * | 1982-12-15 | 1984-06-25 | Matsushita Electric Works Ltd | Address designating system |
-
1984
- 1984-10-03 JP JP59206250A patent/JPS6184762A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5236437A (en) * | 1975-09-17 | 1977-03-19 | Sanyo Electric Co Ltd | Address system |
| JPS59109930A (en) * | 1982-12-15 | 1984-06-25 | Matsushita Electric Works Ltd | Address designating system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210111287A (en) * | 2019-01-16 | 2021-09-10 | 닛폰세이테츠 가부시키가이샤 | grain-oriented electrical steel sheet |
| KR20210111812A (en) * | 2019-01-16 | 2021-09-13 | 닛폰세이테츠 가부시키가이샤 | Method for manufacturing grain-oriented electrical steel sheet |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4443866A (en) | Automatic device selection circuit | |
| EP0164495B1 (en) | Duplex cross-point switch | |
| US4322794A (en) | Bus connection system | |
| EP0529677A1 (en) | Multi-channel interface for use in microcomputer | |
| EP1548607B1 (en) | Method of providing a microcontroller having an N-bit data bus width and a number of pins being equal or less than N | |
| KR960042413A (en) | Data processing system | |
| JPS6184762A (en) | Multicontrol system | |
| US6157185A (en) | Miltiple bus switching and testing system | |
| US5341380A (en) | Large-scale integrated circuit device | |
| CA1064162A (en) | Selective addressing system | |
| JPS60207918A (en) | Programmable controller | |
| RU2097827C1 (en) | Automatic system for diagnostics of digital devices | |
| US4356404A (en) | Circuit for equipping a variable number of bus units on a closed loop bus | |
| US4636978A (en) | Programmable status register arrangement | |
| US8018728B2 (en) | Patch panel | |
| KR840000385B1 (en) | Bus connection system | |
| JPH074665Y2 (en) | Key matrix reading circuit | |
| JPH1140913A (en) | Printed board hierarchical structure | |
| JPS61115159A (en) | Signal string selector | |
| FI84114B (en) | INKOPPLINGSSYSTEM. | |
| JPS6347106Y2 (en) | ||
| JP3214581B2 (en) | Test circuit | |
| SU788378A1 (en) | Device for checking "1 from n" code | |
| JP2569765B2 (en) | Signal processing integrated circuit device | |
| JPH03257648A (en) | Vxi bus line selector |