JPS6169212A - スイツチング回路 - Google Patents
スイツチング回路Info
- Publication number
- JPS6169212A JPS6169212A JP19082484A JP19082484A JPS6169212A JP S6169212 A JPS6169212 A JP S6169212A JP 19082484 A JP19082484 A JP 19082484A JP 19082484 A JP19082484 A JP 19082484A JP S6169212 A JPS6169212 A JP S6169212A
- Authority
- JP
- Japan
- Prior art keywords
- schottky junction
- field effect
- switching
- junction field
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、直列並列に接続される２個のショットキー接
合形電界効果トランジスタを用いたスイッチング回路の
改良に関する。
合形電界効果トランジスタを用いたスイッチング回路の
改良に関する。
電界効果トランジスタは＋ ｐｎ接合形・ ＭＯＳ形お
よびショットキー接合形の３種類に大別され、これらの
うち、 ｐｎ接合形および？ｌＯＳ形は約１００ＭＨｚ
以下の低周波数の信号のスイッチングが限度であり、Ｇ
Ｈｚ帯の高周波数の信号のスイッチングには専らショッ
トキー接合形電界効果トランジスタが用いられている。
よびショットキー接合形の３種類に大別され、これらの
うち、 ｐｎ接合形および？ｌＯＳ形は約１００ＭＨｚ
以下の低周波数の信号のスイッチングが限度であり、Ｇ
Ｈｚ帯の高周波数の信号のスイッチングには専らショッ
トキー接合形電界効果トランジスタが用いられている。
なお、ショットキー接合形はＧａ′Ａｓを材料とするの
で１通常、 ＧａＡｓ ＭＥＳ ＦＥＴあるいは単にＧ
ａＡｓ ＦＥＴとも称される。
で１通常、 ＧａＡｓ ＭＥＳ ＦＥＴあるいは単にＧ
ａＡｓ ＦＥＴとも称される。
またｐｎ接合形およびＭＯＳ形には何れもｐチャネル形
とｎチャネル形の２種類があるのに対し、 ＧａＡｓ
ＦＥＴにはｐチャネル形が無くｎチャネル形のみである
。
とｎチャネル形の２種類があるのに対し、 ＧａＡｓ
ＦＥＴにはｐチャネル形が無くｎチャネル形のみである
。
電界効果トランジスタをスイッチング回路として用いる
には、基本的にはこれを１ （ＩＩ使用し、そのソース
およびドレーンを、それぞれ、入力側および出力側とし
、ゲートをスイッチング信号によって駆動すればよいの
であるが、一般には、２（囚の電界効果トランジスタを
直列並列（Ｌ形）に接続することによって、スイッチン
グ回路中における通過損失の減少を図っている。
には、基本的にはこれを１ （ＩＩ使用し、そのソース
およびドレーンを、それぞれ、入力側および出力側とし
、ゲートをスイッチング信号によって駆動すればよいの
であるが、一般には、２（囚の電界効果トランジスタを
直列並列（Ｌ形）に接続することによって、スイッチン
グ回路中における通過損失の減少を図っている。
このよ’＋４千２’を固の電界効果トランジスタを直列
並列に接続して用いる場合、 ｐｎ接合形あるいはｉＯ
３形であれば、ｐチャネル形とｎチャネル形とを組合せ
て用いることにより、同一のスイッチング信号によって
両方の電界効果トランジスタを駆動することが出来る。
並列に接続して用いる場合、 ｐｎ接合形あるいはｉＯ
３形であれば、ｐチャネル形とｎチャネル形とを組合せ
て用いることにより、同一のスイッチング信号によって
両方の電界効果トランジスタを駆動することが出来る。
しかし、前述のようにショットキー接合形電界効果トラ
ンジスタにおいては、ｎチャネル形のみの組合せで使用
するので、一方のショットキー接合形電界効果トランジ
スタの駆動に用いられるスイッチング信号の反転信号に
よって、他方のショットキー接合形電界効果トランジス
タを駆動する必要がある。
ンジスタにおいては、ｎチャネル形のみの組合せで使用
するので、一方のショットキー接合形電界効果トランジ
スタの駆動に用いられるスイッチング信号の反転信号に
よって、他方のショットキー接合形電界効果トランジス
タを駆動する必要がある。
この際、駆動信号の反転信号が容易に作られなければな
らない。 。
らない。 。
〔従来の技術〕
ｒ 第２図（・）はピンチオフ電圧■２が
等しく直列並列に接続される２個のショットキー接合形
電界効果トランジスタ１および同２によって構成された
スイッチング回路の従来例の回路図であり、 Ｉｎは入
力側、 Ｏｕｔは出力側、Ｓはソース、Ｄはドレーン
、Ｇはゲー＋−，ｖｂはバイアス電圧、Ｖｃはスイッチ
ング信号、また＊■ｃはＶｃの反転信号を。
等しく直列並列に接続される２個のショットキー接合形
電界効果トランジスタ１および同２によって構成された
スイッチング回路の従来例の回路図であり、 Ｉｎは入
力側、 Ｏｕｔは出力側、Ｓはソース、Ｄはドレーン
、Ｇはゲー＋−，ｖｂはバイアス電圧、Ｖｃはスイッチ
ング信号、また＊■ｃはＶｃの反転信号を。
それぞれ示す。
上記構成のものにおいては、第２図山）に示すように、
入力信号の直流レベルｖ （ｏｌを基準とするとき、直
列接続のショットキー接合形電界効果トランジスタ１を
駆動するスイッチング信号ＶｃのハイレベルＶ （ｈｌ
、同ローレベルＶ（１１，ｉ列接績されるショットキ
ー接合形電界効果トランジスタ２を駆動するスイッチン
グ信号＊ｖＣのハイレベル＊Ｖ （１１、および同ロー
レベル＊Ｖ（ｈｌの電圧は、それぞれ。
入力信号の直流レベルｖ （ｏｌを基準とするとき、直
列接続のショットキー接合形電界効果トランジスタ１を
駆動するスイッチング信号ＶｃのハイレベルＶ （ｈｌ
、同ローレベルＶ（１１，ｉ列接績されるショットキ
ー接合形電界効果トランジスタ２を駆動するスイッチン
グ信号＊ｖＣのハイレベル＊Ｖ （１１、および同ロー
レベル＊Ｖ（ｈｌの電圧は、それぞれ。
Ｖ （ｈｌ ＝ ｖ（ｏ）
Ｖ （１１＝ ｖ （１） ＋ Ｖ ｐ＊ Ｖ（１）＝
Ｖｂ ＝ Ｖ（１）＋ Ｖｐ＝２Ｖｐ＋Ｖ（１） ＊ ■（ｈｌ＝ ＊ Ｖ（１）＋Ｖｐ ＝ ３ Ｖｌ） ＋ ｖ （１） であるから、ｌｈｌと＊ｖ（ｈ）とのレベル差は３Ｖｐ
強の値となる。
Ｖｂ ＝ Ｖ（１）＋ Ｖｐ＝２Ｖｐ＋Ｖ（１） ＊ ■（ｈｌ＝ ＊ Ｖ（１）＋Ｖｐ ＝ ３ Ｖｌ） ＋ ｖ （１） であるから、ｌｈｌと＊ｖ（ｈ）とのレベル差は３Ｖｐ
強の値となる。
このため、スイッチング信号Ｖｃの反転信号。
すなわち並列接続されるショットキー接合形電界効果ト
ランジスタ２を駆動するスイッチング信号を生成するた
めにゲインの高い増幅回路を、必要とし、したがってス
イッチング速度が低下するという問題点がある。
ランジスタ２を駆動するスイッチング信号を生成するた
めにゲインの高い増幅回路を、必要とし、したがってス
イッチング速度が低下するという問題点がある。
〔問題点を解決するための手段〕 ′本発明になる
スイッチング回路は、スイッチング信号によってゲート
を駆動されソースを入力側としドレーンを出力側とする
第一のショットキー接合形電界効果トランジスタと、ゲ
ートを前記スイッチング信号の反転信号によって駆動さ
れドレーンを前記第一のショットキー接合形電界効果ト
ランジスタのドレーンに接続されソースからバイアス電
圧の供給を受け且つ前記ショットキー接合形電界効果ト
ランジスタより低いピンチオフ電圧を有する第二のショ
ットキー接合形電界効果トランジスタとによって構成す
ることによって前記問題点の解消を図ったものである。
スイッチング回路は、スイッチング信号によってゲート
を駆動されソースを入力側としドレーンを出力側とする
第一のショットキー接合形電界効果トランジスタと、ゲ
ートを前記スイッチング信号の反転信号によって駆動さ
れドレーンを前記第一のショットキー接合形電界効果ト
ランジスタのドレーンに接続されソースからバイアス電
圧の供給を受け且つ前記ショットキー接合形電界効果ト
ランジスタより低いピンチオフ電圧を有する第二のショ
ットキー接合形電界効果トランジスタとによって構成す
ることによって前記問題点の解消を図ったものである。
すなわち１本発明では、並列接続されるショットキー接
合形電界効果トランジスタのピンチオフ電圧を低（する
ことによって、二つのスイッチング信号の振幅差を減少
し、並列接続されるショットキー接合形電界効果トラン
ジスタに供給するスイッチング信号の生成によって生ず
るスイッチング速度の低下を防止したものである。
合形電界効果トランジスタのピンチオフ電圧を低（する
ことによって、二つのスイッチング信号の振幅差を減少
し、並列接続されるショットキー接合形電界効果トラン
ジスタに供給するスイッチング信号の生成によって生ず
るスイッチング速度の低下を防止したものである。
以下に本発明の要旨を第１図に示す実施例によって具体
的に説明する。
的に説明する。
第１図（ａｌは本発明一実施例の回路図であり１図にお
いて、ｌはスイッチング信号ＶＣによってゲートＧを駆
動されソースＳを入力側ＩｎとしドレーンＤを出力（ｌ
ｌｌｏｕｔとする第一のショットキー接合形電界効果ト
ランジスタ、３はゲートＧを前記スイッチング信号の反
転信号＊Ｖｃ’によって駆動され、ドレーンＤを第一の
ショットキー接合形電界効果トランジスタ１のドレーン
Ｄに接続されソースＳからバイアス電圧ｖｂ “の供
給を受け、且つショットキー接合形電界効果トランジス
タ１のピンチオフ電圧Ｖｐより低いピンチオフ電圧ｖｐ
２を有する第二のショットキー接合形電界効果トランジ
スである。
いて、ｌはスイッチング信号ＶＣによってゲートＧを駆
動されソースＳを入力側ＩｎとしドレーンＤを出力（ｌ
ｌｌｏｕｔとする第一のショットキー接合形電界効果ト
ランジスタ、３はゲートＧを前記スイッチング信号の反
転信号＊Ｖｃ’によって駆動され、ドレーンＤを第一の
ショットキー接合形電界効果トランジスタ１のドレーン
Ｄに接続されソースＳからバイアス電圧ｖｂ “の供
給を受け、且つショットキー接合形電界効果トランジス
タ１のピンチオフ電圧Ｖｐより低いピンチオフ電圧ｖｐ
２を有する第二のショットキー接合形電界効果トランジ
スである。
第１図（ｂ）に示すよに、入力信号の直流レベルＶ（０
）を基準とするとき、第一のショットキー接合形電界効
果トランジスタ１を駆動するスイッチング信号Ｖｃのハ
イレベルＶ （ｈ） 、同ローレベルＶ （１１。
）を基準とするとき、第一のショットキー接合形電界効
果トランジスタ１を駆動するスイッチング信号Ｖｃのハ
イレベルＶ （ｈ） 、同ローレベルＶ （１１。
第二のショットキー接合形電界効果トランジスタ３を駆
動するスイッチング信号＊Ｖｃ’のハイレベル）ｋＶ（
１）’、および同ローレベル＊ ｙ （ｈ） ’の電圧
は、それぞれ。
動するスイッチング信号＊Ｖｃ’のハイレベル）ｋＶ（
１）’、および同ローレベル＊ ｙ （ｈ） ’の電圧
は、それぞれ。
Ｖ （ｈｌ −ｖ ｆｏｌ
Ｖ （１）−ｖ （１） ＋ Ｖ ｐ
＊ Ｖ（１） ’ ＝ Ｖｂ ’ ＝ Ｖ［１１＋
Ｖｐ２イ ＝Ｖｐ ＋Ｖｐ２＋Ｖ（
１１＊ Ｖ（ｈｌ ’ ＝ ＊ Ｖ（１） ＋ Ｖｐ２
＝Ｖｐ ＋ ２ Ｖｌ）２＋ ｖ （＋１であるから
、Ｖ（ｈｌと＊ Ｖ ｆｈＪ ’とのレベル差Δは。
Ｖｐ２イ ＝Ｖｐ ＋Ｖｐ２＋Ｖ（
１１＊ Ｖ（ｈｌ ’ ＝ ＊ Ｖ（１） ＋ Ｖｐ２
＝Ｖｐ ＋ ２ Ｖｌ）２＋ ｖ （＋１であるから
、Ｖ（ｈｌと＊ Ｖ ｆｈＪ ’とのレベル差Δは。
Δ＝ｖｏ −（Ｖｐ ＋ ２Ｖｐ２＋ｖｆｌ））したが
って１例えば Ｖｐ２＝ ０．２Ｖｐ とすると Δ ＝ １．４Ｖｐ＋ｖ（ｏン−ｖ（１）となり
、従来例に比し１．６ Ｖ ｐ減少することができる。
って１例えば Ｖｐ２＝ ０．２Ｖｐ とすると Δ ＝ １．４Ｖｐ＋ｖ（ｏン−ｖ（１）となり
、従来例に比し１．６ Ｖ ｐ減少することができる。
第１図（Ｃ１は本発明の他の実施例の回路図であり。
前記実施例の出力側に第三のシヨ・ｙ）キー接合形電界
効果トランジスタ４を直列に接続し、第一のショットキ
ー接合形電界効果トランジスタ１を駆動するスイッチン
グ信号Ｖｃによって同時に駆動するようにしたものであ
り１本発明になるスイ・ノチング回路によってスイッチ
マトリ・ノクスを構成する場合１個々のスイッチング回
路間の干渉を防止する効果が得られる。
効果トランジスタ４を直列に接続し、第一のショットキ
ー接合形電界効果トランジスタ１を駆動するスイッチン
グ信号Ｖｃによって同時に駆動するようにしたものであ
り１本発明になるスイ・ノチング回路によってスイッチ
マトリ・ノクスを構成する場合１個々のスイッチング回
路間の干渉を防止する効果が得られる。
以上説明したように１本発明によれば二つのショットキ
ー接合形電界効果トランジスタを直列並列に接続したス
イッチング回路において、並列接続されるショットキー
接合形電界効果トランジスタ用のスイッチング信号を生
成する増幅回路のゲインを、従来より低（することがで
きるので、スイッチング速度を増大する効果が得られる
。
ー接合形電界効果トランジスタを直列並列に接続したス
イッチング回路において、並列接続されるショットキー
接合形電界効果トランジスタ用のスイッチング信号を生
成する増幅回路のゲインを、従来より低（することがで
きるので、スイッチング速度を増大する効果が得られる
。
【図面の簡単な説明】
第１図（ａ）は本発明一実施例の回路図。
第１図（′ｂ）は同実施例の効果の説明図。
第１図（Ｃ）は本発明の他の実施例の回路図。
第２図（ａ）は従来例の回路図。
第２図（ｂｌは同従来例の問題点の説明図である。
図中。
１は第一のショットキー接合形電界効果トランジスタ。
３は第二のショットキー接合形電界効果トランジスタで
ある。 （α、 ￥−ｒ酊 ＣＣ。 ＶＣ裏ＶＣＩ ｖ（−ＸｖＣ″
ある。 （α、 ￥−ｒ酊 ＣＣ。 ＶＣ裏ＶＣＩ ｖ（−ＸｖＣ″
Claims (1)
- スイッチング信号によってゲートを駆動されソースを入
力側としドレーンを出力側とする第一のショットキー接
合形電界効果トランジスタと、ゲートを前記スイッチン
グ信号の反転信号によって駆動されドレーンを前記第一
のショットキー接合形電界効果トランジスタのドレーン
に接続されソースからバイアス電圧の供給を受け且つ前
記ショットキー接合形電界効果トランジスタより低いピ
ンチオフ電圧を有する第二のショットキー接合形電界効
果トランジスタとによって構成されることを特徴とする
スイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19082484A JPS6169212A (ja) | 1984-09-12 | 1984-09-12 | スイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19082484A JPS6169212A (ja) | 1984-09-12 | 1984-09-12 | スイツチング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6169212A true JPS6169212A (ja) | 1986-04-09 |
Family
ID=16264368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19082484A Pending JPS6169212A (ja) | 1984-09-12 | 1984-09-12 | スイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6169212A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63179609A (ja) * | 1987-01-20 | 1988-07-23 | Matsushita Electric Ind Co Ltd | 半導体可変抵抗器 |
| JPH02127815A (ja) * | 1988-11-08 | 1990-05-16 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタスイッチ回路とその駆動方法 |
| US11061125B2 (en) | 2016-03-31 | 2021-07-13 | Butterfly Network, Inc. | Symmetric receiver switch for bipolar pulser |
| US11294044B2 (en) | 2016-03-31 | 2022-04-05 | Bfly Operations, Inc. | Multilevel bipolar pulser |
| US11921240B2 (en) | 2019-09-19 | 2024-03-05 | Bfly Operations, Inc. | Symmetric receiver switch for ultrasound devices |
-
1984
- 1984-09-12 JP JP19082484A patent/JPS6169212A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63179609A (ja) * | 1987-01-20 | 1988-07-23 | Matsushita Electric Ind Co Ltd | 半導体可変抵抗器 |
| JPH02127815A (ja) * | 1988-11-08 | 1990-05-16 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタスイッチ回路とその駆動方法 |
| US11061125B2 (en) | 2016-03-31 | 2021-07-13 | Butterfly Network, Inc. | Symmetric receiver switch for bipolar pulser |
| US11294044B2 (en) | 2016-03-31 | 2022-04-05 | Bfly Operations, Inc. | Multilevel bipolar pulser |
| US11768282B2 (en) | 2016-03-31 | 2023-09-26 | BFLY Operations, Inc | Multilevel bipolar pulser |
| US11921240B2 (en) | 2019-09-19 | 2024-03-05 | Bfly Operations, Inc. | Symmetric receiver switch for ultrasound devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4554515A (en) | CMOS Operational amplifier | |
| US4616189A (en) | Gallium arsenide differential amplifier with closed loop bias stabilization | |
| JPH01109824A (ja) | レベル変換回路 | |
| US4412139A (en) | Integrated MOS driver stage with a large output signal ratio | |
| JPH035692B2 (ja) | ||
| GB2198005A (en) | Series-connected fet voltage equalisation | |
| US5148120A (en) | Class-AB push-pull drive circuit | |
| US4713559A (en) | Multiple input and multiple output or/and circuit | |
| JPS6169212A (ja) | スイツチング回路 | |
| US5210236A (en) | Differential amplifier | |
| US4789798A (en) | ECL to GaaS logic conversion circuit with positive feedback | |
| JPH06152341A (ja) | バッファリング回路 | |
| GB1487522A (en) | Fet circuits | |
| US4970471A (en) | Gallium arsenide class AB output stage | |
| JPS6386615A (ja) | アナログスイツチ | |
| US6218867B1 (en) | Pass transistor circuit | |
| US4736153A (en) | Voltage sustainer for above VCC level signals | |
| JP3031090B2 (ja) | 出力ポート回路 | |
| JPS61148906A (ja) | Ｍｏｓ増幅出力回路 | |
| JPS63276308A (ja) | 差動増幅回路 | |
| JPS5937736A (ja) | 電流切換型論理回路 | |
| SU1656683A1 (ru) | Интегральный цифроаналоговый преобразователь | |
| JPS63234721A (ja) | インバ−タ回路 | |
| JPS6341451B2 (ja) | ||
| JPS61186018A (ja) | 電界効果トランジスタ論理回路 |