JPS6165167A - Driving device of load - Google Patents

Abstract

PURPOSE:To attain accurate operation even if there is slight dispersion in the pattern of an encoder by outputting an analog signal indicating the speed of a prime mover on the basis of the number of timing signals generated in accor dance with the outputs of a speed signal generating part. CONSTITUTION:The prime mover 6 drives a load, a speed setting means sets up the required operating speed of the prime mover 6 and a speed detecting means detects the operating speed of the prime mover 6. An operation control means makes the output of the speed detecting means act as a feedback signal to the output of the speed setting means 8 so that the speed of the prime mover 6 reaches the speed set up by the means 8. A speed signal generating part 9 outputs a signal having frequency corresponding to the speed of the prime mover 6 and a timing signal generating part 22 outputs timing signals preferably at a fixed time interval. A speed calculating part 23 updates and outputs an output corresponding to the number of timing signals outputted between two continuous signals outputted from the part 9 every output of each signal from the part 9.

Description

【発明の詳細な説明】 〔発明のオリ用分野〕 本発明は負荷を可変速運転することができる負荷駆動装
置に関するものであり、更に詳しくは負荷駆動用原動機
の運転速度を検出する速度検出手段としてディジタル信
号を出力するものを用いた負荷駆動装置に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION [Original Field of the Invention] The present invention relates to a load drive device capable of variable speed operation of a load, and more specifically to a speed detection means for detecting the operating speed of a prime mover for driving a load. The present invention relates to a load driving device using a device that outputs a digital signal.

〔発明の背景〕[Background of the invention]

最近交流機も直流機並みの精度で速度を制御できるよう
になった。速度の制御には交流慎、直流機の速度を正確
に検出する必要がある。この速度の検出にはアナログ信
号を出力するものとディジタル信号を出力するものとの
両方かあるが、一般にアナログ信号を出力するものは、
温度の変化に伴なって出力が変動するもので、あまり高
い検出精度は得られないとされている。この点ではディ
ジタル信号を出力するものが優れているので、速度検出
手段としてディジタル信号を出力するものの提案が特開
昭５５−８２４７号、特開昭５３−１３５０８２号等で
なされている。Recently, it has become possible to control the speed of AC machines with the same precision as DC machines. For speed control, it is necessary to accurately detect the speed of AC and DC machines. There are two ways to detect this speed: one that outputs an analog signal and one that outputs a digital signal, but in general, the one that outputs an analog signal is
The output fluctuates with changes in temperature, and it is said that very high detection accuracy cannot be achieved. Since a device that outputs a digital signal is superior in this respect, proposals for outputting a digital signal as speed detection means have been made in Japanese Patent Laid-Open No. 55-8247, Japanese Patent Laid-Open No. 53-135082, etc.

しかし、このディンタル信号を出力する速度検出手段の
多くは、原ｉｓ機と一緒に回転する円板の側面、ろるい
はドラムの局面に、磁気的な、わるいは光学的なパター
ンを設け、このパターンを磁気的光学的に読み取って単
位時間あたりの信号の変化を計数し出力するものでるる
ため、パターンが非常に高い精度で設けられていない場
合には、正確な速度を表わさなくなってしまう。However, most of the speed detection means that output this digital signal are provided with a magnetic, optical or optical pattern on the side of the disk, wheel or drum that rotates together with the original IS machine. Since the pattern is read magnetically and optically and the changes in the signal per unit time are counted and output, if the pattern is not set with very high precision, it will not represent accurate speed.

円板やドラムには通常−周で１０２４＄るいは２０４８
程度の分解能を有するパターンを設けるので、このパタ
ーンを正しい間隔で設けることは非常に難かしい。Usually for discs and drums - $1024 or $2048 per circumference.
It is very difficult to provide the patterns at correct intervals because the pattern has a certain resolution.

原動機が正方向、逆方向に回転する場合は、その回転方
向も検出できるようにするため、９０度の位相差を有す
る２相エンコーダを用いることが多い。この位相差を正
しく９０度にすることも非常に難かしい。When the prime mover rotates in the forward and reverse directions, a two-phase encoder having a phase difference of 90 degrees is often used in order to be able to detect the direction of rotation as well. It is also very difficult to set this phase difference to 90 degrees correctly.

〔発明の目的〕[Purpose of the invention]

本発明は、このような点に鑑み成されたものであって、
その目的とするところはエンコーダの／ζターンに若干
のばらつきがあっても、精度良く原動機を運転すること
ができる負荷駆動装置を構成することにある。The present invention has been made in view of these points,
The purpose is to construct a load drive device that can operate the prime mover with high accuracy even if there is slight variation in the /ζ turns of the encoder.

〔発明の概要〕[Summary of the invention]

本発明負荷駆動装置は原動機と、速度設定手段と、速度
検出手段と速度制御手段とで構成する。The load driving device of the present invention includes a prime mover, speed setting means, speed detection means, and speed control means.

原＃Ｊ機は負荷を駆動するためのものであり、回転運動
するものであっても、リニアモータのように直膨上を運
動するものであっても良い。更に曲線上を運動するもの
であっても良い。また交流電動機であっても直流電動機
であっても良い。また油圧モータのようなものでも良い
。The original #J machine is for driving a load, and may be one that performs rotational motion or one that moves directly upward like a linear motor. Furthermore, it may move on a curve. Further, it may be an AC motor or a DC motor. Alternatively, it may be something like a hydraulic motor.

適度設定手段は、原動機の運転したい速度を設定するも
のであり、これはポテンショメータのようにアナログで
指令を与えるものでも、あるいはディジタルスイッチの
ようにディジタル信号で指令を与えるものであっても良
い。更に記憶装置から指令が与えられるものであっても
良い。The moderation setting means is for setting the desired operating speed of the prime mover, and may be a device that gives an analog command like a potentiometer, or a device that gives a command using a digital signal like a digital switch. Furthermore, instructions may be given from a storage device.

速度検出手段は原ｇｄ１機の運転速度を検出する。The speed detection means detects the operating speed of the original GD1 machine.

速度制御手段は速度検出手段の出力を速度設定手段の出
力に対してフィードバック信号として作用させ、原動機
の速度が速度設定手段で設定された速度に近づくように
制御する。原動機が交＃ｔ、電動機である錫合には原動
機に印加をれる電力の周波数、場合によっては更に電圧
を制御し、原動機が直流電動機である場合には界磁電流
、電機子電流の少くとも一方を制御する。原動機が油圧
モータである場合には原動機に流れ込む油量を制御する
。The speed control means causes the output of the speed detection means to act as a feedback signal on the output of the speed setting means, and controls the speed of the prime mover so that it approaches the speed set by the speed setting means. If the prime mover is an AC motor, the frequency of the electric power applied to the prime mover is controlled, and in some cases, the voltage is further controlled, and if the prime mover is a DC motor, at least the field current and armature current are controlled. Control one side. If the prime mover is a hydraulic motor, the amount of oil flowing into the prime mover is controlled.

さて本発明の特徴部分は速度検出手段を速度、信号発生
部とタイミング信号発生部と、速度演算部とで構成する
ことにある。Now, the characteristic part of the present invention is that the speed detecting means is constituted by a speed signal generating section, a timing signal generating section, and a speed calculating section.

速度信号発生部は原動機の速度に応じた周波数の信号を
出力する。タイミング信号発生部は望ましくは一定時間
間隔でタイミング信号を出力する。The speed signal generator outputs a signal with a frequency corresponding to the speed of the prime mover. The timing signal generator preferably outputs a timing signal at regular time intervals.

速度演算部は、速度信号発生部が出す連続した信号複数
間に出力されるタイミング信号の数に応じた出力を、速
度信号発生部が信号を出す毎に更新して出力する。The speed calculation section updates and outputs an output corresponding to the number of timing signals output between the plurality of consecutive signals outputted by the speed signal generation section every time the speed signal generation section outputs a signal.

〔発明の実施例〕[Embodiments of the invention]

以下第１図ないし第５図に示す本発明の実施例について
説明する。第１図に於いて、全体を１で示す速度制御手
段は交流から直流へ変換する順変換器２と直流から交流
へ変換する逆変換器３と制御回路部Ｃとで構成しである
。Embodiments of the present invention shown in FIGS. 1 to 5 will be described below. In FIG. 1, the speed control means, indicated by 1, is composed of a forward converter 2 for converting from alternating current to direct current, an inverse converter 3 for converting from direct current to alternating current, and a control circuit section C.

順変換器２ば６個のダイオード２ａ〜２ｆを三相ブリッ
ジに接続し、その入力端子を３相交流亀源４へ、そして
出力端子を平滑用コンデンサ５へ接続して構成しである
。逆変換器３は６個の主スイツチング索子３ａ〜３ｆを
三相ブリッジに成続し、その入力端子を平滑用コンデン
サ５と共に順変換器２の出力端子へ、そして出力端子を
、図示しない負荷を超動するだめの三相誘４電動機つま
り原動機６へ接続して構成しである。主スイツチング素
子３３〜３ｆとしてはパワートランジスタを用いている
がゲートターンオフサイリスタを使用することも可能で
ある。主スイツチング素子３３〜３ｆには夫々フライホ
イールダイオード７ａ〜７ｆか接続しである。The forward converter 2 is constructed by connecting six diodes 2a to 2f to a three-phase bridge, having its input terminal connected to a three-phase AC source 4, and its output terminal connected to a smoothing capacitor 5. The inverse converter 3 connects six main switching cables 3a to 3f to a three-phase bridge, connects its input terminal to the output terminal of the forward converter 2 together with a smoothing capacitor 5, and connects the output terminal to a load (not shown). The motor is connected to a three-phase induction four-phase electric motor, that is, a prime mover 6, which is super-active. Although power transistors are used as the main switching elements 33 to 3f, gate turn-off thyristors may also be used. Flywheel diodes 7a-7f are connected to the main switching elements 33-3f, respectively.

第２図に於いて、８は原動機６の運転をしたい速度を設
定する為の速度設定手段である。In FIG. 2, 8 is a speed setting means for setting the desired speed at which the motor 6 is operated.

９は速度信号発生部であって、これは原動機６の軸に連
結してあり、原動機６の軸の回転速度に比例した周波数
の２相のパルスを出力する。Reference numeral 9 denotes a speed signal generator, which is connected to the shaft of the prime mover 6 and outputs two-phase pulses having a frequency proportional to the rotational speed of the shaft of the prime mover 6.

タイミング信号発生部２２は速度信号発生部９の原動機
６−回転描りに出力する一相分の周波数がＦｌであり、
原動機６の最高回転数がＮｍａｘ（＋、ｐｍ）であると
き Ｆ２　＝　ａ　Ｘ　ＦＩＸ　Ｎｍａｘ・・・・・・・・
・・・・・・・・・（１）の周波数のタイミング信号を
発生するようにする。The timing signal generating section 22 outputs the frequency of one phase to the rotation drawing of the prime mover 6 of the speed signal generating section 9 as Fl,
When the maximum rotation speed of the prime mover 6 is Nmax (+, pm), F2 = a X FIX Nmax...
......A timing signal with the frequency of (1) is generated.

なおａは係数で、これ１ｄ２０以上に選択することが望
ましい。Note that a is a coefficient, which is preferably selected to be 1d20 or more.

速度演算部２３は２つの微分回路２８ａ、２８ｂと２つ
の整流回路２３ｃ、２３ｄ１論理和回路２３ｅ１回転方
向検出器２３ｆ１カウンタ２３ｇ、２３ｈ、シフトレジ
スタ２３ｉ％Ｄ−Ａ変換器２３ｈ１計η部２３ｔ１正負
判別部２８ｍ及び正負反転判別部２３ｎとで構成する。The speed calculation section 23 includes two differentiating circuits 28a and 28b, two rectifying circuits 23c, 23d1, an OR circuit 23e1, a rotation direction detector 23f1, counters 23g, 23h, a shift register 23i% DA converter 23h1, a total η section 23t1, positive/negative discrimination It is composed of a section 28m and a positive/negative inversion discriminating section 23n.

微分回路２３ａ１２３ｂは速度信号発生部９の出力する
２相信号Ａ％Ｂを夫々受けて、これの立ち上υ、立ち下
り時に夫々第３図に示すようにパルス信号２３ａ′、２
３ｂ′を出力するようにする。整流回路２３Ｃ１２８ｄ
は砿分回路２８ａ、２３ｂの出力を受けて、これを正方
向に揃え、パルス２８ｃ′、２３ｄ′を出力するように
する。The differentiating circuit 23a123b receives the two-phase signal A%B output from the speed signal generator 9, and generates pulse signals 23a' and 2 at the rising edge and falling edge, respectively, as shown in FIG.
3b' is output. Rectifier circuit 23C128d
receives the outputs of the distribution circuits 28a and 23b, aligns them in the positive direction, and outputs pulses 28c' and 23d'.

論理和回路２３ｅは整流回路２３ｃ、　２３ｄの出力を
論理演算し２３ｅ′として示すように速度信号発生部９
の２相信号の立ち上り、立ち下シ時に夫々パルスを出力
するようにする。The OR circuit 23e performs a logical operation on the outputs of the rectifier circuits 23c and 23d and outputs the speed signal generator 9 as shown as 23e'.
A pulse is output at the rise and fall of the two-phase signal, respectively.

一方、回転方向検出器２３ｆは速度信号発生部９の２つ
の相の出力Ａ、　Ｂを受け、この２つの出力の相順から
原＃１機６の回転方向を判別するようにする。On the other hand, the rotational direction detector 23f receives the two phase outputs A and B of the speed signal generator 9, and determines the rotational direction of the original #1 machine 6 from the phase order of these two outputs.

カウンタ２３ｇはタイミング信号発生部２２の出力をり
ａツク信号として受け、これを計数する。The counter 23g receives the output of the timing signal generator 22 as a reverse signal and counts it.

このカウンタ２８ｇはアンプ、ダウン、カウンタであり
、回転方向検出器２３ｆの出力によって計数方向が制御
される。つ１り原動機６が正方向に回転しているときに
は、カウンタ２３ｇはアップカウントをし、逆方向に回
転しているときにはダウンカウントをする。カウンタ２
８ｇのリセット端子ｒＫは論理和回路２３ｅの出力を入
力する。This counter 28g is an amplifier, down counter, and the counting direction is controlled by the output of the rotation direction detector 23f. The counter 23g counts up when the motor 6 is rotating in the forward direction, and counts down when it is rotating in the opposite direction. counter 2
The reset terminal rK of 8g inputs the output of the OR circuit 23e.

従ってカウンタ２３ｇは論理和回路２３ｅ：＞らパルス
信号２３ｅ′が出力される度にリセットさ九る。Therefore, the counter 23g is reset each time the logical sum circuit 23e:>>r pulse signal 23e' is output.

カウンタ２３ｇの出力は論理和回路２３ｅの出力をタイ
ミング信号としてシフトレジスタ２３ｉ　Ｋ転送される
。シフトレジスタ２３ｉは記憶部として動作するもので
あり、２相信号Ａ、Ｂの一周期間、つまり論理和回路２
３ｅの出力の４周期間のカウンタ２８ｇの割数値Ｍｎ、
　Ｍｎ＋、　Ｍｎ＋２　　Ｍｎ＋３を、速度信号発生部
９の信号が変る毎に一つづつ更新して記憶する。The output of the counter 23g is transferred to the shift register 23iK using the output of the OR circuit 23e as a timing signal. The shift register 23i operates as a storage section, and stores the two-phase signals A and B during one cycle, that is, the OR circuit 2.
The division value Mn of the counter 28g during 4 cycles of the output of 3e,
Mn+, Mn+2 and Mn+3 are updated and stored one by one each time the signal from the speed signal generator 9 changes.

シフトレジスタ２３１に記憶されているカウンタ２３ｇ
の連続した４つの記憶値は論理和回路２３ｅからの出力
に同期して読み出され、算出部２３ｔで次のように演算
される。Counter 23g stored in shift register 231
The four consecutive stored values are read out in synchronization with the output from the OR circuit 23e, and are calculated in the calculating section 23t as follows.

つまり、正負判別部２３ｍの出力を受け、あとで説明す
る減算回路１１の出力が正であることを示しているとき
には、つまり原動機６の速度が速度設定手段８による指
令よりも遅いときにはＭａ＝Ｍ針並点上爽ユ土９１・・
・・・（２）つまり相加平均を求め更に原動機６の回転
数Ｎをなる式で求めて、Ｎａの大きさに比例したディジ
タル信号を計算部２３Ａは出力する。Ｄ−Ａ変換器２３
ｈは計算部２３ｔの出力を受け、アナログ信号に変換す
る減算回路１１の出力が迫であることを正負判別部２３
ｍが示しているとき罠は、つまり原動機６の速度が速度
設定手段８による指令よりも早いときには Ｍｂ　＝　　’　　Ｍｎ　＋ｒｒｌｎ＋１　＋Ｍｎ＋４
　＋Ｍｎ＋３　−−＋４１つまり相乗平均を求め、更に
原動機６の回転舷Ｎを なる式で求めて、Ｎｂの大きさに比例したデジタル信号
を計算部２３ｔは出力する。この出力はＤ−Ａ変換器２
３ｈでアナログ信号に変換され、やはり減算回路１１原
動機６の速度が速度設定手段８による指令よりも遅いと
きに（４）式、（５）式によ）フィードバック信号を算
出すると、例えば原動機６の始動時などはＭｎ　＝　Ｏ
になることも考えられるからこのようなときＫは速度信
号発生部９が１周期の信号を出すまでは計算部２３ｔけ
フィードバンク信号が零であることを出力することにな
り、原動機６は過加速される心配がある。原動機６が過
加速を要求されるような負荷を駆動しているような場合
は、減算回路１１の出方が正でも計算部２３ｔは＋４）
、＋５１式に依って求めた値に基いてフィードバック信
号を出力するようにすれば良い。In other words, when the output of the subtraction circuit 11, which will be described later, receives the output from the positive/negative determining section 23m and indicates that it is positive, that is, when the speed of the prime mover 6 is slower than the command from the speed setting means 8, Ma=M Harinami point Kamisouyu soil 91...
(2) In other words, the arithmetic mean is determined, and the rotation speed N of the prime mover 6 is determined using the following formula, and the calculation unit 23A outputs a digital signal proportional to the magnitude of Na. D-A converter 23
h receives the output of the calculation unit 23t, and determines that the output of the subtraction circuit 11 which converts it into an analog signal is a positive/negative determination unit 23.
When m indicates a trap, that is, when the speed of the prime mover 6 is faster than the command from the speed setting means 8, Mb = ' Mn + rrln + 1 + Mn + 4
+Mn+3--+41, that is, the geometric mean is determined, and the rotary ship N of the prime mover 6 is determined using the following formula, and the calculation unit 23t outputs a digital signal proportional to the magnitude of Nb. This output is from D-A converter 2
3h, and when the speed of the subtraction circuit 11 prime mover 6 is slower than the command from the speed setting means 8, the feedback signal is calculated using equations (4) and (5). When starting, etc., Mn = O
Therefore, in such a case, K will output that the feed bank signal is zero until the speed signal generator 9 outputs a one-cycle signal, and the prime mover 6 will be overloaded. There is a concern that it will be accelerated. If the prime mover 6 is driving a load that requires over-acceleration, even if the output of the subtraction circuit 11 is positive, the calculation unit 23t will be +4)
, +51 formula, the feedback signal may be output based on the value obtained using the formula.

原動機６の速度が速度設定手段８による指令よりも早い
ときに（２）式、（３）式によりフィードバンク信号を
力出すると、例えば原動機６を停止しようとするときに
Ｍｎ＋３が零になってもつまり原動機６が停止しても、
まだ原動機６が回転していることを示すフィードバック
信号が、計算部２３ｔから出力され、原動機６は過制動
される心配がある。When the speed of the prime mover 6 is faster than the command from the speed setting means 8, if a feed bank signal is output according to equations (2) and (3), Mn+3 becomes zero when trying to stop the prime mover 6, for example. Even if the prime mover 6 stops due to blockage,
A feedback signal indicating that the prime mover 6 is still rotating is output from the calculation unit 23t, and there is a risk that the prime mover 6 will be overbraked.

原動機６が過制動を要求されるような負荷を駆動してい
るような場合には、減算回路１１の出力が負でも計算部
２８ｔは（２１（３）式に依って求めた値に基いてフィ
ードバック信号を出力するようＫすれば良い。When the prime mover 6 is driving a load that requires over-braking, even if the output of the subtraction circuit 11 is negative, the calculation unit 28t calculates the It is sufficient to set K to output a feedback signal.

さて正負反転判別部２３ｎは正負判別部２８ｍの出力が
反転したときに信号を出力し、カウンタ２３ｈをリセッ
トする。カウンタ２８ｈは正負反転判別部２３ｎからの
信号によるほか、原ｌｊＪ機６の運転を止めたときにも
リセットされる。このカウンタ２３ｈはアップカウンタ
であり、論理和回路２３ｅの出力を１〜４まで計数する
。４寸で引数すると、それ以降はリセットされるまで計
数４を持続する。このカウンタ２３ｈの出力は計算部２
３ｔでｍ式（３）式に用いられる、Ｃの値として代入さ
れる。このように構成することにより計算部２３ｔは原
動機６の始動時から、正しいフィードバック（Ｍ号を受
けて原動機６を制御することができる。Now, the positive/negative inversion determining unit 23n outputs a signal when the output of the positive/negative determining unit 28m is inverted, and resets the counter 23h. The counter 28h is reset not only by the signal from the positive/negative inversion determining section 23n but also when the original ljJ machine 6 stops operating. This counter 23h is an up counter and counts the output of the OR circuit 23e from 1 to 4. If the argument is 4 sun, the count will continue to be 4 until it is reset. The output of this counter 23h is
3t, it is substituted as the value of C used in formula (3). With this configuration, the calculation unit 23t can control the prime mover 6 by receiving correct feedback (number M) from the time the prime mover 6 is started.

減算回路１１は速度設定手段８の出力とＡ−Ｄ変換器２
３ｈの出力との差（つまり差の信号）を求めるように伺
成しである。増幅器１２は続３つ；１、　　路１１の出
力を受け、こｎを送画な大きさに増幅し、Ｉａ＊を出力
するように構成する。The subtraction circuit 11 connects the output of the speed setting means 8 and the A-D converter 2.
3h output (that is, the difference signal). The amplifier 12 is configured to receive the output of the three lines 1 and 11, amplify it to a magnitude equal to that of the image signal, and output Ia*.

指令波発生手段１３は増幅器１２からの出力Ｉａ＊を、
励磁電流成分指令手段１４から励磁電流成分指令Ｉｂ＊
を、そして回転角速度発生手段１５から回転角速度信号
　ｒを受けて次の各演算を突行し、各相指令波信号１ｕ
＊、”　＊、ｌ　Ｗ＊を出力する。The command wave generation means 13 outputs the output Ia* from the amplifier 12,
Exciting current component command Ib* from the exciting current component commanding means 14
Then, receiving the rotational angular velocity signal r from the rotational angular velocity generating means 15, the following calculations are performed to generate each phase command wave signal 1u.
*,” *,l Outputs W*.

ｉｕ＊＝　Ｉ＊ｓｉｎ　（ｌｃ＋、　ｔ＋θ）・・・・
・・・・・・・・・・・・・・・・・（６）ｉ　ｖ＊＝
　Ｉ＊ｓ　ｉｎ　（ＬＩＪ、ｔ−Ｔ　′”θ）・・叩・
曲中（７）Ｉｗ＊＝　Ｉ＊ｓｉｎ　（ｗｌｔ−’　　十
〇）・・・川・・・・曲（８）但しｘ＊＝−ＩＴ’；”
Ｒ窪・・・・・・曲間・（９）θ＝　ｔａｎ＝（ｔａ５
’ｒｂ＊）　・＋＋＋＋＋＋＋＋＋＋　（１０）Ｗｌ−
レｒ＋ｌ、ＵＳ・・・・・・・・・・・・・・・・・・
・・・・・・・・・（１１）Ｋ：係数 ダニ二次鎖交磁束 ｍ：ＷＴｏ機６の相互インダクタンス Ｓニラプラス変換演算子 Ｔｖ　：　ＴＫ動機６の二次時定数 である。iu*= I*sin (lc+, t+θ)...
・・・・・・・・・・・・・・・・・・(6) i v*=
I*s in (LIJ, t-T ′”θ)・・Tap・
In the song (7) Iw*= I*sin (wlt-' 10)...River...Song (8) However, x*=-IT';”
R depression...between songs (9) θ= tan=(ta5
'rb*) ・＋＋＋＋＋＋＋＋＋＋ (10) Wl−
r+l, US・・・・・・・・・・・・・・・・・・
(11) K: Coefficient Secondary interlinkage flux m: Mutual inductance S of the WTo machine 6 Nira plus conversion operator Tv: Secondary time constant of the TK machine 6.

指令波発生手段１３はＵ、Ｓ、Ｐ４．１７２．９９１に
示しであるように公知であり、本発明はこの指令波発生
手段１３の具体的な構成を特徴とする特許ではないから
、これに対するこれ以上の説明は省略する。The command wave generating means 13 is well known as shown in U, S, P4.172.991, and the present invention is not a patent that features a specific configuration of this command wave generating means 13, so there is no need for this invention. Further explanation will be omitted.

また、回転角速度発生手段１５は第４図に示すように、
速度信号発生手段９の二相のパルスの相順によ虱電動機
６の回転方向を検知する回転方向検知器１５ａと、速度
信号発生手段９のパルスを回転方向検出器２ａｆの出力
に応じてアップ又はダウンカウントするアップ・ダウ／
カウンタ１５ｂと、このカウンタ１５ｂの出力に対応す
る角速度信号　ｒ値を出力するテーブル１５ｃとで構成
しである。Further, as shown in FIG. 4, the rotational angular velocity generating means 15 is
A rotation direction detector 15a detects the rotation direction of the electric motor 6 according to the phase order of the two-phase pulses of the speed signal generation means 9, and a rotation direction detector 15a detects the rotation direction of the electric motor 6 according to the phase order of the two-phase pulses of the speed signal generation means 9. Up/down counting down/
It consists of a counter 15b and a table 15c that outputs the angular velocity signal r value corresponding to the output of the counter 15b.

さて、ＰＷＭインバータ１の出力端子から原動機６とし
ての誘導電動機の各相巻線へ至る間には、ｉｌｉ：流検
出手段として変流器１６ｕ、１６ｖ、１６ｗが設けであ
る。Now, between the output terminal of the PWM inverter 1 and each phase winding of the induction motor as the prime mover 6, current transformers 16u, 16v, and 16w are provided as ili: current detection means.

主スイツチング素子３ａと３ｂとを制御するベース信号
は、Ｕ相制御回路１７ｕで、指令波信号１ｕ＊と変流器
１６ｕの出力とを受けて生成するようにする。The base signal for controlling the main switching elements 3a and 3b is generated by the U-phase control circuit 17u upon receiving the command wave signal 1u* and the output of the current transformer 16u.

主スイツチング素子３Ｃと３ｄとを制御するベース信号
は、■相制御回路１７ｖで、指令波信号ｉｖ＊と変流器
１６ｖの出力とを受けて生成するようにする。A base signal for controlling the main switching elements 3C and 3d is generated by the phase control circuit 17v upon receiving the command wave signal iv* and the output of the current transformer 16v.

また主スイツチング素子３ｅと３ｆとを制御するベース
信号は、Ｗ相制御回路１７ｗで、指令波信号ｉｗ＊と変
流器１６ｗの出力とを受けて生成するようにする。The base signal for controlling the main switching elements 3e and 3f is generated by the W-phase control circuit 17w upon receiving the command wave signal iw* and the output of the current transformer 16w.

これ等各相制御回路１７　ｔｌ、　ｌ　７　ｖｓ　１７
　ｗ　ｌ−を同一構成である。従って以下の説明ではＵ
相制御回路１７ｕを代表させて説明する。These phase control circuits 17 tl, l 7 vs 17
w l- have the same configuration. Therefore, in the following explanation, U
The phase control circuit 17u will be explained as a representative example.

指令波信号ｉｕ＊は電圧で与えられるため、これとの演
算上、変流器１６ｕの出力は電流電圧変換器１８で゛電
圧に変換する。Since the command wave signal iu* is given as a voltage, the output of the current transformer 16u is converted into a voltage by the current-voltage converter 18 for calculation purposes.

演算手段１９に指令波信号ｉｕ＊と変換器１８の出力す
とを図示の極性に入力し、演算手段１９がら指令波発生
手段１３の出力ｉｕ＊と変換器１８との差の信号Ｃを出
力するようにする。この差の出力は増幅手段２０で適当
な大きさＫｆｉ幅しｄとする。The command wave signal iu* and the output of the converter 18 are input to the calculation means 19 with the polarity shown, and the calculation means 19 outputs a signal C representing the difference between the output iu* of the command wave generation means 13 and the converter 18. I'll do what I do. The output of this difference is set to an appropriate width Kfi by the amplifying means 20 and d.

増幅手段２０の出力ｄと鍜送波信号発生手段２４の出力
ｅとを比較手段２５で比較し、増幅手段２０の出力を搬
送波で変調して幅変調パルスを出力するようにする。The output d of the amplification means 20 and the output e of the transmitted wave signal generation means 24 are compared by the comparison means 25, and the output of the amplification means 20 is modulated with a carrier wave to output a width modulated pulse.

つまり、比較手段２５は、信号ｄとｅとを比較し、第５
図に示すように（ｄ＞ｅ）となっているときだけ“Ｈｌ
ｌになシ、（ｄ（ｅ）のときには“Ｌ”となる信号Ｓと
、この信号Ｓの極性反転信号である信号風を発生する働
きをする。従って、この比較手段２５の出力に現われる
信号Ｓと弓は、誤差信号ｄをＰＷＭ化した信号となって
いる。That is, the comparing means 25 compares the signals d and e, and the fifth
As shown in the figure, only when (d>e) is “Hl
It functions to generate a signal S which becomes "L" when (d(e)) and a signal wind which is a polarity inverted signal of this signal S. Therefore, the signal appearing at the output of this comparison means 25 S and bow are signals obtained by converting the error signal d into PWM.

スイッチング制御手段２６ａ、　２６ｂはＰＷＭ信号信
号色に応じて主スイツチング素子ａａ１８ｂをオン・オ
フ駆動する働きをする。従って主スイツチング素子３ａ
と３ｂは交互に、一方がオンのときには他方がオフする
ようにスイッチングされ、原動機６としての誘導電動機
に電流が供給されることになる。The switching control means 26a, 26b function to turn on/off the main switching element aa18b according to the PWM signal color. Therefore, the main switching element 3a
and 3b are alternately switched such that when one is on, the other is off, and current is supplied to the induction motor as the prime mover 6.

従って、この制御装置によれば、指令波信号Ｉｕ＊と電
流検出値すとの各瞬時ごとの誤差信号ｄに応じて主スイ
ツチング素子３ａ１３ｂのオン・オフデユーティ−が変
化し、これにより指令波信号ｉｕ＊と検出電流値すとを
一致させる方向のフィードバック制御が働くことになり
、指令波信号ｉｕ＊に近づくように負荷電流の瞬時値を
制御することができる。Therefore, according to this control device, the on/off duty of the main switching element 3a13b changes according to the error signal d for each instant of time between the command wave signal Iu* and the detected current value, and thereby the command wave signal iu Feedback control is activated in the direction of matching * and the detected current value S, and the instantaneous value of the load current can be controlled so as to approach the command wave signal iu*.

第６図は本発明の異なる実施例である。この実施例では
速度演算部２３は２つの微分回路２３ａ、２３ｂ１２つ
の整流回路２３ｃ、　２ａｄ１論理和回路２３ｅ。FIG. 6 shows a different embodiment of the invention. In this embodiment, the speed calculation unit 23 includes two differentiating circuits 23a, 23b, two rectifying circuits 23c, 2ad1 and an OR circuit 23e.

回転方向検出器２８ｆ１カウンタ２３ｐ、　２３ｇ、　
２３ｒ。Rotation direction detector 28f1 counter 23p, 23g,
23r.

２　ａ　ｓ　ｓ　２３　ｔ　＊　２３　ｕ　ｓ分配回路
２３ｘ１選択回路２（ｕＤ−Ａ変換器２３ｈ及び計算部
２１ｒｕ−とで構成しである。このうち微分回路２Ｌａ
１２１ｂ　整流回路２８ｃ、　２３ｄ、論理和回路２８
ｅ及び回転方向検出回路２８ｆ及びＤ−Ａ変換器２３ｈ
は第２図に示したものと同じである。2 a s s 23 t * 23 u s distribution circuit 23
121b Rectifier circuit 28c, 23d, OR circuit 28
e, rotational direction detection circuit 28f, and DA converter 23h
is the same as shown in FIG.

この実施例ではカウンタ２３ｐ、２３【、２１ｒ、２３
ｇ、２３ｔ、２３ｕは共にアップダウンカウンタであり
、その計数方向は回転方向検出回路２３ｆからの出力に
よって制御される。In this embodiment, counters 23p, 23[, 21r, 23
g, 23t, and 23u are all up/down counters, the counting direction of which is controlled by the output from the rotation direction detection circuit 23f.

このうちカウンタ２３ｐは論理和回路２８ｅの出シ カをクロック信号として計数し、カウンタ２８１．２Ｓ
ｒ、　２３ｇ、　２３を及び２８ｕはタイミング信号発
生部２２の出力をクロック信号として計数する。Of these, the counter 23p counts the output of the OR circuit 28e as a clock signal, and the counter 281.2S
r, 23g, 23 and 28u count the output of the timing signal generator 22 as a clock signal.

カウンタ２ａｐは図示しないタイミング回路からの信号
に依って一定時間毎にリセットされる。リセットされる
間隔はあとで説明する。The counter 2ap is reset at regular intervals by a signal from a timing circuit (not shown). The reset interval will be explained later.

卜 またカウンタ２３厘、２３ｒ、　２１ｓ、　２８ｔ、　
２８ｕは第７図に示すよりに論理和回路２’３Ｘから５
個信号が出るごとに分配回路２３ｕ　Ｋ依って１個の信
号を受はリセットされる。つまり論理和回路２３ｅから
最初に信号が出たときにはカウンタ２３諭がセットされ
論理和回路２ａｅから次に出た信号によってはカウンタ
２８ｒがセットされる。このように次々にセットされ、
カウンタ２８ｕがセントされた次には最初に戻ってカウ
ンタ２３ｔがリセットされる。Counter 23, 23r, 21s, 28t,
28u is the logical sum circuit 2'3X to 5 as shown in FIG.
Each time one signal is output, one signal is reset by the distribution circuit 23uK. That is, the counter 23 is set when the first signal is output from the OR circuit 23e, and the counter 28r is set depending on the next signal output from the OR circuit 2ae. In this way, they are set one after another,
After the counter 28u is counted, the process returns to the beginning and the counter 23t is reset.

選択回路２３１１はカラ／り２ａｐの出力を受け、カウ
ンタ２３ｐの最終計数値が充分大きいときにはカウンタ
２３ｐの最終計数値を計算部２８Ｉ／／−へ送シ込む。The selection circuit 2311 receives the output of the color/re 2ap, and when the final count value of the counter 23p is sufficiently large, sends the final count value of the counter 23p to the calculation unit 28I//-.

−計算部２８Ｍはこの計数値を受は原動機６の速度だ応
じたデジタル信号を出力する。この出力はＤ−Ａ変換器
２３ｈでアナログ信号に変換され減算回路１１へ送シ込
まれる。- The calculation unit 28M receives this count value and outputs a digital signal corresponding to the speed of the prime mover 6. This output is converted into an analog signal by the DA converter 23h and sent to the subtraction circuit 11.

カウンタ２８ｐの最終計数値が小さくなると選択回路２
８染はカウンタ２３ｍ、２３ｒ、２３ｓ、２３ｔ、２３
ｕの最終計数値を、論理和回路２３ｅの出力に同期して
計算部２３いへ送り込む。When the final count value of the counter 28p becomes smaller, the selection circuit 2
8 dyes are counter 23m, 23r, 23s, 23t, 23
The final counted value of u is sent to the calculation section 23 in synchronization with the output of the OR circuit 23e.

計ｎ５ｕ−ｈウンｐ２ｓｌ、２８ｒ、２３ｓ、　２８ｔ
、２１ｕの最終計数値Ｍｃを４Ｍａとして受け、これを
（３）式に代入して原動機６の速度に応じたデジタル信
号を求める。この出力はＤ−Ａ変換器２８ｈでアナログ
信号に変換され減算回路１１に入力される。Total n5u-h unp2sl, 28r, 23s, 28t
, 21u is received as 4Ma, and this is substituted into equation (3) to obtain a digital signal corresponding to the speed of the prime mover 6. This output is converted into an analog signal by the DA converter 28h and input to the subtraction circuit 11.

選択回路２３−によってカウンタ２８ｐの出力とカウン
タ２３に〜２３ｕ　の出力とを切シ換えるようにした理
由は、次の通シである。The reason why the selection circuit 23- is used to switch between the output of the counter 28p and the output of the counter 23-23u is as follows.

すなわち（１１式に於いてａ−２０Ｆ、＝１０２４Ｎｍ
ａｘ　＝　、９６００〔ｒ　ｐｍ）とするとＦ、の値は
７８７２８×１０ｓにも達してしまう。このような周波
数を計数できるカウンタは現在では販売されているとし
ても、はなはだ高価だからである。従って回転数の高い
ところではカウンタ２３ｐの出力を用い、低いところで
はカウンタ２３に〜２８ｕの出力を用いるようにしたの
である。回転数が高いときにはタイミング信号発生部か
らの出力がカウンタ２３Ｆ〜２８ｕに信号が入らないよ
うにしておくことが望ましい。カウンタ２３ｐをリセッ
トする間隔は以上のような点を考慮して選択する。That is, (in formula 11, a-20F, = 1024Nm
If ax = , 9600 [rpm], the value of F would reach 78728 x 10 s. This is because even if counters that can count such frequencies are currently on the market, they are extremely expensive. Therefore, when the rotational speed is high, the output of the counter 23p is used, and when the rotational speed is low, the output of the counter 23-28u is used. When the rotational speed is high, it is desirable that the output from the timing signal generating section does not enter the counters 23F to 28u. The interval at which the counter 23p is reset is selected in consideration of the above points.

第８図、第９図は本発明の更に異なる実施例である。こ
の実施例ではタイミング信号発生部と速度演算部とをマ
イクロコンピュータ１００で構成している。このマイク
ロコンピュータは中央演算処理装置（以下ＣＰυと称す
）１０１と、リード、オンリー、メモリ（以下ＲＯＭと
称す）１０２とランダムアクセスメモリ（以下ＲＡＭと
称す）１０３とを有している。FIGS. 8 and 9 show further different embodiments of the present invention. In this embodiment, a timing signal generation section and a speed calculation section are configured by a microcomputer 100. This microcomputer has a central processing unit (hereinafter referred to as CPυ) 101, a read-only memory (hereinafter referred to as ROM) 102, and a random access memory (hereinafter referred to as RAM) 103.

タイミング信号発生部２２の機能はＣＰＵｌ０Ｉが有し
ている。The function of the timing signal generation section 22 is possessed by the CPU10I.

第９図に於いてブロックＢＯはスタートである。ブロッ
ク＆、Ｂｙでは、タイミング信号発生部２２からタイミ
ング信号が出る度に速度信号発生部９のＡ相、Ｂ相信号
が変ったかどうかをＣＰＵ　１０１で判断する。もし、
どちらも変らなければブロックＢ、へ進む。ブロックＢ
、ではメモｌＪｍｏに書き込んである計数値に＋１をし
、その内容を再度メモリｍｏに書き込む。その後ブロッ
クＢ、へ移行し、ここではＲＡＭ１０３の中のメモ’）
　ｍ、　−ｍ４に書き込んであった計数ｆ直Ｍｎ　＋３
　　Ｍｎ　＋−Ｉ　　Ｍｎ　ｊ　　Ｍｎを（２）（３）
式又は（４１（５１式に代入して原動機６の速度Ｎａ又
はＮｂを求めそれを出力する。In FIG. 9, block BO is the start. In blocks & and By, the CPU 101 determines whether the A-phase and B-phase signals of the speed signal generator 9 have changed each time a timing signal is output from the timing signal generator 22. if,
If neither changes, proceed to block B. Block B
, then increments the count value written in the memory lJmo by +1 and writes the contents to the memory mo again. After that, it moves to block B, here the memo in RAM 103')
The count f direct Mn +3 written in m, -m4
Mn +-I Mn j Mn (2) (3)
Formula or (41(51) is substituted to find the speed Na or Nb of the prime mover 6 and output it.

ディジタル−アナログ信号変換器２３ｈはこの出力を受
け、アナログ信号に変換して減算回路１１にフィードバ
ック信号として出力する。The digital-to-analog signal converter 23h receives this output, converts it into an analog signal, and outputs it to the subtraction circuit 11 as a feedback signal.

ブロックＢ、　Ｂ、で判断した結果Ａ相信号、Ｂ相信号
のいずれかが変ったならばブロックＢ、へ移行する。ブ
ロックＢ、ではメモリｍ、に耳き込んであった計数値Ｍ
ｎ＋４をＭｎ＋、としてメモリｍ、に／クトしメモリｍ
、に書き込んであった計数値Ｍｎ＋、をＭｎ＋２として
メモリｍ、にシフトし、メモリｍ１に書き込んであった
計数値ＭｎをＭｎ＋１としてメモリｍ２にシフトし、メ
モ’）　ｍｏ　Ｋ書き込んでちった謂数値Ｍ０をＭｎと
してメモリｍ１にノにトする。If either the A-phase signal or the B-phase signal changes as a result of the judgment in block B, then the process moves to block B. In block B, the count value M that was listened to in memory m
Let n+4 be Mn+ and write it into memory m.
, shift the count value Mn+, written in , to memory m as Mn+2, shift the count value Mn written in memory m1 to memory m2 as Mn+1, and write the so-called value of memo') mo K. M0 is set as Mn and is written into memory m1.

ブロックＢ６ではメモリｍＯの￥ｆ数値ＭＯを１とする
。In block B6, the \f numerical value MO of the memory mO is set to 1.

ブロックＢ７では上記［２＋　＋３１又は（４１Ｆ５１
式により速度Ｎａ又はＮｂを求め、Ｄ−Ａ変換器２，３
ｈに出力する。In block B7, the above [2+ +31 or (41F51
The speed Na or Nb is determined by the formula, and the DA converters 2 and 3
Output to h.

マイクロコンピュータ１００でＡ相信号、Ｂ相信号を受
は原動機６の回転方向を検出して、回転方向に応じてメ
モリｍｏへ書き込む計数値ＭＯを正負にわたって計数す
るようにすることも可能である。It is also possible to receive the A-phase signal and the B-phase signal by the microcomputer 100, detect the rotational direction of the prime mover 6, and count the positive and negative counts MO to be written into the memory mo according to the rotational direction.

〔発明の効果〕〔Effect of the invention〕

本発明では以上の説明から明らかなように速度信号発生
部が出す連続した信号複数間に出力されるタイミング信
号の数に応じて電動機の速度を示すアナログ信号を出力
するようにしたので速度（ｉ号発生部を構成するエンコ
ーダノ（ターンに多少のばらつきがあっても、このばら
つきは平準化されるので速度変動の少い負荷駆動装置を
構成できる。As is clear from the above description, in the present invention, an analog signal indicating the speed of the motor is output according to the number of timing signals outputted between a plurality of consecutive signals outputted by the speed signal generator, so the speed (i Even if there is some variation in the encoder knob (turn) that constitutes the signal generating section, this variation is leveled out, so a load drive device with less speed fluctuation can be constructed.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明負荷駆動装置で用いる速度制御手段の実
施例を示す概要図、第２図は本発明負荷駆動装置の実施
例を示すブロック図、第３図は第２図に示した実施例の
動作を説明するために用いるタイムチャート、第４図は
第２図に示した回転角速度発生手段１５の具体例を示す
ブロック図、第５図は第１図に示したＰＷＭインバータ
の動作を説明するのに用いるタイムチャート、第６図は
本発明の異なる実施例を示すブロック図、第７図は第６
図に示した実施例の動作を説明するのに用いるタイムチ
ャート、第８図は本発明の更に異なる実施例を示すブロ
ック図、第９図はその動作を説明するのく用いるフロー
チャートである。 １は速度制御手段、６は原動機、８は速度設定手段、９
は速度信号発生部、２２はタイミング信号発生部、２３
は速度演算部である。 第　５　区 ｅｄ 否FIG. 1 is a schematic diagram showing an embodiment of the speed control means used in the load drive device of the present invention, FIG. 2 is a block diagram showing an embodiment of the load drive device of the present invention, and FIG. 3 is a schematic diagram showing an embodiment of the speed control means used in the load drive device of the present invention. FIG. 4 is a block diagram showing a specific example of the rotational angular velocity generating means 15 shown in FIG. 2, and FIG. 5 is a time chart used to explain the operation of the example. A time chart used for explanation, FIG. 6 is a block diagram showing different embodiments of the present invention, and FIG.
FIG. 8 is a block diagram showing still another embodiment of the present invention, and FIG. 9 is a flow chart used to explain the operation. 1 is a speed control means, 6 is a prime mover, 8 is a speed setting means, 9
22 is a speed signal generating section, 22 is a timing signal generating section, 23
is the speed calculation section. 5th Ward ed No

Claims (1)

【特許請求の範囲】 １、負荷駆動用の原動機と、該原動機の速度を設定する
速度設定手段と、前記原動機の運転速度を検出する速度
検出手段と、該速度検出手段の出力を前記速度設定手段
の出力に対してフィードバック信号として作用させ、前
記原動機の速度が前記速度設定手段で設定された速度に
近づくように制御する速度制御手段とから成るものに於
いて、前記速度検出手段は前記原動機の運転速度に応じ
た周波数の信号を出す速度信号発生部と、タイミング信
号を発生するタイミング信号発生部と、前記速度信号発
生部が出す連続した信号複数間に出力される前記タイミ
ング信号の数に応じたアナログ出力を、前記速度信号発
生部の信号が変る毎に更新して出力する速度演算部とを
有していることを特徴とする負荷駆動装置。 ２、前記速度信号発生部は２相信号を出力するように構
成してあり、前記速度演算部は前記２相信号の立ち上り
、立ち下り時点から前記タイミング信号を計数するカウ
ンタと、該カウンタの計数を記憶する記憶部と、該記憶
部で記憶した記憶内容に関連して前記２相信号の一周期
間の前記タイミング信号の数に応じた出力を計算して出
力する算出部とを有することを特徴とする特許請求の範
囲第１項記載の負荷駆動装置。 ３、前記速度検出手段は前記速度設定手段の出力と前記
検出手段の出力とを比較し、前記原動機の速度が前記速
度設定手段による指令よりも遅いときには前記算出部は
算術平均を演算するようにし、前記速度設定手段による
指令よりも早いときには相乗平均を演算するように構成
してあることを特徴とする特許請求の範囲第２項記載の
負荷駆動装置。[Scope of Claims] 1. A prime mover for driving a load, a speed setting means for setting the speed of the prime mover, a speed detecting means for detecting the operating speed of the prime mover, and an output of the speed detecting means for setting the speed of the prime mover. and speed control means for controlling the speed of the prime mover to approach the speed set by the speed setting means by acting as a feedback signal on the output of the means, wherein the speed detecting means controls the speed of the prime mover so as to approach the speed set by the speed setting means. a speed signal generating section that generates a signal with a frequency corresponding to the operating speed of the speed signal generating section; a timing signal generating section that generates a timing signal; A load driving device comprising: a speed calculation section that updates and outputs a corresponding analog output every time a signal from the speed signal generation section changes. 2. The speed signal generation section is configured to output a two-phase signal, and the speed calculation section includes a counter that counts the timing signal from the rising and falling points of the two-phase signal, and a counter that counts the timing signal from the rising and falling points of the two-phase signal. and a calculation unit that calculates and outputs an output corresponding to the number of timing signals during one period of the two-phase signal in relation to the memory contents stored in the storage unit. A load driving device according to claim 1. 3. The speed detection means compares the output of the speed setting means and the output of the detection means, and when the speed of the prime mover is slower than the command from the speed setting means, the calculation unit calculates an arithmetic mean. 3. The load driving device according to claim 2, wherein the load driving device is configured to calculate the geometric mean when the speed is faster than the command from the speed setting means.