JPS6163982A - フロツピ−デイスク駆動装置 - Google Patents
フロツピ−デイスク駆動装置Info
- Publication number
- JPS6163982A JPS6163982A JP18466584A JP18466584A JPS6163982A JP S6163982 A JPS6163982 A JP S6163982A JP 18466584 A JP18466584 A JP 18466584A JP 18466584 A JP18466584 A JP 18466584A JP S6163982 A JPS6163982 A JP S6163982A
- Authority
- JP
- Japan
- Prior art keywords
- board
- circuit
- floppy disk
- chassis
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はフロッピーディスク駆動装置に係り、特に制御
回路部の基板構成に関する。
回路部の基板構成に関する。
フロッピーディスク駆動装置の制御回路部の構成方法と
しては、例えば特開昭59−90274号公報に示され
るように、ヘッド機構に関する信号を処理する回路とス
テップモータを駆動する回路とを載せた上基板と、全体
制御回路とカードエツジ端子と電源ソケットとを載せた
下基板と、ドライブモータ態動回路を載せたドライブモ
ータ基板とより構成するものが知られている。
しては、例えば特開昭59−90274号公報に示され
るように、ヘッド機構に関する信号を処理する回路とス
テップモータを駆動する回路とを載せた上基板と、全体
制御回路とカードエツジ端子と電源ソケットとを載せた
下基板と、ドライブモータ態動回路を載せたドライブモ
ータ基板とより構成するものが知られている。
この方式は、各機能毎に基板が分れているため、相互干
渉による悪影響が少ないが、基板毎数が多いため、基板
相互の接続11−ド線数の増大、部品点数人より、耐ノ
イズ性、信頼性9組立性を低下させていた。
渉による悪影響が少ないが、基板毎数が多いため、基板
相互の接続11−ド線数の増大、部品点数人より、耐ノ
イズ性、信頼性9組立性を低下させていた。
本発明の目的は、1b11 創口路部の基板を一枚化し
たフロッピーディスク(駆動装置を提供するにある。
たフロッピーディスク(駆動装置を提供するにある。
本発明の要点は、制御回路基板の一枚化に共ない制御回
路基板とヘッド@構及び各センサー等が、フロッピーデ
ィスク駆動装置のシャーシに対し、各々が反対面に取付
けられることから、制御回路基板への布線を行なう際、
制御回路基板を前記シャー/に取付は素抜に布線が行え
る様にすることで組立性を良くシ、前述の目的を達成す
る様にしたものである。
路基板とヘッド@構及び各センサー等が、フロッピーデ
ィスク駆動装置のシャーシに対し、各々が反対面に取付
けられることから、制御回路基板への布線を行なう際、
制御回路基板を前記シャー/に取付は素抜に布線が行え
る様にすることで組立性を良くシ、前述の目的を達成す
る様にしたものである。
〔元F114の実施例〕
本発明の一実施例を図を用いて詳細に説明する。
(第1図〜第3図)
1はシャーシ、2はヘッド機構、3はステッピングモー
タ、4哄ヘツドロ一ド機構、5は零トラツクセンサ、6
はインデックスセンサ、7は大切スイッチ、8はランプ
、9はフロントパネル、10はロックソバ−,11はフ
ロッピーディスク、12はドライブモータ、16は制御
回路部、17は印刷配線基板、18はシステム接続用カ
ードエツジ端子、19は1に源用ソヶノl−120は全
体制御回路および書込回路部、21はヘッド切替回路お
よび再生回路部、22は電圧切替回路および駆動回路部
、23はモータ駆動回路部である。
タ、4哄ヘツドロ一ド機構、5は零トラツクセンサ、6
はインデックスセンサ、7は大切スイッチ、8はランプ
、9はフロントパネル、10はロックソバ−,11はフ
ロッピーディスク、12はドライブモータ、16は制御
回路部、17は印刷配線基板、18はシステム接続用カ
ードエツジ端子、19は1に源用ソヶノl−120は全
体制御回路および書込回路部、21はヘッド切替回路お
よび再生回路部、22は電圧切替回路および駆動回路部
、23はモータ駆動回路部である。
以上の9口<S成であり、すべての部品はツヤ−71上
に組付けられる。電源ソケット19に、+12V、+5
Vの直流電源を接続し、システム接続用カードエツジ端
子18(以下カードエツジ端子という。)に、フロッピ
ーディスク駆動装置を制御するホストシステムからの信
号用ケーブルを接続する。これにより70ソビーデイス
ク駆動装置は、動作可能状、・虎となる。
に組付けられる。電源ソケット19に、+12V、+5
Vの直流電源を接続し、システム接続用カードエツジ端
子18(以下カードエツジ端子という。)に、フロッピ
ーディスク駆動装置を制御するホストシステムからの信
号用ケーブルを接続する。これにより70ソビーデイス
ク駆動装置は、動作可能状、・虎となる。
フロッピーディスク11はフロントパネル9の前面挿入
口より挿入され、ロックソバ−10を廻すことによりド
ライブモータ12にチャッキングされる。ドライブモー
タ12は、モータ駆動回路部23により一定速度で回転
しており、チャッキングされたフロッピーディスク11
も一定速度で回転する。
口より挿入され、ロックソバ−10を廻すことによりド
ライブモータ12にチャッキングされる。ドライブモー
タ12は、モータ駆動回路部23により一定速度で回転
しており、チャッキングされたフロッピーディスク11
も一定速度で回転する。
電圧切替回路および駆動回路部22により、ヘッドロー
ド機構4が作動し、ヘッド機構2がフロッピーディスク
11の記録面に押圧される。電圧切替回路および駆動回
路部22によりステッピングモータ3を駆動し、これに
係合されているヘッド機構2をフロッピーディスク11
の半径方向に移動する。ヘッド機構2は、零トラツクセ
ンサ5によりイニシャライズ(初期位置設定)された後
、半径方向の希望位置(トラック位置)に移動される。
ド機構4が作動し、ヘッド機構2がフロッピーディスク
11の記録面に押圧される。電圧切替回路および駆動回
路部22によりステッピングモータ3を駆動し、これに
係合されているヘッド機構2をフロッピーディスク11
の半径方向に移動する。ヘッド機構2は、零トラツクセ
ンサ5によりイニシャライズ(初期位置設定)された後
、半径方向の希望位置(トラック位置)に移動される。
またフロッピーディスク11の周方向の位置(セクター
位@)は、インデックスセンサ6により、その初期位I
I frセンスし、その位置より周方向の希望位置(セ
クター位置)をサーチし、ヘッド機構2の下に前記希望
位置がきた時、データのり−ド/ライトを行なう。
位@)は、インデックスセンサ6により、その初期位I
I frセンスし、その位置より周方向の希望位置(セ
クター位置)をサーチし、ヘッド機構2の下に前記希望
位置がきた時、データのり−ド/ライトを行なう。
データのライトは、カードエツジ端子18を介して、ホ
ストノステム(図示せず)より送出されてくるデータ列
を、全体制御回路丸・よび書込回路部20で信号処理し
、ヘッド切替回路および再生回路部21を介して、ヘッ
ド機構2によりフロッピーディスク11に記録する。ま
たリード時は、フロッピーディスク11に記録されたデ
ータは、ヘッド機構2で再生され、ヘッド切替回路およ
び再生回路部21により選択増幅・微分・ディジタル化
された後、カードエツジ端子18よりホストシステムに
送出される。
ストノステム(図示せず)より送出されてくるデータ列
を、全体制御回路丸・よび書込回路部20で信号処理し
、ヘッド切替回路および再生回路部21を介して、ヘッ
ド機構2によりフロッピーディスク11に記録する。ま
たリード時は、フロッピーディスク11に記録されたデ
ータは、ヘッド機構2で再生され、ヘッド切替回路およ
び再生回路部21により選択増幅・微分・ディジタル化
された後、カードエツジ端子18よりホストシステムに
送出される。
大切スイッチ7は、フロッピーディスク1lt−挿入し
、ロックソバ−10を閉じると、それに糸付して大切ス
イッチ7がオンする構成となっており、フロッピ−ディ
スク11挿入時、ドライブモータ12をある一足時間回
転させチャッキングをスムーズに行なうようにするもの
でんる。本動作は、ホストシステムとは無関係に、全体
制御回路および書込回路部20が自動的に行なうもので
ある。
、ロックソバ−10を閉じると、それに糸付して大切ス
イッチ7がオンする構成となっており、フロッピ−ディ
スク11挿入時、ドライブモータ12をある一足時間回
転させチャッキングをスムーズに行なうようにするもの
でんる。本動作は、ホストシステムとは無関係に、全体
制御回路および書込回路部20が自動的に行なうもので
ある。
ランプ8は、フロッピーディスク駆動装置が動作中であ
る侍、全休刊(財)回路および書込回路20により点灯
される。またライトプロテクトセンサ25は、フロッピ
ーディスク11上に貼付された書込み禁止ノール(図示
せず)を検知するセンサーであり、この1百号がオンに
なると、全体制御回路および書込回路部20により電気
的にフロッピーディスク11への書込みを禁止する。
る侍、全休刊(財)回路および書込回路20により点灯
される。またライトプロテクトセンサ25は、フロッピ
ーディスク11上に貼付された書込み禁止ノール(図示
せず)を検知するセンサーであり、この1百号がオンに
なると、全体制御回路および書込回路部20により電気
的にフロッピーディスク11への書込みを禁止する。
さらに、ヘッド機構2内にはイV−ズ部(図示せず)が
1うり、これは、記録トラック間の不用エリアをイV−
ズするだめのものであり、ライト時、全体制御回路およ
びd地回・路部20によりオン/オフ制個する必要があ
る。
1うり、これは、記録トラック間の不用エリアをイV−
ズするだめのものであり、ライト時、全体制御回路およ
びd地回・路部20によりオン/オフ制個する必要があ
る。
矢に、本発明になる制御回路部16について詳細に説明
する。18は7ステム接イ用エツジカード瑞子でbす、
ホストンステムとの信号の授受に用いる。19は心源用
ノケットであり、フロッピードライブ(く動装置に使用
する+12Vと+5vの電源を受電する。コンデンサC
1と抵抗R,1は電源用アースとシャーシ1とtW続す
るいわゆるFG用CR,である。ヅヨートプラグアセン
ブリ26は、フロッピーディスク鳴動装置の装置番号(
ドライブセレクト)およびヘッドロード機構4の動作条
件を設定するのに期用する。ターミネータ27は、カー
ドエツジ端子18に接続されるインターフェイスケーブ
ルの終端用抵抗である。
する。18は7ステム接イ用エツジカード瑞子でbす、
ホストンステムとの信号の授受に用いる。19は心源用
ノケットであり、フロッピードライブ(く動装置に使用
する+12Vと+5vの電源を受電する。コンデンサC
1と抵抗R,1は電源用アースとシャーシ1とtW続す
るいわゆるFG用CR,である。ヅヨートプラグアセン
ブリ26は、フロッピーディスク鳴動装置の装置番号(
ドライブセレクト)およびヘッドロード機構4の動作条
件を設定するのに期用する。ターミネータ27は、カー
ドエツジ端子18に接続されるインターフェイスケーブ
ルの終端用抵抗である。
28は零トラツクセンサ5およびインデックスセンサ6
の信号をチェックするテスト端子。29は、ヘッド切替
回路および再生回路部21の再生出力をチェックするテ
スト4子。30vよ、ランプ8の駆動回路、ヘッドロー
ド磯信4動作条件を決めるロジック回路、ヘッド切替回
路および再生回路部21よりの再生ディジタル出力(リ
ードデータ)をゲートするロジック回路を含んだ混成集
積回路である。20は、全体制御回路νよび書込回路部
であり、半導体集積回路20a化されており、前述した
如く制御全行なうためのシーケノスロジック回路、タイ
ミングロジック回路、ヘッド機構2に書込み電流を流す
ための書込回路、イV−ズ部にイV−ズ′−流を流すた
めのイレーズ回路、電源の立上り立下り時にリセツ)f
かける+&g’Jセット回路およびステッピングモータ
3を駆動するための相順信号発生回路より成り、その周
辺部に上記タイミング回路の時定数用抵抗、コンデンサ
および書込み電流、イV−ズ電流制限用抵抗を配し、そ
れらを互に接続して構成される。21は、ヘッド切替回
路および再生回路部であり、混成集積回路21aを中心
に構成されており、70ノビ−ディスク11の裏面(0
面)、表面(1面)に対応してヘッド機構2の内蔵ヘッ
ドを切替えるためのヘッド切替回路と、ヘッド機構2か
らの再生信号を、増幅9選択増幅(フィルター)、微分
し、比較回路によりディジタルパルスに変換し、リード
データとする再生回路とが集積されており、周辺部に上
記再生回路のオフセットA繁用半固定抵抗、抵抗を配し
、それらを互に接続して構成される。
の信号をチェックするテスト端子。29は、ヘッド切替
回路および再生回路部21の再生出力をチェックするテ
スト4子。30vよ、ランプ8の駆動回路、ヘッドロー
ド磯信4動作条件を決めるロジック回路、ヘッド切替回
路および再生回路部21よりの再生ディジタル出力(リ
ードデータ)をゲートするロジック回路を含んだ混成集
積回路である。20は、全体制御回路νよび書込回路部
であり、半導体集積回路20a化されており、前述した
如く制御全行なうためのシーケノスロジック回路、タイ
ミングロジック回路、ヘッド機構2に書込み電流を流す
ための書込回路、イV−ズ部にイV−ズ′−流を流すた
めのイレーズ回路、電源の立上り立下り時にリセツ)f
かける+&g’Jセット回路およびステッピングモータ
3を駆動するための相順信号発生回路より成り、その周
辺部に上記タイミング回路の時定数用抵抗、コンデンサ
および書込み電流、イV−ズ電流制限用抵抗を配し、そ
れらを互に接続して構成される。21は、ヘッド切替回
路および再生回路部であり、混成集積回路21aを中心
に構成されており、70ノビ−ディスク11の裏面(0
面)、表面(1面)に対応してヘッド機構2の内蔵ヘッ
ドを切替えるためのヘッド切替回路と、ヘッド機構2か
らの再生信号を、増幅9選択増幅(フィルター)、微分
し、比較回路によりディジタルパルスに変換し、リード
データとする再生回路とが集積されており、周辺部に上
記再生回路のオフセットA繁用半固定抵抗、抵抗を配し
、それらを互に接続して構成される。
22は、電圧切替回路および駆動回路部であり、半導体
集積回路20aより生成した相順信号を受けてステッピ
ングモータ3t、! ドライバ−22a1ヘツドロード機構4を駆動するソノ
ノイドドライバーと、省電力化を計るためヘッドロード
機構4およびステッピングモータ3に共佑する電圧を、
動作中には+12V1ホールド中には+5vに切換える
ためのパワーセーブ回路のうち+12V電源をオン/オ
フするための回−路とで構成された混成集積回路22b
1上記パワーセーブ回路の+5V電源の供給をスイッチ
するダイオードD2より構成される。23は、モータ駆
動回路部であり、ドライブモータ12を一定速度で回転
制御する回路であり、速度演出信号を処理する増幅回路
、コンパソータ速度設定用のこぎり波発生回路、速度検
出(M号と設定信号との差を比較するサンプルホールド
回路、混合増幅回路を含んだ:ill dA用用溝導体
集積回路23aモータドライブのための励磁相切替信号
を得るためのホール素子(ドライブモータ12に内蔵)
の信号を増幅する増幅回路、その増幅回路の出力信号C
ごよりドライブモータ12の励磁相を切替えるロジック
回路、出力増幅回路、速度制御信号を受けて速度制御を
行なう制御増幅回路を宮んだ半導体集積回路23bを中
心とし、周辺部に上記回路に接続される、フィードバッ
ク用抵抗、時定数用抵抗およびコンデンサ、ノイズバイ
パス用コンデンサ、NU制限用抵抗、サージアブソーバ
用抵抗およびコンデンサを配置し、それらを互に接続し
て構成される。
集積回路20aより生成した相順信号を受けてステッピ
ングモータ3t、! ドライバ−22a1ヘツドロード機構4を駆動するソノ
ノイドドライバーと、省電力化を計るためヘッドロード
機構4およびステッピングモータ3に共佑する電圧を、
動作中には+12V1ホールド中には+5vに切換える
ためのパワーセーブ回路のうち+12V電源をオン/オ
フするための回−路とで構成された混成集積回路22b
1上記パワーセーブ回路の+5V電源の供給をスイッチ
するダイオードD2より構成される。23は、モータ駆
動回路部であり、ドライブモータ12を一定速度で回転
制御する回路であり、速度演出信号を処理する増幅回路
、コンパソータ速度設定用のこぎり波発生回路、速度検
出(M号と設定信号との差を比較するサンプルホールド
回路、混合増幅回路を含んだ:ill dA用用溝導体
集積回路23aモータドライブのための励磁相切替信号
を得るためのホール素子(ドライブモータ12に内蔵)
の信号を増幅する増幅回路、その増幅回路の出力信号C
ごよりドライブモータ12の励磁相を切替えるロジック
回路、出力増幅回路、速度制御信号を受けて速度制御を
行なう制御増幅回路を宮んだ半導体集積回路23bを中
心とし、周辺部に上記回路に接続される、フィードバッ
ク用抵抗、時定数用抵抗およびコンデンサ、ノイズバイ
パス用コンデンサ、NU制限用抵抗、サージアブソーバ
用抵抗およびコンデンサを配置し、それらを互に接続し
て構成される。
コネクタJO3は、ヘッド機構2のリード線を接続する
ためのコネクタ、コネクタJO4は、インデックスセン
サ6、大切スイッチ7およびヘソドロード磯構4かしの
リード線を接続するコネクタであり、Dlはヘッド機構
4のオン/オフ時の電圧スパイクを吸収するダイオード
である。コネクタJO5は、ステッピングモータ3のリ
ード線を接続するコネクタ、コネクタJO6は、ランプ
8のリード線を接続するコネクタである。31は、零ト
ラツクセンサ5からのリード線であり、印刷配線基板1
7(以下、基板という)に直付けされている。
ためのコネクタ、コネクタJO4は、インデックスセン
サ6、大切スイッチ7およびヘソドロード磯構4かしの
リード線を接続するコネクタであり、Dlはヘッド機構
4のオン/オフ時の電圧スパイクを吸収するダイオード
である。コネクタJO5は、ステッピングモータ3のリ
ード線を接続するコネクタ、コネクタJO6は、ランプ
8のリード線を接続するコネクタである。31は、零ト
ラツクセンサ5からのリード線であり、印刷配線基板1
7(以下、基板という)に直付けされている。
制御回路部16は、以上の如く構成されている。
ここで、コネクタJO3,JO4,JO5,JO6への
布線は組立性の面から、制御回路部16をシャーシ1に
取付後に行なわれるが、特にJO3に接続ざ7するヘッ
ド機構2、JO4に接続されるヘンドロード機構4、入
力スイッチ7、およびJO6に接続さi’Lるランプ8
は、制御回路部16から見て裏面に配設されているため
、前述の部品からのリード線及びコネクタ2b、4a、
7a、8aは基板170半田而側から部品面側へ貫通さ
せることになる。そこで基板17の外周部に切欠き部3
2.33.34を設け、各々の切欠き部に対向するシャ
ー71の内壁[flias、36.37とで囲寸れた穴
部38.39.40を配設し、基板17をシャーシ1に
取付は後膣穴部を各々のコネクタを通す構造としている
。前述の各切欠き部は各コネクタを貫通させるに必要な
最小限の寸法としており、位置についても機構部構造、
各部品の位置、リード線の布線を考慮し最適な位置とし
ている。
布線は組立性の面から、制御回路部16をシャーシ1に
取付後に行なわれるが、特にJO3に接続ざ7するヘッ
ド機構2、JO4に接続されるヘンドロード機構4、入
力スイッチ7、およびJO6に接続さi’Lるランプ8
は、制御回路部16から見て裏面に配設されているため
、前述の部品からのリード線及びコネクタ2b、4a、
7a、8aは基板170半田而側から部品面側へ貫通さ
せることになる。そこで基板17の外周部に切欠き部3
2.33.34を設け、各々の切欠き部に対向するシャ
ー71の内壁[flias、36.37とで囲寸れた穴
部38.39.40を配設し、基板17をシャーシ1に
取付は後膣穴部を各々のコネクタを通す構造としている
。前述の各切欠き部は各コネクタを貫通させるに必要な
最小限の寸法としており、位置についても機構部構造、
各部品の位置、リード線の布線を考慮し最適な位置とし
ている。
以上の様な構成によれば、基板の一枚化に共ない、ヘッ
ド機構、各センサー等がシャー7の反対面に配置されて
いるにもかかわらず、基板をシャーシに取付後、各リー
ド線の布線及びコネクタの接続が行なえるため非常に組
立性のよいフロッピーディスク駆動装置とすることがで
きる。また、基板の切欠きと対向するシャーシの内壁面
とで穴部を形成する構成のため、基板面積の減少を最小
とすることができ、基板内の印刷配線に影響を与えるこ
とがない。
ド機構、各センサー等がシャー7の反対面に配置されて
いるにもかかわらず、基板をシャーシに取付後、各リー
ド線の布線及びコネクタの接続が行なえるため非常に組
立性のよいフロッピーディスク駆動装置とすることがで
きる。また、基板の切欠きと対向するシャーシの内壁面
とで穴部を形成する構成のため、基板面積の減少を最小
とすることができ、基板内の印刷配線に影響を与えるこ
とがない。
本実施例に示した穴部の位置及び大きさは、本実施例に
示したフロッピーディスク駆動装置に最適なものであり
、その構造に合わせて変更されるべきものであるから、
実施例に限るものではない。
示したフロッピーディスク駆動装置に最適なものであり
、その構造に合わせて変更されるべきものであるから、
実施例に限るものではない。
また基板内の印刷配線及び部品配置に余裕があれば切欠
きではなく基板内の最適な位置に穴部を設けることでも
同様な効果を得ることができる。
きではなく基板内の最適な位置に穴部を設けることでも
同様な効果を得ることができる。
本発明によれば、一枚基板化のために制御回路部とヘッ
ド機構及び各センサー等が、シャーシに対し各々反対面
に配設されているにもかかわらず基板をシャーシに取付
後に各リード線の布線及び各コネクタの接続が行なえる
ため、非常に組立性の良い構造とすることができる効果
がある。
ド機構及び各センサー等が、シャーシに対し各々反対面
に配設されているにもかかわらず基板をシャーシに取付
後に各リード線の布線及び各コネクタの接続が行なえる
ため、非常に組立性の良い構造とすることができる効果
がある。
第1図はフロッピーディスク駆動装置の上面図、第2図
は同下面図、第3図は同正面図、第4図は同後面図であ
る。 1・・・シャーシ、2・・・ヘッド機構、2a・・・入
力信号ケーブル、2b・・・ヘッドコネクタ、4a・・
・ヘッドロード機構コネクタ、7a・・・大切スイッチ
コネクタ、8a・・・ランプコネクタ、16・・・制御
回路部、17・・・印刷配線基板、32,33.34・
・・切欠き部、38,39.40・・・穴部。
は同下面図、第3図は同正面図、第4図は同後面図であ
る。 1・・・シャーシ、2・・・ヘッド機構、2a・・・入
力信号ケーブル、2b・・・ヘッドコネクタ、4a・・
・ヘッドロード機構コネクタ、7a・・・大切スイッチ
コネクタ、8a・・・ランプコネクタ、16・・・制御
回路部、17・・・印刷配線基板、32,33.34・
・・切欠き部、38,39.40・・・穴部。
Claims (1)
- 【特許請求の範囲】 1、フロッピーディスクにヘッド機構を介して信号の記
録再生を行なうフロッピーディスク駆動装置において、
基板上にコネクタピンと該コネクタピンに差込まれるコ
ネクタを実装し、基板をシャーシに取付けた後に該コネ
クタを基板の一方の面から他方の面に貫通可能としたこ
とを特徴とするフロッピーディスク駆動装置。 2、特許請求の範囲第1項に記載したものにおいて、前
記コネクタを基板の一方の面から他方の面に貫通させる
穴部を、基板外周部に設けた切欠きと、該基板を取付け
るシャーシの前記基板の切欠き部と対向する面とで囲ま
れた部分で構成する様にしたことを特徴とするフロッピ
ーディスク駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18466584A JPS6163982A (ja) | 1984-09-05 | 1984-09-05 | フロツピ−デイスク駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18466584A JPS6163982A (ja) | 1984-09-05 | 1984-09-05 | フロツピ−デイスク駆動装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6163982A true JPS6163982A (ja) | 1986-04-02 |
Family
ID=16157208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18466584A Pending JPS6163982A (ja) | 1984-09-05 | 1984-09-05 | フロツピ−デイスク駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6163982A (ja) |
-
1984
- 1984-09-05 JP JP18466584A patent/JPS6163982A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6831810B1 (en) | Disk drive enabling simultaneous assembly of HSA and disk pack | |
US20060227517A1 (en) | Modified connector for improved manufacturing and testing | |
US5396384A (en) | Hard disk drive architecture | |
JPH0352674B2 (ja) | ||
JPS6163982A (ja) | フロツピ−デイスク駆動装置 | |
US5293625A (en) | Signal selecting circuit which selectively outputs predetermined signal to host computer compatible with plurality of computer hardware types and disk drive having such signal selecting circuit | |
US7236318B2 (en) | Built in full speed nonreturn to zero test method and apparatus for a data storage device controller | |
JPH0348589B2 (ja) | ||
WO1996010249A1 (en) | New mode for power-down | |
JPH0439758B2 (ja) | ||
JPH0652620A (ja) | ディスク装置 | |
JPH06243408A (ja) | 磁気ディスク装置 | |
JPS6163988A (ja) | フロツピ−デイスク駆動装置 | |
US6693753B2 (en) | Disc sequencer supporting pipelined and non-pipelined read | |
JP3758931B2 (ja) | Fdd装置 | |
JP3743497B2 (ja) | フロッピ−ディスク記憶装置及びその検査装置 | |
JP3150406B2 (ja) | 磁気ディスク装置、及びこれを備えたパーソナルコンピュータ | |
JP3287796B2 (ja) | 光ディスク記憶装置 | |
US6819516B2 (en) | WUS (unsafe) detection (kick back sensing) | |
JP3707642B2 (ja) | 記憶装置 | |
JPS58108061A (ja) | 磁気デイスク制御方式 | |
KR0146518B1 (ko) | 하드 디스크 드라이브의 스핀들 모터 드라이버 | |
JPH1124845A (ja) | 信号変換装置 | |
JP3040032U (ja) | 信号変換装置 | |
JP3715124B2 (ja) | 記録装置とインタフェース接続用治具 |