JPS6161286B2

JPS6161286B2 -

Info

Publication number: JPS6161286B2
Application number: JP1567779A
Authority: JP
Inventors: Yamato Okashin
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1979-02-14
Filing date: 1979-02-14
Publication date: 1986-12-25
Also published as: JPS55109009A

Description

【発明の詳細な説明】音声信号などのレベルを電子的に制御する回路
は、次の３種類に大別できる。DETAILED DESCRIPTION OF THE INVENTION Circuits that electronically control the level of audio signals and the like can be roughly classified into the following three types.

(i) トランジスタの利得を変化させてレベル制御
を行うもの (ii) トランジスタの内部インピーダンスにより信
号を分圧すると共に、その内部インピーダンス
を変化させてレベル制御を行うもの (iii) もとの信号とは逆相の信号を、もとの信号に
加算すると共に、その逆相信号のレベルを変化
させてレベル制御を行うものしかしながら、(i)のレベル制御回路では、トラ
ンジスタのコレクタ電流の変化により利得を変化
させているので、利得を小さくしたときには、コ
レクタ電流が小さいことにより許容出力レベルが
小さくなり、従つて、大入力時にレベルを小さく
すると、歪みが増加してしまう。(i) Level control is performed by changing the gain of the transistor. (ii) Level control is performed by dividing the signal using the internal impedance of the transistor and changing the internal impedance. (iii) What is the original signal? The level control circuit performs level control by adding an opposite-phase signal to the original signal and changing the level of the opposite-phase signal. However, in the level control circuit (i), the gain is controlled by changing the collector current of the transistor. Therefore, when the gain is made small, the allowable output level becomes small due to the small collector current, and therefore, when the level is made small at the time of a large input, distortion increases.

また、(ii)の制御回路では、トランジスタの内部
インピーダンスの変化範囲が狭いので、レベルの
制御範囲が狭く、例えば十分な減衰量が得られな
い。 Furthermore, in the control circuit (ii), since the internal impedance change range of the transistor is narrow, the level control range is narrow, and, for example, a sufficient amount of attenuation cannot be obtained.

さらに、(iii)の制御回路では、逆相信号のレベル
を変化させる場合に、(i)、(ii)と同様の問題が生じ
るので、結果として、やはり歪みや制御範囲が不
十分になつてしまう。 Furthermore, in the control circuit (iii), the same problem as in (i) and (ii) occurs when changing the level of the negative phase signal, resulting in distortion and insufficient control range. Put it away.

また、一般の音量制御の場合には、変化特性は
Ａ型であるが、イアホンやヘツドホンを使用する
音響機器では、変化特性としてＤ型のような特殊
な特性を必要とする。 Further, in the case of general volume control, the change characteristic is type A, but in audio equipment using earphones or headphones, a special change characteristic such as type D is required as the change characteristic.

この発明は、以上の問題点を解決すると共に、
IC化して好適なレベル制御回路を提供しようと
するものである。 This invention solves the above problems and also
This is an attempt to provide a suitable level control circuit by incorporating it into an IC.

以下その一例について説明しよう。 Let's explain one example below.

第１図において、入力端子T₁と接地との間
に、抵抗器R₁と互いに逆極性に並列接続された
トランジスタQ₁，Q₂との直列回路が接続されて
第１のアツテネータ１が構成され、さらに、この
アツテネータ１の出力端に、抵抗器R₂とトラン
ジスタQ₃，Q₄とが同様に接続されて第２のアツ
テネータ２が構成される。 In FIG. 1, a series circuit consisting of a resistor R 1 and transistors Q ₁ _and Q ₂ connected in parallel with mutually opposite polarities is connected between an input terminal T ₁ and the ground to form a first attenuator 1. Further, a resistor R ₂ and transistors Q ₃ and Q ₄ are similarly connected to the output terminal of this attenuator 1, thereby forming a second attenuator 2.

また、トランジスタQ₁₁〜Q₁₈によつてプリア
ンプ３が構成される。すなわち、電源端子T₁₁と
接地との間に、トランジスタQ₁₂，Q₁₄，Q₁₆が直
列接続されると共に、トランジスタQ₁₃，Q₁₅，
Q₁₇が直列接続され、トランジスタQ₁₆のベース
が抵抗器R₁₁を通じて接地され、トランジスタQ₁₇
のベースがアツテネータ２の出力端に接続され
る。そして、トランジスタQ₁₄はダイオード接続
とされ、トランジスタQ₁₁〜Q₁₃によりトランジ
スタQ₁₁を入力側としてカレントミラー回路が構
成されると共に、トランジスタQ₁₁のコレクタと
接地との間に、トランジスタQ₁₈と抵抗器R₁₂とが
直列接続され、トランジスタQ₁₅のコレクタが、
抵抗器R₁₃を通じて直流電源E₁₁に接続される。な
お、この電源E₁₁の電圧は、端子T₁₁の電圧の1/2
とされる。 Further, a preamplifier 3 is configured by transistors Q ₁₁ to Q ₁₈ . That is, transistors Q ₁₂ , Q ₁₄ , and Q ₁₆ are connected in series between power supply terminal T ₁₁ and ground, and transistors Q ₁₃ , Q ₁₅ , and
Q ₁₇ are connected in series, the base of transistor Q ₁₆ is grounded through resistor R ₁₁ , and transistor Q ₁₇
The base of is connected to the output terminal of attenuator 2. Transistor Q ₁₄ is diode-connected, and transistors Q ₁₁ to _{Q 13} form a current mirror circuit with transistor Q ₁₁ on the input side, and transistor Q ₁₈ is connected between the collector of transistor Q ₁₁ and the ground. The resistor R ₁₂ is connected in series, and the collector of the transistor Q ₁₅ is
Connected to DC power source E ₁₁ through resistor R ₁₃ . Note that the voltage of this power supply E ₁₁ is 1/2 of the voltage of terminal T ₁₁ .
It is said that

さらに、トランジスタQ₁₅のコレクタが、パワ
ーアンプ４を通じて出力端子T₂に接続される。 Furthermore, the collector of transistor Q ₁₅ is connected to output terminal T ₂ through power amplifier 4.

また、トランジスタQ₂₁〜Q₂₉により制御信号
の形成回路が構成される。すなわち、電源端子
T₁₂と接地との間に、トランジスタQ₂₁と抵抗器
R₂₁とが直列接続されると共に、トランジスタ
Q₂₁，Q₂₂によりカレントミラー回路が構成さ
れ、トランジスタQ₂₂のコレクタと接地との間
に、ダイオード接続されたトランジスタQ₂₃と可
変抵抗器R₂₃とが直列接続され、この直列回路に
トランジスタQ₂₄，Q₂₅が接続される。また、ト
ランジスタQ₂₄，Q₂₅のエミツタには抵抗器R₂₄，
R₂₅が接続される。 Further, the transistors Q ₂₁ to _{Q 29} constitute a control signal forming circuit. i.e. power terminal
Between T ₁₂ and ground, transistor Q ₂₁ and resistor
R ₂₁ is connected in series, and the transistor
Q ₂₁ and Q ₂₂ constitute a current mirror circuit, and a diode-connected transistor Q ₂₃ and a variable resistor R ₂₃ are connected in series between the collector of transistor Q ₂₂ and the ground. ₂₄ and Q ₂₅ are connected. In addition, resistors R ₂₄ and 25 are connected to the emitters of transistors Q ₂₄ and Q ₂₅
R ₂₅ is connected.

そして、トランジスタQ₂₄のコレクタにトラン
ジスタQ₂₆，Q₂₇を有するカレントミラー回路が
接続されると共に、トランジスタQ₂₇のコレクタ
と接地との間に、抵抗器R₂₆，R₂₇が直列接続さ
れ、その接続中点がトランジスタQ₁，Q₂のベー
スに接続される。また、トランジスタQ₂₅のコレ
クタが抵抗器R₂₂に接続されると共に、トランジ
スタQ₂₈，Q₂₉のベースに接続され、トランジス
タQ₂₈のコレクタにトランジスタQ₃，Q₄のベース
及び抵抗器R₃₀が接続され、トランジスタQ₂₉のコ
レクタがトランジスタQ₁₈のエミツタに接続され
る。なお、トランジスタQ₂₈，Q₂₉のエミツタに
は抵抗器R₂₈，R₂₉が接続される。 A current mirror circuit having transistors Q ₂₆ and Q ₂₇ is connected to the collector of the transistor Q ₂₄ , and resistors R ₂₆ and R ₂₇ are connected in series between the collector of the transistor Q ₂₇ and the ground. The midpoint of the connection is connected to the bases of transistors Q ₁ and Q ₂ . Further, the collector of transistor Q ₂₅ is connected to resistor R ₂₂ and the bases of transistors Q ₂₈ and Q ₂₉ , and the collector of transistor Q ₂₈ is connected to the bases of transistors Q ₃ and Q ₄ and resistor R ₃₀ . The collector of transistor Q ₂₉ is connected to the emitter of transistor Q ₁₈ . Note that resistors R ₂₈ and R ₂₉ are connected to the emitters of transistors Q ₂₈ and Q ₂₉ .

このような構成によれば、音声信号は、入力端
子T₁→抵抗器R₁→抵抗器R₂→トランジスタQ₁₇→
トランジスタQ₁₅→アンプ４→出力端子T₂のライ
ンを通じて取り出される。 According to such a configuration, the audio signal is transmitted through the input terminal T ₁ → resistor R ₁ → resistor R ₂ → transistor Q ₁₇ →
It is taken out through the line of transistor Q ₁₅ → amplifier 4 → output terminal T ₂ .

そして、この場合、制御信号が一定でトランジ
スタQ₁₈のコレクタ電流が一定であるとすれば、
トランジスタQ₁₁〜Q₁₃はカレントミラー回路を
構成しているので、トランジスタQ₁₂，Q₁₃のコ
レクタ電流も一定である。そして、音声信号によ
つてトランジスタQ₁₇のエミツタ電流が変化する
と、これに対応してトランジスタQ₁₅のコレクタ
電流が変化するが、トランジスタQ₁₃のコレクタ
電流が一定なので、トランジスタQ₁₅，Q₁₃のコ
レクタ電流の差分、すなわち、信号電流は抵抗器
R₁₃を流れ、ここに信号電圧を生じる。従つて、
アンプ３において増幅が行われる。 And in this case, if the control signal is constant and the collector current of transistor _Q18 is constant, then
Since the transistors Q ₁₁ to _{Q 13} constitute a current mirror circuit, the collector currents of the transistors Q ₁₂ and Q ₁₃ are also constant. When the emitter current of transistor Q ₁₇ changes due to the audio signal, the collector current of transistor Q ₁₅ changes accordingly, but since the collector current of transistor Q ₁₃ is constant, the current of transistors Q ₁₅ and Q ₁₃ changes accordingly. The difference in the collector current, i.e. the signal current, is the resistor
It flows through _R13 and produces a signal voltage there. Therefore,
Amplification is performed in amplifier 3.

そして、このとき、可変抵抗器R₂₃を変化させ
ることにより３つのレベル制御が行われる。すな
わち、抵抗器R₂₁によつてトランジスタQ₂₁には一
定のコレクタ電流が流れると共に、トランジスタ
Q₂₁，Q₂₂はカレントミラー回路を構成している
ので、トランジスタQ₂₂は定電流電源として作用
し、一定のコレクタ電流が流れ、従つて、トラン
ジスタQ₂₃のエミツタには可変抵抗器R₂₃の値に対
応したレベルの制御電圧（直流電圧）Ｅ_Cが得ら
れる。 At this time, three level controls are performed by changing the variable resistor _R23 . In other words, a constant collector current flows through the transistor Q ₂₁ due to the resistor R ₂₁ , and the transistor
Since Q ₂₁ and Q ₂₂ constitute a current mirror circuit, transistor Q ₂₂ acts as a constant current power supply, and a constant collector current flows. Therefore, the emitter of transistor Q ₂₃ is connected to the variable resistor R ₂₃ . A control voltage (DC voltage) E _C of a level corresponding to the value can be obtained.

そして、トランジスタQ₂₃〜Q₂₅のＶ_BEは等し
いので、それらのエミツタ電位は電圧Ｅ_Cに等し
く、従つて、抵抗器R₂₄，R₂₅には、 I₂₄＝Ｅ_C／R₂₄、 I₂₅＝Ｅ_C／R₂₅ の電流I₂₄，I₂₅が流れる。そして、電流I₂₄はトラ
ンジスタQ₂₆を流れると共に、トランジスタ
Q₂₆，Q₂₇はカレントミラー回路を構成している
ので、トランジスタQ₂₇には電流I₂₄に比例したコ
レクタ電流I₂₇が流れ、この電流I₂₇は抵抗器R₂₆を
通じてトランジスタQ₁，Q₂のベースに流れる。
従つて、可変抵抗器R₂₃を変化させれば、これに
対応してトランジスタQ₁，Q₂のベース電流が変
化してそのコレクタ・エミツタ間のインピーダン
スが変化するので、抵抗器R₁及びトランジスタ
Q₁，Q₂によつて、まず第１のレベル制御が行わ
れる。 Since the V _BE of the transistors Q ₂₃ to _{Q 25} are equal, their emitter potential is equal to the voltage E _C , so the resistors R ₂₄ and R ₂₅ have I ₂₄ = E _C /R ₂₄ , I ₂₅ Currents I ₂₄ and I ₂₅ of =E _C /R ₂₅ flow. The current I ₂₄ then flows through the transistor Q ₂₆ as well as through the transistor Q 26.
Since Q ₂₆ and Q ₂₇ constitute a current mirror circuit, a collector current I ₂₇ proportional to the current I ₂₄ flows through the transistor Q ₂₇ , and this current I ₂₇ is passed through the resistor R ₂₆ to the transistors Q ₁ and Q _2. flows to the base of
Therefore, if variable resistor R ₂₃ is changed, the base currents of transistors Q ₁ and _Q ₂ will change correspondingly, and the impedance between their collectors and emitters will change.
First level control is performed by Q ₁ and Q ₂ .

なお、この場合、可変抵抗器R₂₃の値が大きく
なるほど電圧Ｅ_Cが大きくなつて電流I₂₄が大きく
なるので、トランジスタQ₁，Q₂のインピーダン
スは小さくなり、トランジスタQ₁，Q₂による信
号の減衰は大きくなる。また、可変抵抗器R₂₃の
値が最小となつたとき、残留抵抗があると、Ｅ_C
＝０とならないので、トランジスタQ₂₇のコレク
タ電流I₂₇も０とならないが、この電流I₂₇は抵抗
器R₂₇を通じてバイパスされるので、可変抵抗器
R₂₃に残留抵抗があつてもトランジスタQ₁，Q₂は
オフになる。 In this case, as the value of the variable resistor R ₂₃ increases, the voltage E _C increases and the current I ₂₄ increases, so the impedance of the transistors Q ₁ and Q ₂ decreases, and the signal from the transistors Q ₁ and Q ₂ increases. The attenuation of becomes large. Also, when the value of the variable resistor _R23 becomes the minimum, if there is residual resistance, E _C
= 0, the collector current I ₂₇ of the transistor Q ₂₇ also does not become 0, but this current I ₂₇ is bypassed through the resistor R ₂₇ , so the variable resistor
Even if there is residual resistance in R ₂₃ , transistors Q ₁ and Q ₂ are turned off.

一方、電流I₂₅がトランジスタQ₂₅に流れると、
これにより抵抗器R₂₂に電圧降下を生じ、この降
下電圧が、抵抗器R₂₂，R₂₅で決まる所定値以上に
なると、トランジスタQ₂₈，Q₂₉にもコレクタ電
流I₂₈，I₂₉が流れ、トランジスタQ₂₈のコレクタ電
流I₂₈はトランジスタQ₃，Q₄のベースに流れる。
従つて、抵抗器R₂及びトランジスタQ₃，Q₄によ
つて第２のレベル制御が行われる。 On the other hand, when current I ₂₅ flows through transistor Q ₂₅ ,
This causes a voltage drop across resistor R ₂₂ , and when this voltage drop exceeds a predetermined value determined by resistors R ₂₂ and R ₂₅ , collector currents I ₂₈ and I ₂₉ also flow through transistors Q ₂₈ and Q ₂₉ . The collector current _I28 of the transistor _Q28 flows to the bases of the transistors _Q3 and _Q4 .
Therefore, a second level control is performed by resistor R ₂ and transistors Q ₃ and Q ₄ .

そして、この場合も、可変抵抗器R₂₃の値が大
きくなるほど、コレクタ電流I₂₈が大きくなつて
トランジスタQ₃，Q₄のインピーダンスは小さく
なり、トランジスタQ₃，Q₄による信号の減衰は
大きくなる。 Also in this case, as the value of the variable resistor R ₂₃ increases, the collector current I ₂₈ increases, the impedance of the transistors Q ₃ and Q ₄ decreases, and the signal attenuation by the transistors Q ₃ and Q ₄ increases. .

また、電流I₂₅によつてトランジスタQ₂₉のコレ
クタ電流I₂₉も流れるが、このコレクタ電流I₂₉が
大きくなると、トランジスタQ₁₈のエミツタ電位
が上昇してそのコレクタ電流は減少する。そし
て、トランジスタQ₁₈のコレクタ電流は、トラン
ジスタQ₁₁のコレクタ電流であると共に、トラン
ジスタQ₁₁〜Q₁₃はカレントミラー回路を構成し
ているので、トランジスタQ₁₈のコレクタ電流が
減少すると、トランジスタQ₁₂，Q₁₃のコレクタ
電流が減少してトランジスタQ₁₄，Q₁₅のコレク
タ電流も減少し、アンプ３の利得は低下する。 Further, collector current I 29 of transistor Q ₂₉ also flows due to current I ₂₅ , but when this collector current _{I 29} _increases , the emitter potential of transistor Q ₁₈ increases and its collector current decreases. The collector current of transistor Q ₁₈ is the collector current of transistor Q ₁₁ , and since transistors Q ₁₁ to _{Q 13} constitute a current mirror circuit, when the collector current of transistor Q ₁₈ decreases, transistor Q ₁₂ , Q ₁₃ decreases, the collector currents of transistors Q ₁₄ and Q ₁₅ also decrease, and the gain of amplifier 3 decreases.

従つて、この場合には、アンプ３において第３
のレベル制御が行われると共に、可変抵抗器R₂₃
の値が大きくなるほど、やはり、信号のレベルが
低下する。そして、可変抵抗器R₂₃の値が最大に
なると、トランジスタQ₂₉のコレクタ電流I₂₉も最
大となつて、トランジスタQ₁₈は逆バイアスされ
てオフとなり、従つて、トランジスタQ₁₁〜Q₁₃
がオフとなつてトランジスタQ₁₅，Q₁₇もオフと
なるので、アンプ３からの信号は得られなくな
る。 Therefore, in this case, the third
level control is carried out and the variable resistor R ₂₃
The larger the value of , the lower the signal level. Then, when the value of variable resistor R ₂₃ becomes maximum, the collector current I ₂₉ of transistor Q ₂₉ also becomes maximum, transistor Q ₁₈ is reverse biased and turned off, and therefore transistors Q ₁₁ to _{Q 13}
is turned off and transistors Q ₁₅ and Q ₁₇ are also turned off, so that no signal can be obtained from the amplifier 3.

こうして、この発明によれば、アツテネータ
１，２及びアンプ３においてそれぞれ信号のレベ
ルが制御されるので、例えばアツテネータ１，２
の１段あたりのレベルの制御範囲が狭くても、全
体としてレベルの制御範囲を十分に広くできる。
また、アンプ３においては、信号レベルが小さく
なつているので、許容出力レベルが小さくなつて
も、歪みの発生を抑えることができる。 Thus, according to the present invention, since the signal levels are controlled in the attenuators 1 and 2 and the amplifier 3, for example, the attenuators 1 and 2
Even if the level control range per stage is narrow, the level control range as a whole can be made sufficiently wide.
Furthermore, in the amplifier 3, since the signal level is reduced, the occurrence of distortion can be suppressed even if the allowable output level is reduced.

さらに、可変抵抗器R₂₃の値が大きくなるにつ
れて信号のレベルは小さくなつていくが、可変抵
抗器R₂₃が例えば50％回転したときから、トラン
ジスタQ₂₈，Q₂₉にコレクタ電流I₂₈，I₂₉が流れて
アツテネータ２及びアンプ３におけるレベル制御
が行われるようになるので、すなわち、抵抗器
R₂₂，R₂₃を設定しておくことによりアツテネータ
２及びアンプ３におけるレベル制御が遅延型とな
るので、全体の特性をＤ型のような特殊な特性と
することができる。 Furthermore, as the value of variable resistor R ₂₃ increases, the signal level decreases, but from when variable resistor R ₂₃ rotates, for example, by 50%, collector currents I ₂₈ and I flow through transistors Q ₂₈ and Q ₂₉ . ₂₉ flows and the level control in attenuator 2 and amplifier 3 is performed, that is, the resistor
By setting R ₂₂ and R ₂₃ , the level control in the attenuator 2 and amplifier 3 becomes a delay type, so that the overall characteristic can be made into a special characteristic such as a D type.

また、回路のバランスがとれているので、UC
化が容易であり、IC化の効果も大きい。さら
に、可変抵抗器R₂₃に残留抵抗があつても抵抗器
R₂₇によつて残留抵抗の影響を無視できる。 Also, since the circuit is balanced, the UC
It is easy to convert into an IC, and the effect of converting it into an IC is also large. Furthermore, even if there is residual resistance in the variable resistor _R23 , the resistor
With R ₂₇ , the influence of residual resistance can be ignored.

第２図は、制御特性の測定例を示すもので、こ
の図からも明らかなように、制御範囲が０〜
120dB以上と極めて広く、従つて信号を十分に減
衰させることができる。また、特性もほぼＤ型で
あり、音響機器に使用して好適である。 Figure 2 shows an example of measurement of control characteristics, and as is clear from this figure, the control range is from 0 to
It is extremely wide, over 120dB, and can therefore sufficiently attenuate the signal. Furthermore, the characteristics are almost D-type, making it suitable for use in audio equipment.

なお、上述において、可変抵抗器R₂₃に摺動ノ
イズを生じるときには、並列にコンデンサを接続
してノイズをバイパスすればよい。 In addition, in the above description, when sliding noise occurs in the variable resistor _R23 , a capacitor may be connected in parallel to bypass the noise.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明の一例の接続図、第２図はそ
の測定例を示す図である。 T₁は入力端子、T₂は出力端子である。 FIG. 1 is a connection diagram of an example of the present invention, and FIG. 2 is a diagram showing an example of its measurement. T ₁ is an input terminal, and T ₂ is an output terminal.

Claims

【特許請求の範囲】１信号ラインに、第１のレベル制御回路と、第
２のレベル制御回路とを縦続接続し、制御電圧を
第１及び第２のトランジスタに供給し、この第１
及び第２のトランジスタのコレクタ出力を上記第
１及び第２のレベル制御回路にそのレベルの制御
電圧としてそれぞれ供給すると共に、上記第１及
び第２のトランジスタの動作点を互いに異ならせ
て上記第１のレベル制御回路のレベル制御に対し
て上記第２のレベル制御回路のレベル制御を遅延
型としたレベル制御回路。２信号ラインに、第１のレベル制御回路と、第
２のレベル制御回路とを縦続接続し、定電流源
と、ダイオード特性の素子と、可変抵抗素子とを
直列接続し、上記ダイオード特性の素子と可変抵
抗素子との直列回路に、第１のトランジスタのベ
ース・エミツタ回路と第１の抵抗器との直列回路
を並列接続すると共に、第２のトランジスタのベ
ース・エミツタ回路と第２の抵抗器との直列回路
を並列接続し、上記第１及び第２のトランジスタ
のコレクタ出力を上記第１及び第２のレベル制御
回路にそのレベルの制御電圧としてそれぞれ供給
すると共に、上記第１及び第２のトランジスタの
動作点を互いに異ならせて上記第１のレベル制御
回路のレベル制御に対して上記第２のレベル制御
回路のレベル制御を遅延型としたレベル制御回
路。[Claims] 1. A first level control circuit and a second level control circuit are connected in cascade to a signal line, a control voltage is supplied to the first and second transistors, and the first level control circuit is connected in series to the signal line.
The collector outputs of the first and second transistors are respectively supplied to the first and second level control circuits as control voltages at the respective levels, and the operating points of the first and second transistors are made different from each other. A level control circuit in which the level control of the second level control circuit is delayed with respect to the level control of the second level control circuit. 2 A first level control circuit and a second level control circuit are connected in series to the signal line, a constant current source, an element with diode characteristics, and a variable resistance element are connected in series, and the element with diode characteristics is connected in series. A series circuit consisting of the base emitter circuit of the first transistor and the first resistor is connected in parallel to the series circuit consisting of the base emitter circuit of the first transistor and the variable resistance element. are connected in parallel, and the collector outputs of the first and second transistors are respectively supplied to the first and second level control circuits as control voltages of the levels, and the first and second transistors are connected in parallel. A level control circuit in which the operating points of the transistors are different from each other so that the level control of the second level control circuit is delayed with respect to the level control of the first level control circuit.