JPS6160103A - プログラマブルコントロ−ラ - Google Patents
プログラマブルコントロ−ラInfo
- Publication number
- JPS6160103A JPS6160103A JP59183485A JP18348584A JPS6160103A JP S6160103 A JPS6160103 A JP S6160103A JP 59183485 A JP59183485 A JP 59183485A JP 18348584 A JP18348584 A JP 18348584A JP S6160103 A JPS6160103 A JP S6160103A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- rack
- input
- unit
- line check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈発明の分野〉
本発明は、例えば、工場の自動組み立てラインにおいて
その工程や製品の仕上がり具合の検査を自動的に行なう
などのために設けられるもので、CPUと、入出力ユニ
ツ)の複数個を互いに接続して並設したマザーボードと
、ラック用入出力ユニットの複数個を互いに接続して並
設するとともにその並設方向一端側にラック用インター
フェースユニットを接続した増設ラックとから成り、か
つ、前記マザーボードに対し、その入出力ユニット並設
方向一端側に前記CPUを、他端側にインターフェース
ユニットを夫々接続し、前記インターフェースユニット
とラック用インターフェースユニットとをケーブルを介
して接続したプログラマブルコントローラに関する。
その工程や製品の仕上がり具合の検査を自動的に行なう
などのために設けられるもので、CPUと、入出力ユニ
ツ)の複数個を互いに接続して並設したマザーボードと
、ラック用入出力ユニットの複数個を互いに接続して並
設するとともにその並設方向一端側にラック用インター
フェースユニットを接続した増設ラックとから成り、か
つ、前記マザーボードに対し、その入出力ユニット並設
方向一端側に前記CPUを、他端側にインターフェース
ユニットを夫々接続し、前記インターフェースユニット
とラック用インターフェースユニットとをケーブルを介
して接続したプログラマブルコントローラに関する。
〈従来技術〉
上記めものでは、入出力ユニットを介してCPUに多数
のセンサーからの信号を入力するとともに、CPUはそ
の信号に基づいて多数のアクチュエータに信号を送らな
ければならなくて、その人 ・出力点数が増大する
ような場合でも、それに対して、増設ラックの個数を増
すことにより、容易に対処できる利点がある。
のセンサーからの信号を入力するとともに、CPUはそ
の信号に基づいて多数のアクチュエータに信号を送らな
ければならなくて、その人 ・出力点数が増大する
ような場合でも、それに対して、増設ラックの個数を増
すことにより、容易に対処できる利点がある。
ところで、このようなプログラマブルコントローラでは
、増設ラックの個数増大に伴なって、短絡や断線など、
バスラインにおける接続不良の問題を生していた。」二
記問題を解決するために、従来一般に、前記ラック用イ
ンター7エースユニツトに、CPUからのバスラインチ
ェック要求信号に応答動作してバスラインチェック応答
信号を出力するバスラインチェック回路を組み込んでい
た。
、増設ラックの個数増大に伴なって、短絡や断線など、
バスラインにおける接続不良の問題を生していた。」二
記問題を解決するために、従来一般に、前記ラック用イ
ンター7エースユニツトに、CPUからのバスラインチ
ェック要求信号に応答動作してバスラインチェック応答
信号を出力するバスラインチェック回路を組み込んでい
た。
この場合、バスラインチェック応答信号がバスラインチ
ェック回路からCPUに与えられればバスラインが正常
であると判定される。
ェック回路からCPUに与えられればバスラインが正常
であると判定される。
ところが、このような従来のものでは、CPUと前記ラ
ック用インターフェースユニットとの間のケーブルの断
線に対するバスラインチェックを行なえるようになって
いるだけであり、そのラック用インターフェースユニッ
トを接続した増設ラック内部でのバスラインチェックを
行なえるようにはなっておらず、このため例えばその増
設ラックのラック用入出力ユニットの回路素子の破壊に
起因する接続不良によりバスラインチェック応答信号が
CPUに与えられない場合でもCPUはケーブルの断線
と同様のバスラインチェックを行うだけであり、断線な
どの故障箇所の検知を行う場合でその故障箇所がラック
用入出力ユニットの内部であった場合にはその検知に相
当な時間と手間とが要求されるものであった。
ック用インターフェースユニットとの間のケーブルの断
線に対するバスラインチェックを行なえるようになって
いるだけであり、そのラック用インターフェースユニッ
トを接続した増設ラック内部でのバスラインチェックを
行なえるようにはなっておらず、このため例えばその増
設ラックのラック用入出力ユニットの回路素子の破壊に
起因する接続不良によりバスラインチェック応答信号が
CPUに与えられない場合でもCPUはケーブルの断線
と同様のバスラインチェックを行うだけであり、断線な
どの故障箇所の検知を行う場合でその故障箇所がラック
用入出力ユニットの内部であった場合にはその検知に相
当な時間と手間とが要求されるものであった。
そこで、前記増設ラックのラック用入出力ユニット並設
方向で前記ラック用インターフェースユニットと反対側
の端部にバスラインチェック回路を設けて増設ラック内
部でのバスラインチェックもでトるようにしたものもあ
るが、増設ラックの個数が増大してプログラマブルコン
トローラの規模が増大する傾向にある現状にあっては、
バスラインチェック回路の個数が増えるに伴ない、装置
全体が大型化することとなり、改善が望まれている。
方向で前記ラック用インターフェースユニットと反対側
の端部にバスラインチェック回路を設けて増設ラック内
部でのバスラインチェックもでトるようにしたものもあ
るが、増設ラックの個数が増大してプログラマブルコン
トローラの規模が増大する傾向にある現状にあっては、
バスラインチェック回路の個数が増えるに伴ない、装置
全体が大型化することとなり、改善が望まれている。
〈発明の目的〉
本発明は、上記の点に鑑み、装置全体を大型化すること
無く、すべての増設ラックに対するバスラインチェック
を確実に行なえるようにすることを目的とする。
無く、すべての増設ラックに対するバスラインチェック
を確実に行なえるようにすることを目的とする。
〈発明の構成と効果〉
本発明は、上記目的を達成するために、前記増設ラック
内のラック用入出力ユニットのうち、その並設方向池端
側のラック用入出力ユニットに・CPUからのバスライ
ンチェック要求信号に応答動作してバスラインチェック
応答信号を出力するバスラインチェック回路を組み込み
、前記CPUは、そのバスラインチェック回路が組み込
まれたラック用入出力ユニットと前記CPUとの開のバ
スラインの接続状態を、前記チェック応答信号によって
検知するように構成しである。
内のラック用入出力ユニットのうち、その並設方向池端
側のラック用入出力ユニットに・CPUからのバスライ
ンチェック要求信号に応答動作してバスラインチェック
応答信号を出力するバスラインチェック回路を組み込み
、前記CPUは、そのバスラインチェック回路が組み込
まれたラック用入出力ユニットと前記CPUとの開のバ
スラインの接続状態を、前記チェック応答信号によって
検知するように構成しである。
4一
つまり、増設ラックを構成するラック用入出力ユニット
そのものを利用してそこにバスラインチェック回路を組
み込み、適当なタイミングでCP Uからそのバスライ
ンチェック回路にバスラインチェック要求信号を送信さ
せるとともにバスラインチェック回路からバスラインチ
ェック応答信号をCPUに受信させるようにして、増設
ラックの個数のいかんにかかわらず、ケーブルならびに
すべての増設ラック内部でのバスラインチェックをおこ
な)のである。
そのものを利用してそこにバスラインチェック回路を組
み込み、適当なタイミングでCP Uからそのバスライ
ンチェック回路にバスラインチェック要求信号を送信さ
せるとともにバスラインチェック回路からバスラインチ
ェック応答信号をCPUに受信させるようにして、増設
ラックの個数のいかんにかかわらず、ケーブルならびに
すべての増設ラック内部でのバスラインチェックをおこ
な)のである。
したがって、すべての増設ラック内部のバスラインチェ
ックを良好に行なえるものでありながら、専用のバスラ
インチェック回路を増設ラックに付設せずに済み、プロ
グラマブルコントローラの規模増大に伴なって増設ラッ
クの個数が増えても、それに伴なうバスラインチェック
回路の占有スペースは何等変化せず、装置の大型化を回
避できるようになった。
ックを良好に行なえるものでありながら、専用のバスラ
インチェック回路を増設ラックに付設せずに済み、プロ
グラマブルコントローラの規模増大に伴なって増設ラッ
クの個数が増えても、それに伴なうバスラインチェック
回路の占有スペースは何等変化せず、装置の大型化を回
避できるようになった。
〈実施例の説明〉
以下、本発明の実施例を図面を用いて説明する。
第1図は本発明のプログラマブルコントローラの実施例
を示し、CPUIとマザーボード2、ならびに、複数の
増設ラック3が設けられるとともに、前記マザーボード
2のインターフェースユニット4と増設ラック3のラッ
ク用インターフェースユニット5とがケーブルを介して
接続されている。
を示し、CPUIとマザーボード2、ならびに、複数の
増設ラック3が設けられるとともに、前記マザーボード
2のインターフェースユニット4と増設ラック3のラッ
ク用インターフェースユニット5とがケーブルを介して
接続されている。
前記マザーボード2は、例えば8個などの複数個の入出
力ユニット6を並設するとともにそれらを互いに縦続接
続して構成されており、その入出力ユニット6の並設方
向一端側に前記CPUIが接続されるとともに入出力ユ
ニット6の並設方向池端側に前記インターフェースユニ
ット4が接続されている。
力ユニット6を並設するとともにそれらを互いに縦続接
続して構成されており、その入出力ユニット6の並設方
向一端側に前記CPUIが接続されるとともに入出力ユ
ニット6の並設方向池端側に前記インターフェースユニ
ット4が接続されている。
前記増設ラック3は、例えば8個などの複数個のラック
用入出力ユニット7を並設するとともにそれらを互いに
接続して構成されており、そのラック用入出力ユニット
7の並設方向一端側に前記ラック用インター7エースユ
ニツト5が接続されている。前記入出力ユニット6およ
び前記ラック用入出力ユニット7は、図示しないが、い
ずれもカード型に構成されており、そして、前記マザー
ボード2および増設ラック3夫々を構成するのに、いず
れにおいても、カード型の入出力ユニット6およびラッ
ク用入出力ユニット7夫々をラックに差し込み、それに
よ1)、CPU 1、インターフェースユニット4およ
び隣り合う入出力ユニット6夫々が、かつ、ラック用イ
ンターフェースユニットおよび隣合うラック用入出力ユ
ニット7夫々が互いに接続されるように構成されている
。
用入出力ユニット7を並設するとともにそれらを互いに
接続して構成されており、そのラック用入出力ユニット
7の並設方向一端側に前記ラック用インター7エースユ
ニツト5が接続されている。前記入出力ユニット6およ
び前記ラック用入出力ユニット7は、図示しないが、い
ずれもカード型に構成されており、そして、前記マザー
ボード2および増設ラック3夫々を構成するのに、いず
れにおいても、カード型の入出力ユニット6およびラッ
ク用入出力ユニット7夫々をラックに差し込み、それに
よ1)、CPU 1、インターフェースユニット4およ
び隣り合う入出力ユニット6夫々が、かつ、ラック用イ
ンターフェースユニットおよび隣合うラック用入出力ユ
ニット7夫々が互いに接続されるように構成されている
。
前記ラック用入出力ユニット7・・・は、夫々入力部ユ
ニット8と出力部ユニット9とから構成されている。
ニット8と出力部ユニット9とから構成されている。
前記入力部ユニット8の回路は、第2図に示すように、
リミットスイッチなどの制御スイッチに起因する外部か
らのノイズをラック用入出力ユニット7の内部側と絶縁
するためのアイソレーション10、ゲート11、および
バスラインチェック回路を構成する第17リツプ70ツ
ブ12aから構成されている。前記アイソレーション1
0は、具体的には7オトカプラーで構成される。
リミットスイッチなどの制御スイッチに起因する外部か
らのノイズをラック用入出力ユニット7の内部側と絶縁
するためのアイソレーション10、ゲート11、および
バスラインチェック回路を構成する第17リツプ70ツ
ブ12aから構成されている。前記アイソレーション1
0は、具体的には7オトカプラーで構成される。
前記出力部ユニット9の回路は、第3図に示すように、
出力用リレースイッチ回路13と7リツプフロツプ14
、およびバスラインチェック回路を構成する第27リツ
プ70ツブ12bから構成されている。前記フリップ7
0ツブ14、第1および第27リツプフロツプ12a、
121〕は、いずれもDフリップ70ツブである。
出力用リレースイッチ回路13と7リツプフロツプ14
、およびバスラインチェック回路を構成する第27リツ
プ70ツブ12bから構成されている。前記フリップ7
0ツブ14、第1および第27リツプフロツプ12a、
121〕は、いずれもDフリップ70ツブである。
前記増設ラック3,3夫々における、そのラック用入出
力ユニットの並設方向池端側でのラック用インターフェ
ースユニット5から最も離れて設けられるラック用人出
力ユニッ)7において、バスラインチェック用プログラ
ムの実行に際し、前記入力部ユニット8および出力部ユ
ニット9夫々の内部の第1および第27リツプフロツプ
に、CPUIからバスラインチェック要求信号をそのセ
、ント信号として送り、前記第1および第27リツプ7
0ツブ12a、12b夫々からの出力信号をバスライン
チェック応答信号としてCPUIに戻し、CPUIがそ
のバスラインチェック応答信号に基づいてバスラインが
正常であるか否かのバスラインチェックを行なうように
構成されている。 上記バスラインチェック用プログラ
ムの実行は、本来的なユーザーのプログラムの実行に引
ト続いて繰り返して行なうように構成されてお1)、第
4図に示すフローチャートにより説明する。
力ユニットの並設方向池端側でのラック用インターフェ
ースユニット5から最も離れて設けられるラック用人出
力ユニッ)7において、バスラインチェック用プログラ
ムの実行に際し、前記入力部ユニット8および出力部ユ
ニット9夫々の内部の第1および第27リツプフロツプ
に、CPUIからバスラインチェック要求信号をそのセ
、ント信号として送り、前記第1および第27リツプ7
0ツブ12a、12b夫々からの出力信号をバスライン
チェック応答信号としてCPUIに戻し、CPUIがそ
のバスラインチェック応答信号に基づいてバスラインが
正常であるか否かのバスラインチェックを行なうように
構成されている。 上記バスラインチェック用プログラ
ムの実行は、本来的なユーザーのプログラムの実行に引
ト続いて繰り返して行なうように構成されてお1)、第
4図に示すフローチャートにより説明する。
即も、ステップN1において入力の取り込みを行ない、
ユーザーのプログラムを実行しくステップN2)、所定
の出力を行なう(ステップN3)。
ユーザーのプログラムを実行しくステップN2)、所定
の出力を行なう(ステップN3)。
それに引と続いてバスラインチェック用のプログラムを
実行しくステップN、4)、バスライン1こ異常がある
かどうかを判断する(ステップN5)。そして、バスラ
インに異常がある場合には、警報装置を作動しくステッ
プN、6)、警報2ンプを点滅したり、ブザーを鳴らし
たりする。バスラインに異常が無い場合には、ステップ
N1に戻し、」二述両プログラムを繰1)返して実行す
る。この繰り返しは、例えば約10m5毎に行なわれる
。なお、バスラインに異常があった場合には、CPtJ
lを停止するようにしても良い。
実行しくステップN、4)、バスライン1こ異常がある
かどうかを判断する(ステップN5)。そして、バスラ
インに異常がある場合には、警報装置を作動しくステッ
プN、6)、警報2ンプを点滅したり、ブザーを鳴らし
たりする。バスラインに異常が無い場合には、ステップ
N1に戻し、」二述両プログラムを繰1)返して実行す
る。この繰り返しは、例えば約10m5毎に行なわれる
。なお、バスラインに異常があった場合には、CPtJ
lを停止するようにしても良い。
前記バスラインチェックに関する信号としては、下記の
ようなものを用い、フード化されて送られたバスライン
チェック要求信号と同じコードのバスラインチェック応
答信号が戻ってくるかどうかにより、夫々に対応したバ
スラインの異常の種別まで知ることができるようになっ
ている。
ようなものを用い、フード化されて送られたバスライン
チェック要求信号と同じコードのバスラインチェック応
答信号が戻ってくるかどうかにより、夫々に対応したバ
スラインの異常の種別まで知ることができるようになっ
ている。
(i)バスラインが短絡しているかのチェックo、o、
o、o、o、o、・・・ (jl)バスラインが断線しているかのチェック1.1
.1.1,1,1.・・・ (iii)入出力ユニッ)6の隣り合うものの接続不良
チェック (a)0,1..0,1.0,1. ・・・(1+)1
.0.1.0.1.0.・・・上記構成により、本発明
によれば、第5図に示すように(但し、図面では増設ラ
ック3が一個の場合を示す)、増設ラック3のバスライ
ンまで、即ち、図中A−B−C−I)のバスラインをチ
ェックすることかでト、従来では、図中A−B−Cのバ
スラインしかチェックでとなかったのに比べ、全てのバ
スラインを良好にチェックでとることが明らかである。
o、o、o、o、・・・ (jl)バスラインが断線しているかのチェック1.1
.1.1,1,1.・・・ (iii)入出力ユニッ)6の隣り合うものの接続不良
チェック (a)0,1..0,1.0,1. ・・・(1+)1
.0.1.0.1.0.・・・上記構成により、本発明
によれば、第5図に示すように(但し、図面では増設ラ
ック3が一個の場合を示す)、増設ラック3のバスライ
ンまで、即ち、図中A−B−C−I)のバスラインをチ
ェックすることかでト、従来では、図中A−B−Cのバ
スラインしかチェックでとなかったのに比べ、全てのバ
スラインを良好にチェックでとることが明らかである。
上記実施例では、ラック用人出カニニット7のうち、前
記ラック用インターフェースユニット5から最も離れた
ものに対してのみ、第1および第27リツプ70ツブ1
2a、12bで構成されるバスラインチェック回路にチ
ェック信号を送受信するように構成しでいるが、並設方
向中間の所定のラック用入出力ユニット7とか、あるい
は、全てのラック用入出力ユニット7に対してチェック
信号を送受信させ、異常なラック用入出力ユニット7か
どの領域にあるか、あるいは、どれが主で知ることかで
外るようにしても良い。
記ラック用インターフェースユニット5から最も離れた
ものに対してのみ、第1および第27リツプ70ツブ1
2a、12bで構成されるバスラインチェック回路にチ
ェック信号を送受信するように構成しでいるが、並設方
向中間の所定のラック用入出力ユニット7とか、あるい
は、全てのラック用入出力ユニット7に対してチェック
信号を送受信させ、異常なラック用入出力ユニット7か
どの領域にあるか、あるいは、どれが主で知ることかで
外るようにしても良い。
また、前記マザーボード2を構成する入出力ユニット6
をも同様に構成しても良い。
をも同様に構成しても良い。
なお、一般にラック用入出力ユニット7や入出力ユニッ
ト6夫々にバスラインチェック回路を組み込むことは、
コストアップを招くが、回路設計および製作上、ゲーt
アレイを組むことに対してコスト計算されるものであり
、第1および第27リツプ70ツブ12a、12bの付
加に伴なうコスト面への影響はほとんど無い。
ト6夫々にバスラインチェック回路を組み込むことは、
コストアップを招くが、回路設計および製作上、ゲーt
アレイを組むことに対してコスト計算されるものであり
、第1および第27リツプ70ツブ12a、12bの付
加に伴なうコスト面への影響はほとんど無い。
第1図は本発明のプログラマブルコントローラの実施例
を示す展開図、第2図は入力部ユニットを示す回路図、
第3図は出力部ユニットを示す回路図、第4図はフロー
チャート、第5図はバスラインの模式図である。 1・・・CPU、2・・・マザーボード、3・・・増設
ラック、4・・・インターフェースユニット、5・・・
ラック用インターフェースユニット、6川入出カニニツ
ト、7・・・ラック用入出力ユニット、w・・・ケーブ
ル。
を示す展開図、第2図は入力部ユニットを示す回路図、
第3図は出力部ユニットを示す回路図、第4図はフロー
チャート、第5図はバスラインの模式図である。 1・・・CPU、2・・・マザーボード、3・・・増設
ラック、4・・・インターフェースユニット、5・・・
ラック用インターフェースユニット、6川入出カニニツ
ト、7・・・ラック用入出力ユニット、w・・・ケーブ
ル。
Claims (1)
- (1)CPUと、入出力ユニットの複数個を互いに接続
して並設したマザーボードと、ラック用入出力ユニット
の複数個を互いに接続して並設するとともにその並設方
向一端側にラック用インターフェースユニットを接続し
た増設ラックとから成り、かつ、前記マザーボードに対
し、その入出力ユニット並設方向一端側に前記CPUを
、他端側にインターフェースユニットを夫々接続し、前
記インターフェースユニットとラック用インターフェー
スユニットとをケーブルを介して接続したプログラマブ
ルコントローラにおいて、 前記増設ラック内のラック用入出力ユニットのうち、そ
の並設方向他端側のラック用入出力ユニットに、CPU
からのバスラインチェック要求信号に応答動作してバス
ラインチェック応答信号を出力するバスラインチェック
回路を組み込み、前記CPUは、そのバスラインチェッ
ク回路が組み込まれたラック用入出力ユニットと前記C
PUとの間のバスラインの接続状態を、前記チェック応
答信号に基づいて検知することを特徴とするプログラマ
ブルコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59183485A JPS6160103A (ja) | 1984-08-31 | 1984-08-31 | プログラマブルコントロ−ラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59183485A JPS6160103A (ja) | 1984-08-31 | 1984-08-31 | プログラマブルコントロ−ラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6160103A true JPS6160103A (ja) | 1986-03-27 |
Family
ID=16136634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59183485A Pending JPS6160103A (ja) | 1984-08-31 | 1984-08-31 | プログラマブルコントロ−ラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6160103A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4926299B1 (ja) * | 2011-03-22 | 2012-05-09 | 三菱電機株式会社 | プログラマブルロジックコントローラ |
JP2014057160A (ja) * | 2012-09-11 | 2014-03-27 | Ricoh Co Ltd | パラレル伝送路状態確認装置、画像処理装置、パラレル伝送路状態確認方法及びパラレル伝送路状態確認プログラム |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58140815A (ja) * | 1982-02-17 | 1983-08-20 | Toshiba Mach Co Ltd | 入出力モジユ−ルの***ミスを自己診断する機能を備えたプログラマブルシ−ケンスコントロ−ラ |
-
1984
- 1984-08-31 JP JP59183485A patent/JPS6160103A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58140815A (ja) * | 1982-02-17 | 1983-08-20 | Toshiba Mach Co Ltd | 入出力モジユ−ルの***ミスを自己診断する機能を備えたプログラマブルシ−ケンスコントロ−ラ |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4926299B1 (ja) * | 2011-03-22 | 2012-05-09 | 三菱電機株式会社 | プログラマブルロジックコントローラ |
WO2012127612A1 (ja) * | 2011-03-22 | 2012-09-27 | 三菱電機株式会社 | プログラマブルロジックコントローラ |
CN103430110A (zh) * | 2011-03-22 | 2013-12-04 | 三菱电机株式会社 | 可编程逻辑控制器 |
US9058294B2 (en) | 2011-03-22 | 2015-06-16 | Mitsubishi Electric Corporation | Programmable logic controller |
JP2014057160A (ja) * | 2012-09-11 | 2014-03-27 | Ricoh Co Ltd | パラレル伝送路状態確認装置、画像処理装置、パラレル伝送路状態確認方法及びパラレル伝送路状態確認プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900018829A (ko) | 데이타 처리 시스템과 데이타 처리 시스템에 시스템 특성을 추가로 제공하는 방법 및 그 기구 | |
US4945540A (en) | Gate circuit for bus signal lines | |
JPS6160103A (ja) | プログラマブルコントロ−ラ | |
JPH08256155A (ja) | ディジタル処理装置のポーリング方法及びその装置 | |
JPS6227409B2 (ja) | ||
JPH01202113A (ja) | デジタル保護リレー装置 | |
JPH02173852A (ja) | バス診断装置 | |
JPH0349392B2 (ja) | ||
JPH02121049A (ja) | 入出力装置 | |
JPS6253044A (ja) | 信号伝送装置 | |
JPH02308951A (ja) | 自動車用電子制御装置の故障診断装置 | |
JPH0530197Y2 (ja) | ||
JP2685959B2 (ja) | デジタル値チャタリング判定装置 | |
JP2508752B2 (ja) | 障害通知方式 | |
JPS61134846A (ja) | 電子計算機システム | |
JPS6211957A (ja) | マルチプロセツサシステムにおける障害プロセツサ検出方式 | |
SU881682A1 (ru) | Дублированное устройство | |
JPH0349391B2 (ja) | ||
JPH0329033A (ja) | フォールトトレラントプロセッサ | |
JPS62217347A (ja) | バス診断装置 | |
JPS62150178A (ja) | 多点デジタル出力回路診断方式 | |
JPS59221900A (ja) | メモリ検定装置 | |
JPH01241665A (ja) | マルチプロセッサ・システムのリセット方式 | |
JPH04317150A (ja) | 入出力処理システム | |
JPS58107932A (ja) | 共通バス障害チエツク方式 |