JPS6159734A - 半導体基板のエツチング処理方法 - Google Patents

半導体基板のエツチング処理方法

Info

Publication number
JPS6159734A
JPS6159734A JP18107184A JP18107184A JPS6159734A JP S6159734 A JPS6159734 A JP S6159734A JP 18107184 A JP18107184 A JP 18107184A JP 18107184 A JP18107184 A JP 18107184A JP S6159734 A JPS6159734 A JP S6159734A
Authority
JP
Japan
Prior art keywords
wafer
etching
stage
periphery
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18107184A
Other languages
English (en)
Inventor
Yoshiaki Tanimoto
谷本 芳昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18107184A priority Critical patent/JPS6159734A/ja
Publication of JPS6159734A publication Critical patent/JPS6159734A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はエツチング速度のウェハ内分布を改良した導体
パターンの形成方法に関する。
トランジスタ、IC,LSIなどの半導体素子はシリコ
ン(St )で代表される単体半導体或いはガリウム砒
素(Ga As ) + インジウム燐(In P)の
ような化合物半導体を基板として製造されているが、こ
れらは何れも単結晶成長法により育成され、ロンドから
切り出された薄層基板(以下略してウェハ)を用いて量
産されている。
すなわち半導体素子を製造するには4体パターンの形成
、絶縁層の形成と窓開け、不純物の拡散或いは注入など
の処理が必要であるが、これらの薄膜形成、パターン形
成など総ての処理は薄膜形成技術とホトエツチング技術
を使用する写真食刻技術(ホトリソグラフィ)を用いウ
ェハ単位で行われている。
ここで半導体素子の価格低減は大容量化と共に必要条件
であり、これを達成するためウェハ径の大形化は非常な
努力で進められている。
例えば現在量も一般的であり、また需要の多い半導体材
料はシリコンであるが、このウェハ径は当初の4インチ
程度から次第に進歩してフインチ径のものも実用化され
ており、これが約500 IIm厚さに切り出され、表
面処理が加えられて使用されている。
このように大形化したウェハを用いて素子形成が行われ
ているが、LSIのような構成素子数の多い半導体素子
についても素子寸法はlO龍角程度であり、そのため一
枚のウェハより膨大な量の半導体素子が製造されている
が、この場合パターン形成が行われたウェハの位置に依
存せず均一な特性をもつ半導体素子を形成することが必
要で、これを実現する技術の確立が要望されている。
〔従来の技術〕
ウェハを加工して数多くの半導体素子を形成するには先
に記したように数多くの工程が必要であるが、本発明は
Si ウェハに導体層を形成し、これを物理的にエツチ
ングして微細パターンを形成する工程に関するものであ
る。
現在Si ウェハ上に微細パターンを形成するにはSi
 ウェハ上に燐珪酸ガラス(略称psc >或いは二酸
化珪素(SiOz)からなる絶縁層を形成したる後、こ
の上にアルミニウム(AI )のような金属或いはモリ
ブデン(Mo)シリサイドのような珪酸塩化合物からな
る薄膜をスパッタ法或いは化学気相成長法(略称CVD
法)で形成し、これにリアクティブ・イオン・エッチン
グを施して形成されている。
以下内容を明確にするためSt ウェハ上に厚さ約1μ
mのPSG絶縁層をCVD法で形成し、更にこの上にA
Iを真空蒸着法で約1μmの厚さに形成した場合につい
て説明する。
Al 1層をエツチングしてAIからなる微細パターン
を形成するにはAl1層が設けられているウェハ上にス
ピンコード法によってレジストを被覆し、ホトエツチン
グを施して除去すべきA1層の部分を窓開けした状態で
リアクティブ・イオン・エッチング(以下略してRIB
 )を行って窓開けされている部分のA1層をエツチン
グして除去し、導体パターンを形成する。
ここで反応ガスとしては四塩化炭素(CC1,”)と塩
素ガス(C1z )との混合ガスを使用し、窓開けした
レジスト膜を備えたウェハを反応室内のステージ上に設
置し、減圧雰囲気中で金属製容器とステージとの間に高
周波電界例えば13.56 MH2を加えてグロー放電
を起こさせると、生した低温ガスプラズマによって生成
されたラジカルがA1層やレジストと反応して揮発性生
成物を作って排気される。
ここでラジカルに対するエツチング速度はレジストに対
してA1層は格段に大きいため、A1層は優先的にエツ
チングされ、その結果レジストが被覆された部分のA1
層が導体パターンとして残存することになる。
このようにしてRIBが行われているが放電の際のステ
ージ上の電流分布が一様でなく、中心部に較べると周辺
部は大きくなるためにエツチング速度はウェハの中心部
より周辺部が大となり易い。
このことは中心部の窓開は部のAIJgが適量にエツチ
ングされて下地のPSG層が露出した状態では周辺部で
は過度にエツチングが進行してPSG層が相当程度エツ
チングされて層厚が減少していると共にAI導体パター
ンの線幅が挟まり、場合によっては導体パターンの断線
が生じる。
これを避けるため従来は第2図に示すように反応ガス供
給口1をステージの直上に配置すると共にシャワー状と
し、ガス噴出口2の分布を変えることにより、エツチン
グ速度の均一化を行ったり、或いは第3図に示すように
ステージ3の中に設けられている冷却水の循環構造5を
工夫してウェハ4の周辺部が特に冷却されるようにする
ことによって周辺部のエツチングを抑制するなどの方法
が取られていた。
然し、これらの方法はウェハ4の径が少ないものについ
ては効果があるが、径がフインチ或いはこれ以上のウェ
ハについてはあまり効果が無く、新たな方法の実用化が
望まれている。
〔発明が解決しようとする問題点〕
以上記したようにウェハ上に導体パターンを形成するた
めに導体層をRIBを行う場合にエツチング速度が中心
部と周辺部とでは異なり、この現象がウェハ径が増加す
るに従って顕著となっていることが問題である。
〔問題点を解決するための手段〕
上記の問題点は被処理半導体基板を反応装置内に設けら
れているステージ上に設置し、リアクティブ・イオン・
エッチング法により該基板にエッチング処理を施すに当
たり、該被処理基板を装着したステージの周辺より該基
板の周辺部を覆う同心円上の絶縁カバーを設けて行うこ
とを特徴とする半導体基板のエツチング処理方法法によ
り解決することができる。
〔作用〕
本発明はウェハの周辺部が中心部に較べてエツチング速
度が大きいを改め、均一化する方法として周辺領域にカ
バーを設け、縁端効果によって電流密度が周辺部で太き
(なるのを防ぐもので、これによエツチング速度の均等
化を実現するものである。
〔実施例〕
第1図は本発明を実施したステージ6の状態を示す側断
面図(A)と平面図(B)である。
すなわち従来のステージの上に耐熱性の絶縁物例えば石
英からなる同心円状のカバー7を配置するもので、この
カバー7の上には従来と同様に第2図に示すような反応
ガス供給口が配置されている。
本発明はウェハ4の周辺部を覆う形状にカバー7を設け
、このドーナツ状のカバーによってウェハ4の周辺部へ
の放電電流を押固するのが目的であり、そのためにはウ
ェハ4と重畳する部分の寸法すとカバーの高さaとの関
係が重要になる。
以下径6インチのSiウェハに1μm厚のPSG層を形
成し、この上に1μ醜厚のA1層を形成し、これにRI
Eを施して導体パターンを形成する場合について実施例
を示すと次のようになる。
反応ガスとしてCC1,とC12と塩化硼素(BCl2
)とを流速をそれぞれ20 SCCM、55 SCCM
、及び40SCCMに調節して反応室に導き、第2図と
類似の反応ガス供給口から供給し、反応室の下側部に設
けられている排気口から排気系により排気して真空度を
0.17 Torrに保持し、金属製の反応室とステー
ジとの間に13.56 MHzの周波数で350Wの電
力を加えてエツチングを行う。
ここでステージ6に設けたカバー7の8寸法と5寸法に
ついて最適値を求めるとa、b寸法共10〜201mの
場合に略均−なエツチングが得られ、5寸法がこれより
大となると周辺部のエツチング速度が少なくなり過ぎる
また8寸法がこの範囲より大きくなるとカバー効果が減
少する。
なおこの条件でRIEを行った結果は周辺部のエツチン
グ速度は1.1 μta/分、また中心部は1.0μm
/分であり、一方力バーを設けず従来どおりにエツチン
グを行った場合は周辺部は1.5μm/分゛、また中心
部は0,9μI/分で顕著な改善効果を得ることができ
た。
〔発明の効果〕
以上記したように本発明の実施により、大形のウェハに
ついても均一なドライエツチングが可能となり、これに
より半導体素子の特性の均一化と収率の向上が可能とな
る。
【図面の簡単な説明】
第1図は本発明を実施したステージの状態を示すもので
同図(A)は側断面図、(B)は平面図、第2図は反応
ガス供給口の断面図、 第3図は従来のステージの断面図である。 図において、 1は反応ガス供給口、   2はガス噴出口、3.6は
ステージ、    4はウェハ、7はカバー、 である。

Claims (1)

    【特許請求の範囲】
  1.  被処理半導体基板を反応装置内に設けられているステ
    ージ上に設置し、リアクティブ・イオン・エッチング法
    により該基板にエッチング処理を施すに当たり、該被処
    理基板を装着したステージの周辺より該基板の周辺部を
    覆う同心円上の絶縁カバーを設けて行うことを特徴とす
    る半導体基板のエッチング処理方法。
JP18107184A 1984-08-30 1984-08-30 半導体基板のエツチング処理方法 Pending JPS6159734A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18107184A JPS6159734A (ja) 1984-08-30 1984-08-30 半導体基板のエツチング処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18107184A JPS6159734A (ja) 1984-08-30 1984-08-30 半導体基板のエツチング処理方法

Publications (1)

Publication Number Publication Date
JPS6159734A true JPS6159734A (ja) 1986-03-27

Family

ID=16094290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18107184A Pending JPS6159734A (ja) 1984-08-30 1984-08-30 半導体基板のエツチング処理方法

Country Status (1)

Country Link
JP (1) JPS6159734A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63209553A (ja) * 1987-02-27 1988-08-31 Dainippon Pharmaceut Co Ltd ゲルおよびその製造方法
US7003820B1 (en) 1999-07-02 2006-02-28 Iura Co., Ltd. Supportive device for handicapped people

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63209553A (ja) * 1987-02-27 1988-08-31 Dainippon Pharmaceut Co Ltd ゲルおよびその製造方法
JPH0659175B2 (ja) * 1987-02-27 1994-08-10 大日本製薬株式会社 ゲルおよびその製造方法
US7003820B1 (en) 1999-07-02 2006-02-28 Iura Co., Ltd. Supportive device for handicapped people

Similar Documents

Publication Publication Date Title
US4617087A (en) Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
US5089442A (en) Silicon dioxide deposition method using a magnetic field and both sputter deposition and plasma-enhanced cvd
KR100215376B1 (ko) 표면감수성이감소된오존/테트라에톡시실란산화규소막의증착방법
US5366557A (en) Method and apparatus for forming integrated circuit layers
EP1100119A1 (en) Plasma processing method
JPH01245524A (ja) 半導体装置の製造方法及びその装置
KR102571063B1 (ko) 에어갭 형성 프로세스들
US5451435A (en) Method for forming dielectric
JP2000208498A (ja) 表面処理方法及びその装置
JP4153708B2 (ja) エッチング方法
JPH0766186A (ja) 誘電体の異方性堆積法
JP2001102367A (ja) 遠隔プラズマ源を用いる被膜除去
EP0462730A1 (en) Method and apparatus for forming planar integrated circuit layers
JP3961247B2 (ja) プラズマ処理方法、プラズマ処理装置及び半導体装置の製造方法
JPS6159734A (ja) 半導体基板のエツチング処理方法
JPS6167922A (ja) プラズマ処理装置
KR20210097044A (ko) 에칭 방법, 기판 처리 장치, 및 기판 처리 시스템
JPH09260366A (ja) 半導体装置の製造方法
JPS63124419A (ja) ドライエツチング方法
KR20040100937A (ko) 표면 처리방법, 실리콘 에피텍셜 웨이퍼의 제조방법 및실리콘 에피텍셜 웨이퍼
US11538677B2 (en) Systems and methods for depositing high density and high tensile stress films
JP3235095B2 (ja) シリコン酸化膜の成膜方法
JPH09246211A (ja) 導電性薄膜の気相成長方法
JPH05206118A (ja) 絶縁膜の形成方法
WO2023167810A1 (en) Silicon-containing layers with reduced hydrogen content and processes of making them