JPS6158073A - デ−タ転送制御方式 - Google Patents
デ−タ転送制御方式Info
- Publication number
- JPS6158073A JPS6158073A JP17966784A JP17966784A JPS6158073A JP S6158073 A JPS6158073 A JP S6158073A JP 17966784 A JP17966784 A JP 17966784A JP 17966784 A JP17966784 A JP 17966784A JP S6158073 A JPS6158073 A JP S6158073A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data transfer
- buffer
- signal
- demand signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、大容量のデータバッファを有し一ヒ位装置か
ら送出されて来るデータと下位ディバイスへ転送するデ
ータを非同期に制御する装置に係り。
ら送出されて来るデータと下位ディバイスへ転送するデ
ータを非同期に制御する装置に係り。
特に下位ディバイスへ送出するデータに対する上位装置
からの転送データ量を制fJIするデータ転送制御方式
に関する。
からの転送データ量を制fJIするデータ転送制御方式
に関する。
情報処理システムの外部記憶装置(磁気ディスク装置、
光デイスク装置等)ヘデータを貯蔵するために上位装置
(チャネノシ)から送出されて来るデータ転送速度と、
@気ディスク装置や光デイスク装置等の外部記憶装置(
以下ディバイスと称する)で貯蔵する速度が相違するた
め、この間のデータの流れを制御し速度の差を調整する
機能(データバッファ)を有するデータ転送制御装置が
一般的に設けられている。
光デイスク装置等)ヘデータを貯蔵するために上位装置
(チャネノシ)から送出されて来るデータ転送速度と、
@気ディスク装置や光デイスク装置等の外部記憶装置(
以下ディバイスと称する)で貯蔵する速度が相違するた
め、この間のデータの流れを制御し速度の差を調整する
機能(データバッファ)を有するデータ転送制御装置が
一般的に設けられている。
上記のようなシステムでは、データ転送1i11 fa
ll装置から上位装置(チャネル)に対してデータ送出
要求信号を送り、上位装置(チャネル)からは応答信号
を返してデータを送出し、このデータをデータバッファ
に一見格納する。
ll装置から上位装置(チャネル)に対してデータ送出
要求信号を送り、上位装置(チャネル)からは応答信号
を返してデータを送出し、このデータをデータバッファ
に一見格納する。
一方、下位ディバイスへのデータ転送もディバイスから
データ転送要求信号をデータ転送Fli’l (an装
置が受け、データ転送制御装置がディバイスに対して応
答信号であるデータ送出信号を出してデータ転送を行う
。
データ転送要求信号をデータ転送Fli’l (an装
置が受け、データ転送制御装置がディバイスに対して応
答信号であるデータ送出信号を出してデータ転送を行う
。
この両方のデータの流れの制御は非同期に行われるため
に、場合によってはデータバッファへのオーバライドが
発生ずる事が懸念されるため、上記のような信号のやり
取りを行っているが、かかるデータ転送制御方式では一
般的に、データ転送処理速度が遅くなるため、より迅速
にしかも確実に行うデータ転送制御方式の実用化が要望
されている。
に、場合によってはデータバッファへのオーバライドが
発生ずる事が懸念されるため、上記のような信号のやり
取りを行っているが、かかるデータ転送制御方式では一
般的に、データ転送処理速度が遅くなるため、より迅速
にしかも確実に行うデータ転送制御方式の実用化が要望
されている。
第3図は従来のデータ転送制御方式で、 (A)はシス
テムブロックダイヤグラム、 (B)は従来のデータ制
御装置のブロックダイヤグラムをそれぞれ示す。
テムブロックダイヤグラム、 (B)は従来のデータ制
御装置のブロックダイヤグラムをそれぞれ示す。
従来のデータ転送制御方式では、データ転送制御装置2
のバッファ4から下位装置であるディバイス3へのデー
タ転送が開始されるまでは、上位装置(以下C11と称
する)1とディバイス3間のデータ転送は、インクロッ
クモードで行われ、バッファ4からディバイス3へのデ
ータ転送が開始されるとデータストリーミングツユ−チ
ャモード(以下DSFモードと称する)で行われていた
。
のバッファ4から下位装置であるディバイス3へのデー
タ転送が開始されるまでは、上位装置(以下C11と称
する)1とディバイス3間のデータ転送は、インクロッ
クモードで行われ、バッファ4からディバイス3へのデ
ータ転送が開始されるとデータストリーミングツユ−チ
ャモード(以下DSFモードと称する)で行われていた
。
尚インクロックモードとは2例えばC111に対してバ
ッファ4から要求信号を送出し、 Cl1lから応答信
号を受は取るとバッファ4の状態がフルかどうかを判定
し、フルでなければ次のデータ要求信号を送出するデー
タ転送方式である。
ッファ4から要求信号を送出し、 Cl1lから応答信
号を受は取るとバッファ4の状態がフルかどうかを判定
し、フルでなければ次のデータ要求信号を送出するデー
タ転送方式である。
一方、 DSFモードはバッファ4からデータ要求信号
を送出し、一定時間経過後C!11からの応答信に関係
なく1次のデータ送出信号を送るデータ転送方式である
。
を送出し、一定時間経過後C!11からの応答信に関係
なく1次のデータ送出信号を送るデータ転送方式である
。
インクロックモード時、データ要求作成回路5からCH
Iにデータリクエスト信号■を送ると、応答信号■が返
り、この信号■によりポインタ回路6の示すバッファ4
内にデータを取り込む。この時、ポインタはインクリメ
ントされる。
Iにデータリクエスト信号■を送ると、応答信号■が返
り、この信号■によりポインタ回路6の示すバッファ4
内にデータを取り込む。この時、ポインタはインクリメ
ントされる。
次に、バッファ4がフルかどうかを判定し、フルでなけ
ればデータ要求作成回路5から0111に対してデータ
リクエスト信号■が送出される。
ればデータ要求作成回路5から0111に対してデータ
リクエスト信号■が送出される。
尚バッファ4からディバイス3へのデータ転送は、ディ
バイス3へ送出するバッファアウト信号■により、ポイ
ンタ回路7が示すバッファ4のデータをCHIからのデ
ータ転送■とは非同期に転送される。
バイス3へ送出するバッファアウト信号■により、ポイ
ンタ回路7が示すバッファ4のデータをCHIからのデ
ータ転送■とは非同期に転送される。
上記従来方式では、バッファ4からディバイス3へのデ
ータ転送が開始されるまでと、それ以降とでデータ転送
モードを切換える必要があり、又データ転送制御に当た
ってはバッファ4内の残す容量を確認してから上位装置
であるC旧にデータ転送要求のやりとりを行うため、総
体的なデータ転送速度が遅くなると言う問題点があった
。
ータ転送が開始されるまでと、それ以降とでデータ転送
モードを切換える必要があり、又データ転送制御に当た
ってはバッファ4内の残す容量を確認してから上位装置
であるC旧にデータ転送要求のやりとりを行うため、総
体的なデータ転送速度が遅くなると言う問題点があった
。
本発明は、上記問題点を解消した新規なデータ転送制御
方式を実現することを目的とするものであり、該問題点
は、データ要求信号数と前記データ送出信号数との差を
比較する手段を設け、前記手段で比較する差が前記デー
タバッファサイズと同値になると前記上位装置へのデー
タ要求信号の送出を停止する本発明によるデータ転送制
御方式により解決される。
方式を実現することを目的とするものであり、該問題点
は、データ要求信号数と前記データ送出信号数との差を
比較する手段を設け、前記手段で比較する差が前記デー
タバッファサイズと同値になると前記上位装置へのデー
タ要求信号の送出を停止する本発明によるデータ転送制
御方式により解決される。
即ち、上位装置からデータ転送制御装置のデータバッフ
ァへのデータ転送要求信号の回数と、データバッファか
ら下位装置へはき出したデータの数との差をアップ/ダ
ウンカウンタで監視し、データ転送要求信号の送出を制
御するようにデータ転送制御装置を構成することにより
、データバッファへのオーバライドの発生防止だけでな
く、インターロックモードから口SFモードに切り換え
ることなり1.上位装置とデータバッファ間との高速デ
ータ転送をより確実に行うことを可能とする。
ァへのデータ転送要求信号の回数と、データバッファか
ら下位装置へはき出したデータの数との差をアップ/ダ
ウンカウンタで監視し、データ転送要求信号の送出を制
御するようにデータ転送制御装置を構成することにより
、データバッファへのオーバライドの発生防止だけでな
く、インターロックモードから口SFモードに切り換え
ることなり1.上位装置とデータバッファ間との高速デ
ータ転送をより確実に行うことを可能とする。
以下本発明の要旨を第1図、第2図に示す実施例により
具体的に説明する。
具体的に説明する。
第1図は本発明に係るデータ転送制御装置の一実施例を
示すブロックダイヤグラム、第2図は本発明に係るデー
タ転送制御装置を含むシステムの信号処理状況をそれぞ
れ示す。向全図を通じて同一記号は同一対象物又は内容
を示す。
示すブロックダイヤグラム、第2図は本発明に係るデー
タ転送制御装置を含むシステムの信号処理状況をそれぞ
れ示す。向全図を通じて同一記号は同一対象物又は内容
を示す。
本実施例のバッファ4は8バイトの容量を持つものとす
る。又データの転送は、全て0Sliモードで行うもの
とする。
る。又データの転送は、全て0Sliモードで行うもの
とする。
現在、バッファ4に貯蔵されているデータがなにもない
状態を仮定すると、データ転送制御装置はデータ要求信
号作成回路5よりCHlに対してデータ要求信号■を第
2図に示すように送出する。
状態を仮定すると、データ転送制御装置はデータ要求信
号作成回路5よりCHlに対してデータ要求信号■を第
2図に示すように送出する。
データ要求信号■が送出されζC11lば応答信号■を
送出し、一定時間経過するとデータ■をバッファ4に転
送して来て、ポインタ回路6で指定する場所に貯蔵する
。
送出し、一定時間経過するとデータ■をバッファ4に転
送して来て、ポインタ回路6で指定する場所に貯蔵する
。
尚第2図の(11〜(8)はデータ要求信号■の送出数
を示す。又データ要求信号■の送出数ばアップ/ダウン
カウンタ8で計数され、計数値がバッファ4の容量と同
じ数、即ち「8」になればア・7プ/ダウンカウンタ8
からデータ要求信号■の送出ストップ信号■がデータ要
求信号作成回路5に出力され、これによりデータ要求信
号作成回路5はデータ要求信号■の送出を停止する。
を示す。又データ要求信号■の送出数ばアップ/ダウン
カウンタ8で計数され、計数値がバッファ4の容量と同
じ数、即ち「8」になればア・7プ/ダウンカウンタ8
からデータ要求信号■の送出ストップ信号■がデータ要
求信号作成回路5に出力され、これによりデータ要求信
号作成回路5はデータ要求信号■の送出を停止する。
一方、バッファ4からディバイス3へのデータ転送は、
CHIからバッファ4へのデータ転送とは非同期に行
われ、データ送出信号■(バッファアウト信号■)によ
りポインタ回路7で指定した個所のデータをディバイス
3に送出する。
CHIからバッファ4へのデータ転送とは非同期に行
われ、データ送出信号■(バッファアウト信号■)によ
りポインタ回路7で指定した個所のデータをディバイス
3に送出する。
この時、データ送出信号■(パンファアウl−信号■)
はアップ/ダウンカウンタ8の計数値を減算させる。こ
れにより、データ要求信号■の送出が再開される。
はアップ/ダウンカウンタ8の計数値を減算させる。こ
れにより、データ要求信号■の送出が再開される。
以上のような本発明によれば、データ転送モードをイン
クロックモードと、 DSFモードへ切換えることもな
く、高速にしかも確実にデータ転送が出来ると言う効果
がある。
クロックモードと、 DSFモードへ切換えることもな
く、高速にしかも確実にデータ転送が出来ると言う効果
がある。
第1図は本発明に係るデータ転送制御装置の一実施例を
示すブロックダイヤグラム。 第2図は本発明に係るデータ転送制御装置を含むシステ
ムの信号処理状況。 第3図は従来のデータ転送転送i1i制御方式で、
(A)はシステムブロックダイヤグラム、 (B)は従
来のデータq1【制御装置のブロックダイヤグラム。 をそれぞれ示す。 図において。 1はCI、 2はデータ転送制御装置。 3はディバイス、 4はバッファ。 5はデータ要求信号作成回路。 6.7はポインタ回路。 8はアップ/ダウンカウンタ。 をそれぞれ示す。 茅 1 図 −ラーン −5−一ノ OOO 昂3 口 (A)
示すブロックダイヤグラム。 第2図は本発明に係るデータ転送制御装置を含むシステ
ムの信号処理状況。 第3図は従来のデータ転送転送i1i制御方式で、
(A)はシステムブロックダイヤグラム、 (B)は従
来のデータq1【制御装置のブロックダイヤグラム。 をそれぞれ示す。 図において。 1はCI、 2はデータ転送制御装置。 3はディバイス、 4はバッファ。 5はデータ要求信号作成回路。 6.7はポインタ回路。 8はアップ/ダウンカウンタ。 をそれぞれ示す。 茅 1 図 −ラーン −5−一ノ OOO 昂3 口 (A)
Claims (1)
- 上位装置と下位ディバイスの間にあり、その内部にデー
タバッファを有し、前記上位装置に対してデータ要求信
号を出し転送して来たデータを蓄積し、前記下位ディバ
イスへデータ送出信号を出してデータ転送を行い、前記
上位装置からのデータ転送制御と前記下位ディバイスへ
のデータ転送制御を非同期に行う装置において、前記デ
ータ要求信号数と前記データ送出信号数との差を比較す
る手段を設け、前記手段で比較する差が前記データバッ
ファサイズと同値になると前記上位装置へのデータ要求
信号の送出を停止することを特徴とするデータ転送制御
方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17966784A JPS6158073A (ja) | 1984-08-29 | 1984-08-29 | デ−タ転送制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17966784A JPS6158073A (ja) | 1984-08-29 | 1984-08-29 | デ−タ転送制御方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6158073A true JPS6158073A (ja) | 1986-03-25 |
JPH0465421B2 JPH0465421B2 (ja) | 1992-10-20 |
Family
ID=16069766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17966784A Granted JPS6158073A (ja) | 1984-08-29 | 1984-08-29 | デ−タ転送制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6158073A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02135562A (ja) * | 1988-11-16 | 1990-05-24 | Fujitsu Ltd | キュー・バッファの制御方式 |
JPH038015A (ja) * | 1989-06-06 | 1991-01-16 | Hitachi Ltd | ディスクドライブ制御装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5015441A (ja) * | 1973-06-08 | 1975-02-18 | ||
JPS58195914A (ja) * | 1982-05-12 | 1983-11-15 | Hitachi Ltd | デ−タ転送方式 |
-
1984
- 1984-08-29 JP JP17966784A patent/JPS6158073A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5015441A (ja) * | 1973-06-08 | 1975-02-18 | ||
JPS58195914A (ja) * | 1982-05-12 | 1983-11-15 | Hitachi Ltd | デ−タ転送方式 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02135562A (ja) * | 1988-11-16 | 1990-05-24 | Fujitsu Ltd | キュー・バッファの制御方式 |
JPH038015A (ja) * | 1989-06-06 | 1991-01-16 | Hitachi Ltd | ディスクドライブ制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0465421B2 (ja) | 1992-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2030096B1 (en) | Data communication flow control device and methods thereof | |
EP0031031B1 (en) | Serial storage interface apparatus for coupling a serial storage mechanism to a data processor input/output bus | |
JPH04369942A (ja) | データ通信システム | |
US5724609A (en) | Apparatus for transfer-controlling data by direct memory access | |
JP2002135257A (ja) | シリアル通信用データ処理装置 | |
US5129072A (en) | System for minimizing initiator processor interrupts by protocol controller in a computer bus system | |
US4719563A (en) | Data transmission control device for controlling transfer of large amounts of data between two memory units | |
JPS6158073A (ja) | デ−タ転送制御方式 | |
US5778445A (en) | Control device for secondary storage assuring transmission bandwidth | |
JP2865131B2 (ja) | データ転送方式 | |
JPH05307444A (ja) | ストリーマ式磁気テープ装置 | |
JP3211738B2 (ja) | データ転送装置及びデータ転送方法 | |
JPH0410652B2 (ja) | ||
KR100192238B1 (ko) | 광응용 재생장치의 셀프 서보 버퍼 운용 방법 및 장치 | |
US7239640B1 (en) | Method and apparatus for controlling ATM streams | |
JPH01284950A (ja) | 入出力チャネル方式 | |
KR950009427B1 (ko) | 적응 소거노드 기능을 갖는 분산큐이중버스 통신시스템의 운용방법 | |
JPH0581165A (ja) | データ転送回路 | |
JPS6277666A (ja) | バツフア回路 | |
JPS61295742A (ja) | 調歩同期式手順の回線処理方式 | |
JPH0148576B2 (ja) | ||
JPH0760416B2 (ja) | データ処理装置 | |
JP2002164900A (ja) | Atm交換システムとそのフロー制御方法、及びフロー制御プログラムを記録した記録媒体 | |
JPS63308447A (ja) | 送信fifoメモリ制御装置 | |
JP2000224549A (ja) | データ転送制御方法及びその装置 |