JPS6156540B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はチエツクサムを含むプログラムブロツ
クの内容を完全にチエツクし、複雑化する制御シ
ステムのメモリ装置の信頼性を上げるメモリ装置
のチエツク方式に関する。

近年、制御システムの巨大化、複雑化に伴な
い、プログラム内容のエラーがプラントその他に
多大な影響を及ぼしている。従つて、制御システ
ムをコントロールするプログラムのチエツクは非
常に重要なものとなつてくる。

ところで、従来、この種の制御システムに適用
するメモリ装置は、第１図に示すようにメモリ制
御部１にメインメモリ２とページメモリ３を接続
するとともに、これらのメモリ２，３にそれぞれ
プログラムブロツク２ａ，３ａ、チエツクサム２
ｂ，３ｂおよびこれらのチエツクプログラム２
ｃ，３ｃを持たせ、メモリ２，３はそれぞれ独立
して自己のプログラムブロツク２ａ，３ａおよび
チエツクサム２ｂ，３ｂをチエツクしている。

而して、そのチエツク方式は、予めプログラム
ブロツク２ａ，３ａのアドレス内容が正常である
場合に相当するデータをチエツクサム２ｂ，３ｂ
に記憶させ、チエツクプログラム２ｃ，３ｃによ
りチエツクサム法を用いてチエツクを行なつてい
る。即ち、前者のチエツクサム法は、プログラム
ブロツク２ａ，３ａのアドレスの内容を加算して
合計値を求め、この合計値とチエツクサム２ｂ，
３ｂとを比較してプログラムブロツク２ａ，３ａ
のエラーの有無をチエツクするものである。

しかし、このチエツク方式は、何れもメインメ
モリ２およびページメモリ３を独立にチエツクす
るとともに、プログラムブロツク２ａ，３ａの内
容のみチエツクしているため、仮に、チエツクサ
ム２ｂ，３ｂにエラーがあつてもエラー無しと判
定することがあり、或いはプログラムブロツク２
ａ，３ａが正常でもエラー有りの判定をしてしま
うことがあり、メモリのチエツク方式としては不
十分なものであつた。

本発明は上記実情にかんがみてなされたもので
あつて、メインメモリおよびページメモリにそれ
ぞれ相互に一定の関係を持つ複数個のチエツクサ
ムを設けて、チエツクサムを含むプログラムブロ
ツクのチエツクを行なうようにし、これによりメ
モリ装置のチエツクを完全にし、巨大化、複数化
する制御システムのメモリ装置の信頼性を上げる
メモリ装置のチエツク方式を提供するものであ
る。

以下、図面を参照して本発明方式の実施例を説
明する。先ず、第２図は制御システムのメモリ装
置の概略図であり、各機能部を制御するメモリ制
御部１０にメモリ１１およびマイクロコンピユー
タ等１２が接続されている。このメモリ１１は第
３図のように本来のメインメモリ１１１と制御シ
ステムの巨大化、複雑化に対処するためのページ
メモリ１１２（拡張メモリ）を有し、これらは例
えば半導体メモリであるRAMやEP−ROMを用
いる。

さらに、メモリ１１１，１１２にはそれぞれプ
ログラムブロツク１１１ｄ，１１２ｄを有し、ま
たプログラムブロツク１１１ｄ、１１２ｄ等の加
算が正常である場合に相当する相互に一定の関係
を持たせた複数のデータからなる複数個のチエツ
クサム１１１ａ―１１１ｂ，１１２ａ―１１２ｂ
およびチエツクプログラム１１１ｃ，１１２ｃ等
を持つている。

一方、マイクロコンピユータ１２にはデバイス
コントロール１３を介して入出力端末機器１４が
接続されている。つまり、この入出力端末機器１
４としては、アナログ入出力機器やデイジタル入
出力機器を用いている。

而して、第２図のメモリ装置のチエツクは次の
ようにして行なう。先ず、制御システムの一連の
制御ループにおいてそのループの制御プログラム
を実行する前に前述したチエツクサム法を用いて
チエツクを行なう。

例えばメインメモリ１１１の制御プログラムを
実行するにあたつて、その実行前に第４図のよう
にチエツクプログラム１１１ｅによつてチエツク
サム１１１ａ，１１１ｂを含むプログラムブロツ
ク１１１ｄのチエツクを行ない、続いてページメ
モリ１１２_-1〜１１２_-oについても同様にチエツ
クを行なう。この時、エラーが有ればアラーム等
によつてエラー表示を出すことにより、制御ルー
プへの悪影響を未然に回避するものである。

以上のチエツク動作を更に具体的に説明する。

先ず、メインメモリ１１１の最初のチエツクサ
ム１１１ａの内容をA′、最後のチエツクサム１
１１ｂの内容をＡとすれば（第５図参照）、チエ
ツクサム法である積算方式によりA′＝2Aとなる
ような関係を持たせる。

このような関係を持たせた後、第６図のフロー
チヤートの順序でチエツクを行ない、何れの部分
にエラーがあるかを判定する。先ず、 (i) チエツクスタート信号により、チエツクサム
１１１ａの内容とチエツクサム１１１ｂの内容
とを比較し、A′＝2A（２倍）の関係にあるか
否かをチエツクプログラム１１１ｃによりチエ
ツクを行なう。ページメモリ１１２についても
同様にチエツクを行なう。

(ii) 次に、第５図に示すのチエツクを行なう。
即ち、メインメモリ１１１のプログラムブロツ
ク１１１ｄ（チエツクサム１１１ａと１１１ｂ
を含まず）内の加算を行ない、この加算値とチ
エツクサム１１１ｂのデータＡとをチエツクプ
ログラム１１１ｃにより比較してチエツクを行
なう。ページメモリ１１２についても同様に行
なう。

(iii) さらに、プログラムブロツク１１１ｄ内を加
算した値とチエツクサム１１１ｂのデータＡと
を加算し、この加算した値とチエツクサム１１
１ａのデータA′とをチエツクプログラム１１
１ｃにより比較してチエツクを行なう。ページ
メモリ１１２についても同様にチエツクを行な
う。

以上のチエツクを第６図のフローチヤートに従
つて行なえば、同図に示すようにチエツクサム１
１１ａ，１１１ｂ、プログラムブロツク１１１ｄ
およびページメモリ１１２のエラーの有無を判定
することができる。

また、反対にページメモリ１１２から先に行な
い、次にメインメモリ１１１のチエツクを行なう
こともできる。

以上のようにプログラムブロツク１１１ｄ，１
１２ｄは２重にチエツクし、またチエツクサム１
１１ａ，１１１ｂ，１１２ａ，１１２ｂ自身をも
チエツクするので、メモリのエラーの有無を完全
に検出することができる。

また、実際に制御プログラムを実行している段
階であつても、マイクロコンピユータ１２の遊ん
でいる時間を利用して、メインメモリ領域、各補
助メモリのブロツクごとにチエツクし、どのブロ
ツクでエラーが生じたかを検出する。

以上詳記したように本発明方式によれば、メモ
リに複数個のチエツクサムを設け、これらのチエ
ツクサムに一定の関係を持たせるとともに、プロ
グラムブロツクの内容を２重にチエツクし、かつ
各チエツクサムについてもチエツクするので、チ
エツクサム自身のエラーも確実にチエツクでき、
第６図の如き判定結果の信号は非常に正確なもの
である。また、制御プログラムを実行する前に、
各メモリのプログラムブロツクおよびチエツクサ
ムをチエツクするので、制御ループへの悪影響を
未然に回避することができる。また、補助メモリ
はメインメモリのチエツクを行なう一連の中で行
なうことにより、ページメモリのチエツクサムの
チエツクを行なうことができる。

【図面の簡単な説明】

第１図は従来のメモリ装置の一部を示すブロツ
ク図、第２図は本発明方式を適用するメモリ装置
の一例を示すブロツク図、第３図は第２図に示す
メモリ状態を示す図、第４図はメインメモリとペ
ージメモリとのチエツク例を示す図、第５図はチ
エツク動作を説明する図、第６図はチエツクの順
序を説明するフローチヤートである。 １０……メモリ制御部、１１……メモリ、１１
１……メインメモリ、１１１ａ，１１１ｂ……チ
エツクサム、１１１ｅ……チエツクプログラム、
１１１ｄ……プログラムブロツク、１１２……ペ
ージメモリ、１１２ａ，１１２ｂ……チエツクサ
ム、１１２ｃ……チエツクプログラム、１１２ｄ
……プログラムブロツク。

Claims (1)

【特許請求の範囲】
1. １ メインメモリにページメモリを付加し、ペー
   ジ切換え方法によりプログラムのメモリエリアを
   拡張する制御システムのメモリ装置において、前
   記各メモリそれぞれにチエツクプログラムおよび
   プログラム内容によつて定まりかつ相互に一定関
   係をもたせた複数のチエツクサムを設け、制御プ
   ログラムの実行前又はマイクロコンピユータの空
   き時間に、チエツクプログラムによりメモリ自身
   の複数チエツクサム間の関係と、前記メモリにお
   けるプログラムの実行内容と複数チエツクサムの
   一方の内容との間の関係と、前記メモリにおける
   一方のチエツクサムを含むプログラムの実行内容
   と他方のチエツクサムの内容との間の関係とから
   メモリにおけるチエツクサム或はプログラムのエ
   ラー有無を検出することを特徴とするメモリ装置
   のチエツク方式。