JPH03136153A - マイクロコントローラ - Google Patents
マイクロコントローラInfo
- Publication number
- JPH03136153A JPH03136153A JP1275427A JP27542789A JPH03136153A JP H03136153 A JPH03136153 A JP H03136153A JP 1275427 A JP1275427 A JP 1275427A JP 27542789 A JP27542789 A JP 27542789A JP H03136153 A JPH03136153 A JP H03136153A
- Authority
- JP
- Japan
- Prior art keywords
- data
- redundant data
- redundant
- storage means
- microcontroller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013500 data storage Methods 0.000 claims abstract description 23
- 230000007257 malfunction Effects 0.000 claims abstract description 11
- 238000011835 investigation Methods 0.000 claims description 6
- 239000000725 suspension Substances 0.000 claims description 4
- 230000005856 abnormality Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、誤動作防止を図ったマイクロコントローラ
に関する。
に関する。
第3図は従来のマイクロコントローラ(MCU)の−例
を示す機能ブロック図である。図において、1はシステ
ムクロックを供給するクロック発生回路、2はシステム
クロックに同期してシステムの制御を行う制御手段、3
はシステムクロックを停止させて一時的に消費電力を抑
えるシステム停止手段である。また、4はデータの演算
や処理を行うデータ処理手段、5はデータを記憶するデ
ータ記憶手段である。
を示す機能ブロック図である。図において、1はシステ
ムクロックを供給するクロック発生回路、2はシステム
クロックに同期してシステムの制御を行う制御手段、3
はシステムクロックを停止させて一時的に消費電力を抑
えるシステム停止手段である。また、4はデータの演算
や処理を行うデータ処理手段、5はデータを記憶するデ
ータ記憶手段である。
次に動作について説明する。第4図は第3図に示したマ
イクロコントローラの動作を示すフロチャートである。
イクロコントローラの動作を示すフロチャートである。
システムが起動されると(ステップ10)、データ処理
手段4はデータの初期設定を行い(ステップ]1)、そ
の後、制御手段2およびデータ処理手段4により順次プ
ログラムが実行される。
手段4はデータの初期設定を行い(ステップ]1)、そ
の後、制御手段2およびデータ処理手段4により順次プ
ログラムが実行される。
一連の処理の途中において、実行すべき処理がなくなっ
た時には、消費電力を抑えるために制御手段2はシステ
ム停止手段3によりシステムクロックを停止させ(ステ
ップ13)、パワーダウンモードに入る。このとき、シ
ステム内で得られているデータはデータ記憶手段5に記
憶された状態となっている。そして、何らかの外的要因
によりプログラムを再開させる必要が生じ、それに応じ
てクロック発生回路1が能動化されてシステムクロック
が供給され始めると、パワーダウンモードから復帰しく
ステップ14)、再び制御手段2およびデータ処理手段
4によって、順次プログラムが実行される(ステップ1
7)。この際には、データ記憶手段5に記憶しておいた
データが利用される。また、プログラムがすべて終了す
ると、動作を終える(ステップ18)。
た時には、消費電力を抑えるために制御手段2はシステ
ム停止手段3によりシステムクロックを停止させ(ステ
ップ13)、パワーダウンモードに入る。このとき、シ
ステム内で得られているデータはデータ記憶手段5に記
憶された状態となっている。そして、何らかの外的要因
によりプログラムを再開させる必要が生じ、それに応じ
てクロック発生回路1が能動化されてシステムクロック
が供給され始めると、パワーダウンモードから復帰しく
ステップ14)、再び制御手段2およびデータ処理手段
4によって、順次プログラムが実行される(ステップ1
7)。この際には、データ記憶手段5に記憶しておいた
データが利用される。また、プログラムがすべて終了す
ると、動作を終える(ステップ18)。
従来のマイクロコントローラは以上のように構成されて
いるので、パワーダウン中に外来ノイズなどによってデ
ータ記憶手段5内にデータ異常(エラー)があった場合
には、パワーダウンから復帰した後に、誤ったデータを
用いて処理を続行することになり、システムが誤動作す
るという問題点があった。
いるので、パワーダウン中に外来ノイズなどによってデ
ータ記憶手段5内にデータ異常(エラー)があった場合
には、パワーダウンから復帰した後に、誤ったデータを
用いて処理を続行することになり、システムが誤動作す
るという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、パワーダウン後の動作再開時において、シス
テムの誤動作を防止できるマイクロコントローラを得る
ことを目的とする。
たもので、パワーダウン後の動作再開時において、シス
テムの誤動作を防止できるマイクロコントローラを得る
ことを目的とする。
この発明では、自己のシステムによるデータ処理が不要
となっている期間において前記システムを一時的に停止
させ、それによって当該システムの消費電力を一時的に
減少させるシステム停止手段を備えたマイクロコントロ
ーラにおいて:前記システム停止手段による前記システ
ムの一時的停止を行う際に、前記マイクロコントローラ
内のデータ記憶手段中に記憶させるべきデータについて
冗長データを作成する冗長データ作成手段と;前記冗長
データを記憶する冗長データ記憶手段と;前記システム
の一時的停止が解除された際に、前記冗長データ記憶手
段から読出された前記冗長データを用いることにより、
前記一時的停止の期間中に前記データ記憶手段内の前記
データにエラーが生じたか否かを調査するデータ調査手
段と;前記データに前記エラーが生じているときには、
前記システムを正常データ状態へと復帰させることによ
り、前記システムを誤動作から保護するシステム保護手
段とを設けている。
となっている期間において前記システムを一時的に停止
させ、それによって当該システムの消費電力を一時的に
減少させるシステム停止手段を備えたマイクロコントロ
ーラにおいて:前記システム停止手段による前記システ
ムの一時的停止を行う際に、前記マイクロコントローラ
内のデータ記憶手段中に記憶させるべきデータについて
冗長データを作成する冗長データ作成手段と;前記冗長
データを記憶する冗長データ記憶手段と;前記システム
の一時的停止が解除された際に、前記冗長データ記憶手
段から読出された前記冗長データを用いることにより、
前記一時的停止の期間中に前記データ記憶手段内の前記
データにエラーが生じたか否かを調査するデータ調査手
段と;前記データに前記エラーが生じているときには、
前記システムを正常データ状態へと復帰させることによ
り、前記システムを誤動作から保護するシステム保護手
段とを設けている。
この発明の冗長データ作成手段は、システムの一時的停
止状態すなわちパワーダウンモードに入る前にデータに
冗長性を持たせる。そして、パワーダウンモードからの
復帰後、データ調査手段は、冗長データを利用してデー
タ異常(エラー)の有無を調べる。もし異常があればシ
ステム保護手段によりシステムは誤動作することなく正
常動作に復帰する。
止状態すなわちパワーダウンモードに入る前にデータに
冗長性を持たせる。そして、パワーダウンモードからの
復帰後、データ調査手段は、冗長データを利用してデー
タ異常(エラー)の有無を調べる。もし異常があればシ
ステム保護手段によりシステムは誤動作することなく正
常動作に復帰する。
第1図はこの発明の一実施例を示すマイクロコントロー
ラの機能ブロック図である。図において、1〜5は第3
図に示した従来のものと実質的に同一のものである。そ
して、6〜9がこの発明の特徴に応じて新たに設けられ
る手段であり、このうち、6は元データに冗長性を持た
せるために冗長部分(冗長データ)を作成する冗長デー
タ作成手段、7はこの冗長データを記憶する冗長データ
記憶手段である。また、8は元データと冗長データの比
較を行うデータ比較調査手段、9はシステムを正常動作
に復帰させるシステム保護手段である。
ラの機能ブロック図である。図において、1〜5は第3
図に示した従来のものと実質的に同一のものである。そ
して、6〜9がこの発明の特徴に応じて新たに設けられ
る手段であり、このうち、6は元データに冗長性を持た
せるために冗長部分(冗長データ)を作成する冗長デー
タ作成手段、7はこの冗長データを記憶する冗長データ
記憶手段である。また、8は元データと冗長データの比
較を行うデータ比較調査手段、9はシステムを正常動作
に復帰させるシステム保護手段である。
次に動作について説明する。第2図はこの実施例のフロ
ーチャートであり、ステップ10のスタートの後、ステ
ップ11で従来例と同様の初期設定を行い、その後にデ
ータ処理を行う。
ーチャートであり、ステップ10のスタートの後、ステ
ップ11で従来例と同様の初期設定を行い、その後にデ
ータ処理を行う。
そして、このシステムにおけるデータ処理が要求されな
くなったときには、データ記憶手段5に記憶しておくべ
き各データに対してチエツク用の冗長データを冗長デー
タ作成手段6によって作成する(ステップ12)。
くなったときには、データ記憶手段5に記憶しておくべ
き各データに対してチエツク用の冗長データを冗長デー
タ作成手段6によって作成する(ステップ12)。
冗長データとしては種々のものが採用可能であるが、た
とえばチエツクサム法による冗長データを利用する。す
なわち、データ記憶手段5に記憶しておくべき各データ
の和の下位8ビツトを冗長データとする。
とえばチエツクサム法による冗長データを利用する。す
なわち、データ記憶手段5に記憶しておくべき各データ
の和の下位8ビツトを冗長データとする。
このようにして作成された冗長データは冗長データ記憶
手段7に記憶させる。そして、従来例と同様のパワーダ
ウン処理を行う(ステップ13)。
手段7に記憶させる。そして、従来例と同様のパワーダ
ウン処理を行う(ステップ13)。
ステップ14においてシステムがパワーダウンモードか
ら復帰すると、冗長データが冗長データ記憶手段7から
読出される。そして、比較調査手段8は、データ記憶手
段5に記憶しておいたデータにエラーが発生しているか
どうかを、このデータと上記冗長データとを比較するこ
とにより判定する(ステップ15)。すなわち、冗長デ
ータがチエツクサム法に従って作成されているときには
、データ記憶手段5に記憶しておいた各データの和の下
位8ビツトを求め、それと冗長データとを比較する。そ
れらが一致すればデータは正常であり、一致していなけ
ればエラー発生と判断する。
ら復帰すると、冗長データが冗長データ記憶手段7から
読出される。そして、比較調査手段8は、データ記憶手
段5に記憶しておいたデータにエラーが発生しているか
どうかを、このデータと上記冗長データとを比較するこ
とにより判定する(ステップ15)。すなわち、冗長デ
ータがチエツクサム法に従って作成されているときには
、データ記憶手段5に記憶しておいた各データの和の下
位8ビツトを求め、それと冗長データとを比較する。そ
れらが一致すればデータは正常であり、一致していなけ
ればエラー発生と判断する。
データが正常であるときには、ステップ16から17に
進んでプログラムに従った処理を続行するが、異常(エ
ラー)が発生していると判定されたときにはステップ1
1に戻ってシステムをリセットし、初期設定から動作を
繰返す。これは、第1図のシステム保護手段9によって
行われ、それによってシステムの誤動作が防止されるこ
とになる。
進んでプログラムに従った処理を続行するが、異常(エ
ラー)が発生していると判定されたときにはステップ1
1に戻ってシステムをリセットし、初期設定から動作を
繰返す。これは、第1図のシステム保護手段9によって
行われ、それによってシステムの誤動作が防止されるこ
とになる。
なお、上記実施例ではソフト的な構成に対応してチエツ
クサム法を利用したが、ハード的な構成の場合にはパリ
ティビットなどを冗長データとして作成してもよい。ま
た、冗長データがエラー検出のみを可能とするデータで
あるときには、初期設定によってシステムを正常データ
状態へ戻すが、冗長データとしてエラー訂正をも可能と
したデータを作成させるときには、それによってエラー
訂正を行えば初期設定に戻らなくてもよい。いずれにし
ても、システムの誤動作は防止可能である。
クサム法を利用したが、ハード的な構成の場合にはパリ
ティビットなどを冗長データとして作成してもよい。ま
た、冗長データがエラー検出のみを可能とするデータで
あるときには、初期設定によってシステムを正常データ
状態へ戻すが、冗長データとしてエラー訂正をも可能と
したデータを作成させるときには、それによってエラー
訂正を行えば初期設定に戻らなくてもよい。いずれにし
ても、システムの誤動作は防止可能である。
以上のように、この発明によれば、マイクロコントロー
ラに、冗長データの作成および記憶のための手段を設け
るとともに、データ調査手段と保護手段とを備えたので
、パワーダウン中に外来ノイズなどによるデータ異常が
発生しても、システムが誤動作することがなく、正常動
作に復帰できるという効果がある。
ラに、冗長データの作成および記憶のための手段を設け
るとともに、データ調査手段と保護手段とを備えたので
、パワーダウン中に外来ノイズなどによるデータ異常が
発生しても、システムが誤動作することがなく、正常動
作に復帰できるという効果がある。
第1図はこの発明の一実施例によるマイクロコントロー
ラの機能ブロック図、第2図はこの実施例の動作例を示
すフローチャート、第3図は従来のマイクロコントロー
ラの一例を示す機能ブロック図、第4図は従来のマイク
ロコントローラの動作例を示すフローチャートである。 図において、2は制御手段、3はシステム停止手段、4
はデータ処理手段、5はデータ記憶手段6は冗長データ
作成手段、7は冗長データ記憶手段、8はデータ比較調
査手段、9はシステム保護手段である。 なお、各図中同一符号は同一または相当部分を示す。
ラの機能ブロック図、第2図はこの実施例の動作例を示
すフローチャート、第3図は従来のマイクロコントロー
ラの一例を示す機能ブロック図、第4図は従来のマイク
ロコントローラの動作例を示すフローチャートである。 図において、2は制御手段、3はシステム停止手段、4
はデータ処理手段、5はデータ記憶手段6は冗長データ
作成手段、7は冗長データ記憶手段、8はデータ比較調
査手段、9はシステム保護手段である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- (1)自己のシステムによるデータ処理が不要となって
いる期間において前記システムを一時的に停止させ、そ
れによって当該システムの消費電力を一時的に減少させ
るシステム停止手段を備えたマイクロコントローラにお
いて、 前記システム停止手段による前記システムの一時的停止
を行う際に、前記マイクロコントローラ内のデータ記憶
手段中に記憶させるべきデータについて冗長データを作
成する冗長データ作成手段と、 前記冗長データを記憶する冗長データ記憶手段と、 前記システムの一時的停止が解除された際に、前記冗長
データ記憶手段から読出された前記冗長データを用いる
ことにより、前記一時的停止の期間中に前記データ記憶
手段内の前記データにエラーが生じたか否かを調査する
データ調査手段と、前記データに前記エラーが生じてい
るときには、前記システムを正常データ状態へと復帰さ
せることにより、前記システムを誤動作から保護するシ
ステム保護手段とを設けたことを特徴とするマイクロコ
ントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1275427A JPH03136153A (ja) | 1989-10-23 | 1989-10-23 | マイクロコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1275427A JPH03136153A (ja) | 1989-10-23 | 1989-10-23 | マイクロコントローラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03136153A true JPH03136153A (ja) | 1991-06-10 |
Family
ID=17555369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1275427A Pending JPH03136153A (ja) | 1989-10-23 | 1989-10-23 | マイクロコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03136153A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0611038U (ja) * | 1992-07-10 | 1994-02-10 | 日新電機株式会社 | データ処理装置 |
JPH0816488A (ja) * | 1994-06-29 | 1996-01-19 | Nec Corp | 電子ディスク装置 |
JP2008210096A (ja) * | 2007-02-26 | 2008-09-11 | Auto Network Gijutsu Kenkyusho:Kk | 電子制御ユニットのメモリチェックシステム |
JP4609958B1 (ja) * | 2009-09-08 | 2011-01-12 | 二郎 工藤 | スーツケースの補助動力装置 |
JP2015035078A (ja) * | 2013-08-08 | 2015-02-19 | シャープ株式会社 | 制御装置およびそれを備えてなる画像形成装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60209863A (ja) * | 1984-04-03 | 1985-10-22 | Fujitsu Ltd | デ−タ処理装置の制御方式 |
-
1989
- 1989-10-23 JP JP1275427A patent/JPH03136153A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60209863A (ja) * | 1984-04-03 | 1985-10-22 | Fujitsu Ltd | デ−タ処理装置の制御方式 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0611038U (ja) * | 1992-07-10 | 1994-02-10 | 日新電機株式会社 | データ処理装置 |
JPH0816488A (ja) * | 1994-06-29 | 1996-01-19 | Nec Corp | 電子ディスク装置 |
JP2008210096A (ja) * | 2007-02-26 | 2008-09-11 | Auto Network Gijutsu Kenkyusho:Kk | 電子制御ユニットのメモリチェックシステム |
JP4609958B1 (ja) * | 2009-09-08 | 2011-01-12 | 二郎 工藤 | スーツケースの補助動力装置 |
JP2015035078A (ja) * | 2013-08-08 | 2015-02-19 | シャープ株式会社 | 制御装置およびそれを備えてなる画像形成装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5175847A (en) | Computer system capable of program execution recovery | |
JPS63501178A (ja) | コンピュータシステムのためのフェイルセーフアーキテクチャ | |
KR970062904A (ko) | 이중면 비휘발성 메모리를 이용한 데이타베이스 회복 장치 및 그 방법 | |
EP0886211B1 (en) | Initial program load | |
JPH03136153A (ja) | マイクロコントローラ | |
CN112559059A (zh) | 一种bios选项配置方法及相关装置 | |
US7159152B2 (en) | System with a monitoring device that monitors the proper functioning of the system, and method of operating such a system | |
JP3063334B2 (ja) | 高信頼度化情報処理装置 | |
JP2000298594A (ja) | フォールトトレラント制御方法および冗長コンピュータシステム | |
JP2000059981A (ja) | ディジタル形保護継電装置 | |
JP2004252525A (ja) | エミュレータおよびプログラム | |
KR0152240B1 (ko) | 메모리 데이타 불일치 검출 및 복구 방법 | |
JPH04367047A (ja) | 電源回復後のメモリーのチェック方法 | |
JP2006323494A (ja) | 障害復旧方法およびマイクロコンピュータ | |
JPH0354638A (ja) | 命令再試行処理方式 | |
JP2002063044A (ja) | 演算装置及びプログラム書き換え方法 | |
JP2000163274A (ja) | 電子機器およびromデータ監視プログラムを記録した記録媒体 | |
JPS61278953A (ja) | Ramのエラ−チエツク方法 | |
JPS5829052A (ja) | 誤動作防止機能付マイクロコンピユ−タ装置 | |
JP2695775B2 (ja) | コンピュータシステムの誤動作からの復帰方法 | |
JP2001273197A (ja) | フラッシュメモリの書き換え方法。 | |
JP2806779B2 (ja) | ジャーナルブロック復旧方式およびジャーナルブロック復旧方法 | |
JPH04337856A (ja) | 二重化記憶装置の管理方式 | |
JPH10161815A (ja) | ディスク二重化管理装置およびディスク二重化管理方法 | |
JPS59231798A (ja) | デ−タ処理装置 |