JPS6154871A - 光トリガ・光クエンチ静電誘導サイリスタ - Google Patents
光トリガ・光クエンチ静電誘導サイリスタInfo
- Publication number
- JPS6154871A JPS6154871A JP59175734A JP17573484A JPS6154871A JP S6154871 A JPS6154871 A JP S6154871A JP 59175734 A JP59175734 A JP 59175734A JP 17573484 A JP17573484 A JP 17573484A JP S6154871 A JPS6154871 A JP S6154871A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- light
- electrostatic induction
- thyristor
- induction thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、光だけでターン・オン、ターン・オフできる
静電誘導サイリスタに関し、産業上、中小電力から大電
力の変換装置として利用されるものである。
静電誘導サイリスタに関し、産業上、中小電力から大電
力の変換装置として利用されるものである。
〔従来の技術〕
SIサイリスタの光によるオン・オフ動作に関しては、
本願発明者によって既に提案され、「静電誘導サイリス
タ及び半導体装置」(特願昭54−36079号、特開
昭55−128870号)及び、「光クエンチ可能なサ
イリスタ装置」(特願昭59−54937号)に開示さ
れている。
本願発明者によって既に提案され、「静電誘導サイリス
タ及び半導体装置」(特願昭54−36079号、特開
昭55−128870号)及び、「光クエンチ可能なサ
イリスタ装置」(特願昭59−54937号)に開示さ
れている。
第1図(alには、上述の特願昭54−36079号(
特開昭55−128870号)の回路構成例を示す。ま
た、第1図fblには、トリガ用光パルスLTIIとク
エンチ用光パルスLQ12の駆動波形VLT 13、V
LQ14、及びその時のS I Th% 1のアノード
A2の電位波形VAK 15を示す。第1図(alのS
IサイリスタS I ’rhy、 1のアノードA2は
負荷抵抗RL 9を介してv=10にノイイアスされて
(・る。
特開昭55−128870号)の回路構成例を示す。ま
た、第1図fblには、トリガ用光パルスLTIIとク
エンチ用光パルスLQ12の駆動波形VLT 13、V
LQ14、及びその時のS I Th% 1のアノード
A2の電位波形VAK 15を示す。第1図(alのS
IサイリスタS I ’rhy、 1のアノードA2は
負荷抵抗RL 9を介してv=10にノイイアスされて
(・る。
3 I Thy、 1のゲートG4は、光トリガ用光感
応素子TD5を介して正の電圧Vt 7に、zHバイア
スれていると共に、光クエンチ用光感応素子QD6を介
して負の電圧vq8にバイアスされている。
応素子TD5を介して正の電圧Vt 7に、zHバイア
スれていると共に、光クエンチ用光感応素子QD6を介
して負の電圧vq8にバイアスされている。
S I Thy、 1のカソードは接地されている。T
D5、TD6は、光を照射することにより抵抗が小さく
なる光感応素子である。ここで、光が照射されていない
状態でのTD5の抵抗をRTD(OFF)、LTIIが
照射されている状態でのTD5の抵抗をRTD (ON
)、光が照射されていない状態でのQD6の抵抗をRQ
D (OFF)、LQ12が照射されている状態でのQ
D6の抵抗をRQD(ON)とする。LTII、LQ1
2共に切れている状態において、S I ’rhy、
1のゲー1−G4は、RTD(OFF)を介してVt
7にバイアスされていると同時にRQD (OF F
)を介してVq8゛にバイアスされている。この状態で
の04の電位が、SI ’rhy、 1がv/AKをブ
ロックできる値になる様に、TD5、QD6の特性及び
Vt7、Vq sは選ばれる。次にLTIIがTD51
ζ照射されると04は、RTD (ON )を通してV
t 7にバイアスされ、アノードA2及びカソードに3
からのキャリアの注入が励起され、5ITh7.1はオ
ンする。G4の電位変化の速度は、TD5の光応答速度
と、−RTD(ON)を通してS I ’rhy、 1
のゲートG4の入力容量が充電される時定数で決まる。
D5、TD6は、光を照射することにより抵抗が小さく
なる光感応素子である。ここで、光が照射されていない
状態でのTD5の抵抗をRTD(OFF)、LTIIが
照射されている状態でのTD5の抵抗をRTD (ON
)、光が照射されていない状態でのQD6の抵抗をRQ
D (OFF)、LQ12が照射されている状態でのQ
D6の抵抗をRQD(ON)とする。LTII、LQ1
2共に切れている状態において、S I ’rhy、
1のゲー1−G4は、RTD(OFF)を介してVt
7にバイアスされていると同時にRQD (OF F
)を介してVq8゛にバイアスされている。この状態で
の04の電位が、SI ’rhy、 1がv/AKをブ
ロックできる値になる様に、TD5、QD6の特性及び
Vt7、Vq sは選ばれる。次にLTIIがTD51
ζ照射されると04は、RTD (ON )を通してV
t 7にバイアスされ、アノードA2及びカソードに3
からのキャリアの注入が励起され、5ITh7.1はオ
ンする。G4の電位変化の速度は、TD5の光応答速度
と、−RTD(ON)を通してS I ’rhy、 1
のゲートG4の入力容量が充電される時定数で決まる。
よって、高速ターン・オンを実現するには、TD5は高
速で高感度であることが要求される。SI’rhy、
1がオンしている状態でQD6にL Q 12が照射さ
れると、5ITb7.1のゲートに蓄積されている正孔
がRQD(ON)を通して引き抜かれることにより、S
I ’rhy、 1はオフする。ターン・オフ速度は
、QD6の光応答速度と、RQD(ON)を通してゲー
トの容量1こ蓄積されている°正孔を引き抜(時定数及
び、S I Thy、 1の第2ベースに蓄積している
電子の寿命で決まる。このため、高速光クエンチを実現
するためにはQD6は高速、高感度であることが要求さ
れる。
速で高感度であることが要求される。SI’rhy、
1がオンしている状態でQD6にL Q 12が照射さ
れると、5ITb7.1のゲートに蓄積されている正孔
がRQD(ON)を通して引き抜かれることにより、S
I ’rhy、 1はオフする。ターン・オフ速度は
、QD6の光応答速度と、RQD(ON)を通してゲー
トの容量1こ蓄積されている°正孔を引き抜(時定数及
び、S I Thy、 1の第2ベースに蓄積している
電子の寿命で決まる。このため、高速光クエンチを実現
するためにはQD6は高速、高感度であることが要求さ
れる。
第2図には、前述の特願昭59−54937号の回路構
成例を示す。第2図のSIサイリスタ5IThy、21
のアノードA22は、負荷抵抗Rt、 27を介してV
iK2Bにバイアスされている。S I Thy、 ’
llのゲートG24は、光クエンチ用光感応素子QD2
5を介して負の電圧vq 261こバイアスされている
。
成例を示す。第2図のSIサイリスタ5IThy、21
のアノードA22は、負荷抵抗Rt、 27を介してV
iK2Bにバイアスされている。S I Thy、 ’
llのゲートG24は、光クエンチ用光感応素子QD2
5を介して負の電圧vq 261こバイアスされている
。
S I ’rhy、 21のカソードに23は、接地さ
れている。
れている。
LT29はトリガ用光パルスで、LQ30はクエンチ用
光パルスである。LT29とLQ30は、第1図(al
のLTIIとL Q 12の駆動パルx VLT 13
、vt、G14と同じタイミングで駆動される。ここ
で、光か入射していない状態でのQD25の抵抗をRQ
D(OFF)、LQ30が照射されている状態でのQ、
D 25の抵抗をRQD(ON)とする。LT29、
LQ 30ともに切れている状態では、S I Thy
、 21の’r’−トG24はRc)o(0FF) を
介L テVq 26 ニバイアスされている。この状態
でG 24の電位が、S I ’rhy、 21がV’
AK 28をブロックできる値になる様に、QD25の
特性及びVt26の値は選ばれる。
光パルスである。LT29とLQ30は、第1図(al
のLTIIとL Q 12の駆動パルx VLT 13
、vt、G14と同じタイミングで駆動される。ここ
で、光か入射していない状態でのQD25の抵抗をRQ
D(OFF)、LQ30が照射されている状態でのQ、
D 25の抵抗をRQD(ON)とする。LT29、
LQ 30ともに切れている状態では、S I Thy
、 21の’r’−トG24はRc)o(0FF) を
介L テVq 26 ニバイアスされている。この状態
でG 24の電位が、S I ’rhy、 21がV’
AK 28をブロックできる値になる様に、QD25の
特性及びVt26の値は選ばれる。
次に、LT29がS I ’rhy、 21に照射され
ると、5ITby、21の内部で発生した正孔によりS
I ”rhy、 21のゲートは正方向の電位にバイ
アスされる。このことで、カソード23からの電子の注
入及びアノード22からの正孔の注入が励起されS I
’rhy。
ると、5ITby、21の内部で発生した正孔によりS
I ”rhy、 21のゲートは正方向の電位にバイ
アスされる。このことで、カソード23からの電子の注
入及びアノード22からの正孔の注入が励起されS I
’rhy。
21はオンする。高速ターン・オンを実現するためには
、S I ’rhy、 21は高速、高感度であること
が必要である。ターン・オフの過程は第1図の動作原理
と同じであるから、QD25の特性は高速、高感度であ
ることが必要である。
、S I ’rhy、 21は高速、高感度であること
が必要である。ターン・オフの過程は第1図の動作原理
と同じであるから、QD25の特性は高速、高感度であ
ることが必要である。
上述の特願昭54−36079号(特開昭55−128
870号ンの方法で大電力高速動作を実現するためには
、第1図で説明した様に光トリガ月光感応素子TD5.
光りエンチ用光感応素子QD6は高速、高感度である必
要がある。上述の特願昭54−36079号〔特開昭5
5−128870号〕では、光感応素子としてホトダイ
オード、バイポーラトランジスタ、ショットキーダイオ
ード、サイリスタチするには1.よ°り高屹力F、−児
涼l必要アL、l”S I ’rhy、 21を直接光
でトリガするため4% E −a−、%ψ・τある か
゛、S L 丁 h y、Σ1.#九マ・ト リ゛刀
゛する□、Rヒゎターン・丁ンジ爺、迫呼−F/Iな工
Iノ短くTム丁(リニ1!□、J ’)大きな電力乃九
:XH,z夢ヒ゛し7い丁マ11″”
” ′さらに、単一ゲート型SIサイ
リスタは、第2ベースに蓄積した電子の寿命は第2ベー
ス領域での再結合またはアノードへの拡散で決まるので
、高速クエンチがむずかしい。
870号ンの方法で大電力高速動作を実現するためには
、第1図で説明した様に光トリガ月光感応素子TD5.
光りエンチ用光感応素子QD6は高速、高感度である必
要がある。上述の特願昭54−36079号〔特開昭5
5−128870号〕では、光感応素子としてホトダイ
オード、バイポーラトランジスタ、ショットキーダイオ
ード、サイリスタチするには1.よ°り高屹力F、−児
涼l必要アL、l”S I ’rhy、 21を直接光
でトリガするため4% E −a−、%ψ・τある か
゛、S L 丁 h y、Σ1.#九マ・ト リ゛刀
゛する□、Rヒゎターン・丁ンジ爺、迫呼−F/Iな工
Iノ短くTム丁(リニ1!□、J ’)大きな電力乃九
:XH,z夢ヒ゛し7い丁マ11″”
” ′さらに、単一ゲート型SIサイ
リスタは、第2ベースに蓄積した電子の寿命は第2ベー
ス領域での再結合またはアノードへの拡散で決まるので
、高速クエンチがむずかしい。
以上述べた問題点を解決するために、本発明では第1図
fatに示す回路の光感応素子として、高速・高感度の
静電誘導ホトトランジスタ(SIPT)、静電誘導ホト
ザイリスク(S I P Thy、)、及び5IPTと
S I P Th)r、の複合回路を用いる。
fatに示す回路の光感応素子として、高速・高感度の
静電誘導ホトトランジスタ(SIPT)、静電誘導ホト
ザイリスク(S I P Thy、)、及び5IPTと
S I P Th)r、の複合回路を用いる。
その他、光感応素子としてHEMT、MODFETlP
BT、HEMT型SIT、MO3SI−’r、Mo5s
r’rhy、等もあり得る。上述の方法により、従来の
光トリガ・光クエンチ動作より4.8=中−”7ケカ、
□、6゜ 単一ゲート型SIサイリスタは、前述した理由からクエ
ンチ速度に限界がある。クエンチ速度のみならずターン
・オシン速度を向上させ効率よいスイッチングを実現す
るため、ホールの注入を制御し電子を吸い出すためのn
+ゲートを設けたものをダブルゲート型SIサイリスタ
という。本発明は、ダブルゲート型SIサイリスタに上
述した高速光オン・オフが実現できる回路を応用するこ
と1ζより、さらに高速なスイッチングが実現できる。
BT、HEMT型SIT、MO3SI−’r、Mo5s
r’rhy、等もあり得る。上述の方法により、従来の
光トリガ・光クエンチ動作より4.8=中−”7ケカ、
□、6゜ 単一ゲート型SIサイリスタは、前述した理由からクエ
ンチ速度に限界がある。クエンチ速度のみならずターン
・オシン速度を向上させ効率よいスイッチングを実現す
るため、ホールの注入を制御し電子を吸い出すためのn
+ゲートを設けたものをダブルゲート型SIサイリスタ
という。本発明は、ダブルゲート型SIサイリスタに上
述した高速光オン・オフが実現できる回路を応用するこ
と1ζより、さらに高速なスイッチングが実現できる。
以下、図面を参照して本発明の詳細な説明する。第3図
(al、(blは、本願発明による単一レート型SIサ
イリスタの光トリガ・光クエンチ回路の実施例の1つで
ある。第3図[alて5IThy。
(al、(blは、本願発明による単一レート型SIサ
イリスタの光トリガ・光クエンチ回路の実施例の1つで
ある。第3図[alて5IThy。
31は単一ゲート型SIサイリスタである。Sl’rh
y、 31のアノードA32は、負荷抵抗RL43を介
してVkp、44にバイアスされている。S I Th
y、 31のゲートG34は、光トリガ用p−ch、S
1.PTTT35のドレイン及び、光クエンチ用p −
ch。
y、 31のアノードA32は、負荷抵抗RL43を介
してVkp、44にバイアスされている。S I Th
y、 31のゲートG34は、光トリガ用p−ch、S
1.PTTT35のドレイン及び、光クエンチ用p −
ch。
5IPTQT36のソースに接続されている。SI ’
rhy、a1のカソードに33は接地されている。光ト
リガ用p−ch S I PT TT35のソースは、
正の電圧Vs r 371こバイアスされていて、TT
35のゲートは、Rct39を介してVにt41にバイ
アスされている。光クエン用5IPTQT36のドレイ
ンは、 負の電圧Voq38にバイアスされてい
て、QT36のゲートは、RG940を介してVGq
42にバイアスされている。LT45は、トリガ用光パ
ルス、LQ 46は、クエンチ用光パルスである。第3
図(blにおいて、VLT47は、L、T45の駆動波
形であり、VLQ 48 ハ、LQ48の駆動波形テア
ル。VAK 49 ハ、S I Thy、 31のアノ
ードA32の電位波形を示している。
rhy、a1のカソードに33は接地されている。光ト
リガ用p−ch S I PT TT35のソースは、
正の電圧Vs r 371こバイアスされていて、TT
35のゲートは、Rct39を介してVにt41にバイ
アスされている。光クエン用5IPTQT36のドレイ
ンは、 負の電圧Voq38にバイアスされてい
て、QT36のゲートは、RG940を介してVGq
42にバイアスされている。LT45は、トリガ用光パ
ルス、LQ 46は、クエンチ用光パルスである。第3
図(blにおいて、VLT47は、L、T45の駆動波
形であり、VLQ 48 ハ、LQ48の駆動波形テア
ル。VAK 49 ハ、S I Thy、 31のアノ
ードA32の電位波形を示している。
LT45、LQ46ともに切れている状態では、T T
35のゲートは、RG仁39を介してV(、t41が
加えられていて逆バイアスされているので、TT35は
、オフしている。同様にQ T 36もオフしている。
35のゲートは、RG仁39を介してV(、t41が
加えられていて逆バイアスされているので、TT35は
、オフしている。同様にQ T 36もオフしている。
この状態でのTT35、及びQT36のソース・ドレイ
ン間の抵抗をそれぞれRTT (OF F)、RQT
(OFF)とする。この時、S I ’rhy、 31
のゲ−1G54は、RTT(OFF)を介してVst3
7にバイアスされていると共に、RQT(OFF)を介
してVDq38にバイアスされている。G34のバイア
ス点は、S I ’rhy、atが■入Kをブロックで
きる様に選ばれる。次に、LT45がTT35に照射さ
れると、T T 35内に入射した光によってTT35
内の空乏層及び空乏層の端から電子の拡散距離以内の領
域で発生する電子は、T T 35のゲートに引き寄せ
られRGt39を通して外部に流れる。この光による電
子電流を1ephとし、TT35のゲート内に流れる方
向を正とする。1ephによりRGt39の両端では1
eph X Ratの電圧降下が起こりTT35’のゲ
ート電位は1eph X Rにtだけ負の方向に動く。
ン間の抵抗をそれぞれRTT (OF F)、RQT
(OFF)とする。この時、S I ’rhy、 31
のゲ−1G54は、RTT(OFF)を介してVst3
7にバイアスされていると共に、RQT(OFF)を介
してVDq38にバイアスされている。G34のバイア
ス点は、S I ’rhy、atが■入Kをブロックで
きる様に選ばれる。次に、LT45がTT35に照射さ
れると、T T 35内に入射した光によってTT35
内の空乏層及び空乏層の端から電子の拡散距離以内の領
域で発生する電子は、T T 35のゲートに引き寄せ
られRGt39を通して外部に流れる。この光による電
子電流を1ephとし、TT35のゲート内に流れる方
向を正とする。1ephによりRGt39の両端では1
eph X Ratの電圧降下が起こりTT35’のゲ
ート電位は1eph X Rにtだけ負の方向に動く。
ゲートの逆バイアスが小さくなるためTT35のソース
・ドレイン間の抵抗が小さくなりVst37によりG
34は正方向の電圧にバイアスされる。
・ドレイン間の抵抗が小さくなりVst37によりG
34は正方向の電圧にバイアスされる。
LT45が照射された状態でのT T 35のソース。
ドレイ7間の抵抗をRTT(ON)とすれば、G34は
、RTT (ON)を介してVst37にバイアスされ
る。G 34が正方向の電圧にバイアスされることによ
り、S I ’rhy、 31のカソードK 33から
電子の注入が起こり、アノードA32から正孔の注入が
起き、S I Thy、 31はオンする。Slサイリ
スタは、ポテンシャル制御であり、ゲーrツ(力容ユも
小さいので、非常に小さな電流を流し込むだけでオンさ
せることができる。このことにより5IPTは小面積の
素子でよい。さらlこ、5IPTは、光利得が非常1ζ
大きく、また応答速度も速くできることから、第3図f
a)の回路形式では高速な光トリガが実現できる。一度
オンすればLT45が切れてTT45がオフ状態になっ
てもS I ’rhy、azは、オン状態を保つ。
、RTT (ON)を介してVst37にバイアスされ
る。G 34が正方向の電圧にバイアスされることによ
り、S I ’rhy、 31のカソードK 33から
電子の注入が起こり、アノードA32から正孔の注入が
起き、S I Thy、 31はオンする。Slサイリ
スタは、ポテンシャル制御であり、ゲーrツ(力容ユも
小さいので、非常に小さな電流を流し込むだけでオンさ
せることができる。このことにより5IPTは小面積の
素子でよい。さらlこ、5IPTは、光利得が非常1ζ
大きく、また応答速度も速くできることから、第3図f
a)の回路形式では高速な光トリガが実現できる。一度
オンすればLT45が切れてTT45がオフ状態になっ
てもS I ’rhy、azは、オン状態を保つ。
次にLQ46がQT36に照射されると、QT36がオ
ン状態Jζなり、ゲートG34から正孔が引き抜かれ、
G34は逆バイアスされS I Thy、31はオフす
る。高速・高感度の5IPTを光クエンチ用光感応素子
として用いることにより、短かい時間で正孔を引き抜く
ことができるので、高速な光クエンチが実現できる。
ン状態Jζなり、ゲートG34から正孔が引き抜かれ、
G34は逆バイアスされS I Thy、31はオフす
る。高速・高感度の5IPTを光クエンチ用光感応素子
として用いることにより、短かい時間で正孔を引き抜く
ことができるので、高速な光クエンチが実現できる。
第4図は、本願発明による単一ゲート型Slサイリスタ
の光トリガ・光クエンチ回路の他の実施例の1つである
。第4図の回路の特徴は、光トリガ用光感応素子として
S I ’rhy、を用いていることであり、バイアス
電源の数も低減されている。
の光トリガ・光クエンチ回路の他の実施例の1つである
。第4図の回路の特徴は、光トリガ用光感応素子として
S I ’rhy、を用いていることであり、バイアス
電源の数も低減されている。
第4図(7)S Iサイ1)x9SIThy、50ノy
/ −FA51は、負荷抵抗RL 60を介しT−V’
AK 61 +c バイアスされている。S I ’r
hy、 soのゲートG53は、光トリガ用S I ’
rhy、 ’r、’rhy、 54のカソードと光クエ
ンチ用p−ch、 S I P T Q T55ノv
−ス、及びRにt 57に接続されている。T ’rh
y、 54のアノードは、S I ’rhy、 soの
アノードA 51と共通にされ゛てイル。T′rhy、
54 (D ’r’ −トハ、RGt57ヲ介シテカ
ソードに接続されている。光クエンチ用p−I−ch。
/ −FA51は、負荷抵抗RL 60を介しT−V’
AK 61 +c バイアスされている。S I ’r
hy、 soのゲートG53は、光トリガ用S I ’
rhy、 ’r、’rhy、 54のカソードと光クエ
ンチ用p−ch、 S I P T Q T55ノv
−ス、及びRにt 57に接続されている。T ’rh
y、 54のアノードは、S I ’rhy、 soの
アノードA 51と共通にされ゛てイル。T′rhy、
54 (D ’r’ −トハ、RGt57ヲ介シテカ
ソードに接続されている。光クエンチ用p−I−ch。
S I PT QT55))’lzイアft、負の電
圧VDQ56にバイアスされている。Q T 55のゲ
ートは、RGq 58を介してVGq 59にバイアス
されている。
圧VDQ56にバイアスされている。Q T 55のゲ
ートは、RGq 58を介してVGq 59にバイアス
されている。
L T 62は、トリガ用光パルスで、L Q 63は
、クエンチ用光パルスである。LT62、LQ63は、
第3図の実施例のLT45、LQ46と同じタイミング
で駆動される。
、クエンチ用光パルスである。LT62、LQ63は、
第3図の実施例のLT45、LQ46と同じタイミング
で駆動される。
第5図は、本発明による単一ゲート型Slサイリスタの
光トリガ・光クエンチ回路のさらに他の実施例の1つで
ある。第5図の回路の特徴は、光トリガ用光感応素子と
してSlサイリスタを用いていることと、光クエンチ用
光感応素子としてもSlサイリスタを用いていることで
ある。より大電流のスイッチング動作では、クエンチ用
光感応素子としてSlサイリスタを用いることは有効と
なる。第5図のSIサイリスタS I Thy、 64
のアノードA 65は、負荷抵抗RL76を介してV’
AK 77にバイアスされている。5IThy、 64
(7) ’f −1−G 67 ハ、光トリカ用S
I Thy。
光トリガ・光クエンチ回路のさらに他の実施例の1つで
ある。第5図の回路の特徴は、光トリガ用光感応素子と
してSlサイリスタを用いていることと、光クエンチ用
光感応素子としてもSlサイリスタを用いていることで
ある。より大電流のスイッチング動作では、クエンチ用
光感応素子としてSlサイリスタを用いることは有効と
なる。第5図のSIサイリスタS I Thy、 64
のアノードA 65は、負荷抵抗RL76を介してV’
AK 77にバイアスされている。5IThy、 64
(7) ’f −1−G 67 ハ、光トリカ用S
I Thy。
T Thy、 68 cD h ソー )’ 、!:光
クエンチ用5IThy、Q’rhy、 69のアノード
、及びRにt 71 Iζ接続されている。T、Thy
、 68のアノードは、S I Thy、64のアノー
ドA 65と共通にされている。丁The、 68 (
1り ケ−トは、RGI 71を介してT ’rhy、
68のカソードに接続されている。Q ’rhy、6
9のゲートは、Q Thy、 69をオフをするための
p−ch、 S I P T T T’72 のソース
に接続されている。Q ’rhy、 69のカソードは
、負の電圧VK、70にバイアスされている。TT’7
2ノゲートハ、R’ct 74 ヲ介シテv′Gt75
ニハイアスされていて、TT72のドレインは負の電圧
V’Ot 73にバイアスされている。L T 78は
、トリガ用光パルス、LQ79はクエンチ用光パルス、
LT’80はQ ’rhy、 69をクエンチするため
のp−ch。
クエンチ用5IThy、Q’rhy、 69のアノード
、及びRにt 71 Iζ接続されている。T、Thy
、 68のアノードは、S I Thy、64のアノー
ドA 65と共通にされている。丁The、 68 (
1り ケ−トは、RGI 71を介してT ’rhy、
68のカソードに接続されている。Q ’rhy、6
9のゲートは、Q Thy、 69をオフをするための
p−ch、 S I P T T T’72 のソース
に接続されている。Q ’rhy、 69のカソードは
、負の電圧VK、70にバイアスされている。TT’7
2ノゲートハ、R’ct 74 ヲ介シテv′Gt75
ニハイアスされていて、TT72のドレインは負の電圧
V’Ot 73にバイアスされている。L T 78は
、トリガ用光パルス、LQ79はクエンチ用光パルス、
LT’80はQ ’rhy、 69をクエンチするため
のp−ch。
5IPTTT’721ζ照射される光パルスである。
第5図(alは、L T 78、LQ79、L T’8
AれソThの駆動波形VLT80、VLT’ 81、V
LQ 82 ト、S I ’rhy。
AれソThの駆動波形VLT80、VLT’ 81、V
LQ 82 ト、S I ’rhy。
64のアノードA 65の電位波形VAKを示している
。
。
S I ’rhy、 64をクエンチするために、Q
’rhy、 69にL Q 79が照射されると、 Q
’rhy、 69はオンしてS I ’rhy、 6
4がオフする。Q ’rhy、 69は、一度オンする
とその状態を保つので、Q ’rhy、 69をオフす
るために、L T 78と同期したLT’80がT T
’72に照射される。
’rhy、 69にL Q 79が照射されると、 Q
’rhy、 69はオンしてS I ’rhy、 6
4がオフする。Q ’rhy、 69は、一度オンする
とその状態を保つので、Q ’rhy、 69をオフす
るために、L T 78と同期したLT’80がT T
’72に照射される。
第6図は、本発明による単一ゲート型SIサイリスタの
光トリガ・光クエンチ回路の別の実施例の1つである。
光トリガ・光クエンチ回路の別の実施例の1つである。
第6図の回路の1つの特徴は、光トリガ用光感応素子と
してp−ch、5IPTを用いることである。第6図の
回路のもう1つの特徴は、クエンチ用素子としてp−c
h、 S I Tを用いて、クエンチ用p −ah、
S I Tのドライブを高速、高感度のp−ah、 S
I P Tて行なうことである。このことにより、第
6図の回路では第3図の回路の動作よりも高速の光クエ
ンチが実現できる。
してp−ch、5IPTを用いることである。第6図の
回路のもう1つの特徴は、クエンチ用素子としてp−c
h、 S I Tを用いて、クエンチ用p −ah、
S I Tのドライブを高速、高感度のp−ah、 S
I P Tて行なうことである。このことにより、第
6図の回路では第3図の回路の動作よりも高速の光クエ
ンチが実現できる。
第6図のSIサイリスタS I Thy、 85のアノ
−)’A86は、負荷抵抗RLを介してV’AK 10
2にバイアスされている。S I ’rhy、 ssの
ゲートG88は、光トリガ用p−ch、 S I P
T TT89のドレイン、及び光クエンチ用p−ch、
S I T Q T 90のソースに接続されてい
る。S I ’rhy、 64のカソードK 66は、
接地されている。TT89のソースは、正の電圧Vat
91にバイアスされていて、TT89のゲートはRa
t 93を介してVGt 95にバイアスされている。
−)’A86は、負荷抵抗RLを介してV’AK 10
2にバイアスされている。S I ’rhy、 ssの
ゲートG88は、光トリガ用p−ch、 S I P
T TT89のドレイン、及び光クエンチ用p−ch、
S I T Q T 90のソースに接続されてい
る。S I ’rhy、 64のカソードK 66は、
接地されている。TT89のソースは、正の電圧Vat
91にバイアスされていて、TT89のゲートはRa
t 93を介してVGt 95にバイアスされている。
Q T 90のドレインは、負の電圧VDQ92にバイ
アスされている。Q T 90のゲートは、RGq94
を介してVcq 96にバイアスされていると共に、Q
T 90をドライブするための高速、高感度の卜ch
、 S r PT QT’ 97のソースに接続されて
いる。
アスされている。Q T 90のゲートは、RGq94
を介してVcq 96にバイアスされていると共に、Q
T 90をドライブするための高速、高感度の卜ch
、 S r PT QT’ 97のソースに接続されて
いる。
QT’97のドレインは、 Voq 98にバイアスさ
れていて、QT’97のゲートは、R’GQ 99を介
してV’Gq100にバイアスされている。LT103
は、トリガ用光パルス、LQ104は、クエンチ用光パ
ルスである。LT103、L Q 104は、第3図の
実施例のLT45、L Q 46と同じタイミングで駆
動される。
れていて、QT’97のゲートは、R’GQ 99を介
してV’Gq100にバイアスされている。LT103
は、トリガ用光パルス、LQ104は、クエンチ用光パ
ルスである。LT103、L Q 104は、第3図の
実施例のLT45、L Q 46と同じタイミングで駆
動される。
SIサイリスタを短時間でオフさせるためには、S■サ
イリスタのゲートから速く正孔を引き抜かなければなら
ない。このために、第3図(alの実施例のQ T 3
6、及び第6図の実施例のQT 90には瞬間的に大電
流が流れる。よってQT36、QT90は、ある程度の
大面積化が必要となる。ところが、同じ光エネルギーで
駆動する場合には、面積の大きな素子の応答速度は遅(
なってしまう。第6図の実施例は、上述の問題を解決す
る手段としてQT’97を採用している。QT 90を
ドライブするには微弱な電流しか必要としないからQT
’97は小さなp−ch、5IPTを用いればよい、す
なわち、QT90は、高速、高感度のp−ch、 S
I P T lζよりドライブされるから、SI Th
y、 85は高速光クエンチが実現できる。
イリスタのゲートから速く正孔を引き抜かなければなら
ない。このために、第3図(alの実施例のQ T 3
6、及び第6図の実施例のQT 90には瞬間的に大電
流が流れる。よってQT36、QT90は、ある程度の
大面積化が必要となる。ところが、同じ光エネルギーで
駆動する場合には、面積の大きな素子の応答速度は遅(
なってしまう。第6図の実施例は、上述の問題を解決す
る手段としてQT’97を採用している。QT 90を
ドライブするには微弱な電流しか必要としないからQT
’97は小さなp−ch、5IPTを用いればよい、す
なわち、QT90は、高速、高感度のp−ch、 S
I P T lζよりドライブされるから、SI Th
y、 85は高速光クエンチが実現できる。
第7図は、本発明による単一ゲート型SIサイリスタの
光トリガ・光クエンチ回路のさらに別の実施例の1つで
ある。第7図の回路の特徴の1つは、光トリガ用光感応
素子としてS I Thyを用いることである。第7図
の回路のもう1つの特徴は、クエンチ用素子としてS
I Thy、を用いてクエンチ用S I Thy、の光
トリガ、光クエンチを高速、高感度のp−ch、5IP
Tで行なうことである。このことにより、第7図の回路
では、第5図の回路の動作よりも高速の光クエンチが実
現てきる。
光トリガ・光クエンチ回路のさらに別の実施例の1つで
ある。第7図の回路の特徴の1つは、光トリガ用光感応
素子としてS I Thyを用いることである。第7図
の回路のもう1つの特徴は、クエンチ用素子としてS
I Thy、を用いてクエンチ用S I Thy、の光
トリガ、光クエンチを高速、高感度のp−ch、5IP
Tで行なうことである。このことにより、第7図の回路
では、第5図の回路の動作よりも高速の光クエンチが実
現てきる。
第7図の’SIサイリスタS I ’rhy、 105
のアノ−トA 106 +!、負荷抵抗RL 121を
介L テV’AK122番こバイアスされている。S
I Thy、 105のゲートG 108は、光トリガ
用S I Thy、 ’r、’rhy、 109 のカ
ソードとクエンチ用S I Thy、 Q Thy、
110のアノード、及びRGt 112に接続されてい
る。S I ’rhy。
のアノ−トA 106 +!、負荷抵抗RL 121を
介L テV’AK122番こバイアスされている。S
I Thy、 105のゲートG 108は、光トリガ
用S I Thy、 ’r、’rhy、 109 のカ
ソードとクエンチ用S I Thy、 Q Thy、
110のアノード、及びRGt 112に接続されてい
る。S I ’rhy。
105のカソードは、接地されている。T、Thy、1
09のアノードは、S I ’rhy、 105のアノ
ードA 106と共通に接続されていて、T ’rhy
、 109のゲートは、R(、t 112を介して’r
、’rhy、 109のカソードに接続されている。Q
’rhy、 110のゲートは、・Q ’rhy、
110をトリガするためのp−ch、 S I P T
Q T 113のドレイン、及びQ ’rhy、 1
10をクエンチするためのp −ch。
09のアノードは、S I ’rhy、 105のアノ
ードA 106と共通に接続されていて、T ’rhy
、 109のゲートは、R(、t 112を介して’r
、’rhy、 109のカソードに接続されている。Q
’rhy、 110のゲートは、・Q ’rhy、
110をトリガするためのp−ch、 S I P T
Q T 113のドレイン、及びQ ’rhy、 1
10をクエンチするためのp −ch。
S I PT T’T 114のソースに接続されてい
る。Q’rhy、 110のカソードは、負の電圧vD
、111にバイアスされている。QT113のソースは
vSq 1151とバイアスされていて、Q T 11
3のゲートは、RGq117を介してVcq 119に
バイアスされている。T’T114のドレインは、Vo
t’l16にバイアスされていて、T’T 114 ノ
ゲートハ、RGt’llBを介L T、 Vct’12
0 ニハイアスされている。L T 123は、トリガ
用光パルス、L Q 124は、QT113をドライブ
するための光パルス、L T’ 125は、T’T 1
14をドライブするための光パルスである。L T 1
23 、L T’125、及びL Q 124は、第5
図fat )実施例ノLT78、LT′80、及びL
Q 79と同じタイミングで駆動される。
る。Q’rhy、 110のカソードは、負の電圧vD
、111にバイアスされている。QT113のソースは
vSq 1151とバイアスされていて、Q T 11
3のゲートは、RGq117を介してVcq 119に
バイアスされている。T’T114のドレインは、Vo
t’l16にバイアスされていて、T’T 114 ノ
ゲートハ、RGt’llBを介L T、 Vct’12
0 ニハイアスされている。L T 123は、トリガ
用光パルス、L Q 124は、QT113をドライブ
するための光パルス、L T’ 125は、T’T 1
14をドライブするための光パルスである。L T 1
23 、L T’125、及びL Q 124は、第5
図fat )実施例ノLT78、LT′80、及びL
Q 79と同じタイミングで駆動される。
第8図(alは、本曇発明による相補形Mo5sITを
用いる単一ゲート形SIサイリスタの光トリガ・光クエ
ンチ回路の実施例の1っである。
用いる単一ゲート形SIサイリスタの光トリガ・光クエ
ンチ回路の実施例の1っである。
第8図(alの回路の特徴は、光トリガ・光クエンチ回
路に、相補形MOS5 IT (C,MO8S IT)
と接合形5IPTの混合回路を用いることである。低消
費電力のCMO3SITと高光感度の5IPTを組み合
わせることにより、微弱な光パワーで、光トリガ・光ク
エンチが実現できる。
路に、相補形MOS5 IT (C,MO8S IT)
と接合形5IPTの混合回路を用いることである。低消
費電力のCMO3SITと高光感度の5IPTを組み合
わせることにより、微弱な光パワーで、光トリガ・光ク
エンチが実現できる。
第8図(alのsIサイリスタS I ’rhy、30
0のアノードA301ハ負荷抵抗RL 314を介しT
−ViK315にバイアスされていて、カソードに30
2は接地されている。S I ’rhy、 aooのゲ
ートG303は、p−ch、 M OS 304とn−
ch、 MO3305で構成されるCMOSインバータ
の出力に接続されている。
0のアノードA301ハ負荷抵抗RL 314を介しT
−ViK315にバイアスされていて、カソードに30
2は接地されている。S I ’rhy、 aooのゲ
ートG303は、p−ch、 M OS 304とn−
ch、 MO3305で構成されるCMOSインバータ
の出力に接続されている。
p−ch、 MO3304(7) 7−スハVt 30
81cバーイア スされテイテ、n−ch、 MOS
305のソースはvq309にバイアスされている。C
MOSインバータの入力は、光トリガ用p−ch、 S
I P T T TaO2のソース、及び光クエンチ
用p−ch、 S I PT QT307のドレイン
に接続されている。T T 306 のドレインは、
vq 309にバイアスされていて、TT3060:)
’f −トハRGt 310 ’e介L T、 Vc
t 312 ICバイアスされている。Q T 307
のソースは、Vr308にバイアスされていて、Q T
307のゲートは、Rcq 311を介してVcq
313にバイアスされている。L T 316は、トリ
ガ用光パルス、LQ317は、クエンチ用光パルスを示
している。第8図(blは、L、 T 316、L Q
317のそれぞれの駆動パルス波形VLT 318、
VLQ 319 トS I Thy、 300 ノアノ
ード電位波形YAK 320を示している。
81cバーイア スされテイテ、n−ch、 MOS
305のソースはvq309にバイアスされている。C
MOSインバータの入力は、光トリガ用p−ch、 S
I P T T TaO2のソース、及び光クエンチ
用p−ch、 S I PT QT307のドレイン
に接続されている。T T 306 のドレインは、
vq 309にバイアスされていて、TT3060:)
’f −トハRGt 310 ’e介L T、 Vc
t 312 ICバイアスされている。Q T 307
のソースは、Vr308にバイアスされていて、Q T
307のゲートは、Rcq 311を介してVcq
313にバイアスされている。L T 316は、トリ
ガ用光パルス、LQ317は、クエンチ用光パルスを示
している。第8図(blは、L、 T 316、L Q
317のそれぞれの駆動パルス波形VLT 318、
VLQ 319 トS I Thy、 300 ノアノ
ード電位波形YAK 320を示している。
S I Tby、 300が、■λに315をブロック
している状態て、T T 306にL T 316が照
射されると、CMOSインバータの入力は、Vq309
により負ニハイアスされ、p−ch、 M OS 30
4はオンしてn−ch、 MOS 305はオフする。
している状態て、T T 306にL T 316が照
射されると、CMOSインバータの入力は、Vq309
により負ニハイアスされ、p−ch、 M OS 30
4はオンしてn−ch、 MOS 305はオフする。
このことにより、S I ’rhy、 aooのゲート
G303は、Vt 30Bにより正にバイアスされて、
S I ’rhy、 aooはオンする。
G303は、Vt 30Bにより正にバイアスされて、
S I ’rhy、 aooはオンする。
次+c S I Thy、 300がオンしている状態
でQ T 307にL Q 317が照射されると、C
MOバイアスく−タの入力は、 Vt 208により正
にバイアスされ、p−ch、 M OS 304はオフ
してn−ah、 MOS 305はオンする。このため
S I ’rhy、 aooのゲー1−G303はVq
209 ニJ1. リ負ニハイアスサレ、S I ’
rhy、ao。
でQ T 307にL Q 317が照射されると、C
MOバイアスく−タの入力は、 Vt 208により正
にバイアスされ、p−ch、 M OS 304はオフ
してn−ah、 MOS 305はオンする。このため
S I ’rhy、 aooのゲー1−G303はVq
209 ニJ1. リ負ニハイアスサレ、S I ’
rhy、ao。
はオフする。CMOSインバータの駆動は、p−ch、
MOS 304、n−ah、 MO5305のゲート
MOSキャパシタの微小なキャリアの充放電により行な
われるので、第8図(al、 (blの動作方式では、
微弱光での動作が実現できる。
MOS 304、n−ah、 MO5305のゲート
MOSキャパシタの微小なキャリアの充放電により行な
われるので、第8図(al、 (blの動作方式では、
微弱光での動作が実現できる。
第9図+a)は1本発明によるダブルゲート型SIサイ
リスタの光トリガ・光クエンチ回路の実施例の1っであ
る。第9図(alの回路の特徴の1つは、ダブルゲート
型SIサイリスタを主サイリスタとして用いていること
である。第9図(alの回路のもう1つの特徴は、第7
図の実施例に示した高速光トリガ・光クエンチを実現す
る回路を、第1ゲート及び第2ゲートに応用しているこ
とである。上述の特徴により第9図(atの回路では、
単一ゲート型S■サイリスタまたは従来のサイリスタ、
GTOで見られたティリング電流のない高速クエンチが
実現できる。また、単一ゲート型SIサイリスタの高速
光トリガ・光クエンチ回路よりもさらに高速の光トリガ
・光クエンチが実現できる。
リスタの光トリガ・光クエンチ回路の実施例の1っであ
る。第9図(alの回路の特徴の1つは、ダブルゲート
型SIサイリスタを主サイリスタとして用いていること
である。第9図(alの回路のもう1つの特徴は、第7
図の実施例に示した高速光トリガ・光クエンチを実現す
る回路を、第1ゲート及び第2ゲートに応用しているこ
とである。上述の特徴により第9図(atの回路では、
単一ゲート型S■サイリスタまたは従来のサイリスタ、
GTOで見られたティリング電流のない高速クエンチが
実現できる。また、単一ゲート型SIサイリスタの高速
光トリガ・光クエンチ回路よりもさらに高速の光トリガ
・光クエンチが実現できる。
第9図11)のD G S I ”rhy、 126は
、ダブルゲート型S I ’rhy、である。D G
S I ’rhy、 126のアノード127は、負荷
抵抗RL155を介してV’AK 156にバイアスさ
れている。D G S I ’rhy、 126の第1
ゲー1− G 1129は、第1ゲートの光トリガ周上
ch、 S I PT TT 1131のドレイン、
及び第1ゲートの光クエンチ用p−ch、 S r
T QT 1 135のソースに接続されている。D
G S I ’rhy、 126の第2ゲートG213
0は、第2ゲートの光トリガ用p−ch、 S I
PT TT2143のソース、及び第2ゲートの光クエ
ンチ用p−ah、 S I T QT2147のドレ
インに接続されている。D G S I ’rhy。
、ダブルゲート型S I ’rhy、である。D G
S I ’rhy、 126のアノード127は、負荷
抵抗RL155を介してV’AK 156にバイアスさ
れている。D G S I ’rhy、 126の第1
ゲー1− G 1129は、第1ゲートの光トリガ周上
ch、 S I PT TT 1131のドレイン、
及び第1ゲートの光クエンチ用p−ch、 S r
T QT 1 135のソースに接続されている。D
G S I ’rhy、 126の第2ゲートG213
0は、第2ゲートの光トリガ用p−ch、 S I
PT TT2143のソース、及び第2ゲートの光クエ
ンチ用p−ah、 S I T QT2147のドレ
インに接続されている。D G S I ’rhy。
126のカンードに128は、接地されている。TTl
131(7)7−スに!、正の電圧V5t 113
21m ”イアスされていて、TT1131のゲートは
、 RGtt133を介してVGt11341こバイア
スされている。QT1135のドレインは、負の電圧V
sqr 136にバイアスされている。QT1135の
ゲートは、RGQI 137を介してVGQI 138
にバイアスされていると共に、QT1135をドライブ
するためのp−ch、5IPTQ’T 1 139のソ
ースに接続されている。Q’T1139のドレインは、
VDQ’l 140にバイアスされていて、Q’T 1
139のゲートは、RGQ’l を介してVGq ’
1142にバイアスされている。TT2143のドレイ
ンは、負の電圧VDt2144にバイアスされていて、
TT2143のゲートは、RGt2145を介してVa
tz 146にバイアスされている。QT2147のソ
ースは、正の電圧vs、1481こバイアスされている
。QT2147のゲートは、RGQ2149を介してV
Gqz 15Qにバイアスされていると共に、 QT2
147をドライブするためのp−ah、5IPTQ’T
2 151のソースに接続されている。Q’T215
1のドレインは、VDQ’2152にバイアスされてい
て、Q’T 2 151 ノケー) ハ、RGQ’2
ヲ介シテvGq′2154にバイアスされている。LT
1157及びり、T2159は、それぞれTT1131
及びTT2143をドライブするためのトリガ用光パル
スである。また、LQ1158及びLQ2160は、そ
れぞれQ’T1139及びQ’T2151をドラ、イブ
するためのクエンチ用光パルスである。第9図(blに
は、LT1157、LT2159、LQ1158、LQ
2160のそれぞれの駆動波形VLTI 161、VL
T2163、VLgl 162、VLQ2164と、D
G S I ’rhy、 126のアノードA12
7の電位波形VAK 165を示している。
131(7)7−スに!、正の電圧V5t 113
21m ”イアスされていて、TT1131のゲートは
、 RGtt133を介してVGt11341こバイア
スされている。QT1135のドレインは、負の電圧V
sqr 136にバイアスされている。QT1135の
ゲートは、RGQI 137を介してVGQI 138
にバイアスされていると共に、QT1135をドライブ
するためのp−ch、5IPTQ’T 1 139のソ
ースに接続されている。Q’T1139のドレインは、
VDQ’l 140にバイアスされていて、Q’T 1
139のゲートは、RGQ’l を介してVGq ’
1142にバイアスされている。TT2143のドレイ
ンは、負の電圧VDt2144にバイアスされていて、
TT2143のゲートは、RGt2145を介してVa
tz 146にバイアスされている。QT2147のソ
ースは、正の電圧vs、1481こバイアスされている
。QT2147のゲートは、RGQ2149を介してV
Gqz 15Qにバイアスされていると共に、 QT2
147をドライブするためのp−ah、5IPTQ’T
2 151のソースに接続されている。Q’T215
1のドレインは、VDQ’2152にバイアスされてい
て、Q’T 2 151 ノケー) ハ、RGQ’2
ヲ介シテvGq′2154にバイアスされている。LT
1157及びり、T2159は、それぞれTT1131
及びTT2143をドライブするためのトリガ用光パル
スである。また、LQ1158及びLQ2160は、そ
れぞれQ’T1139及びQ’T2151をドラ、イブ
するためのクエンチ用光パルスである。第9図(blに
は、LT1157、LT2159、LQ1158、LQ
2160のそれぞれの駆動波形VLTI 161、VL
T2163、VLgl 162、VLQ2164と、D
G S I ’rhy、 126のアノードA12
7の電位波形VAK 165を示している。
D G S I ’rhy、 126のゲートG11
29、G 2130↓ に接続される回路は、第3図乃第8図の実施例に示した
回路中の単一ゲート型S I ’rhy、のゲートに接
続されている回路のいづれてあってもよい。
29、G 2130↓ に接続される回路は、第3図乃第8図の実施例に示した
回路中の単一ゲート型S I ’rhy、のゲートに接
続されている回路のいづれてあってもよい。
さらに、第3図乃至第9図の実施例に示した回路中のp
−ch、 S I PT、 p−ch、 S I Tは
、ノーマリオンでもノーマリオフのどちらでもよいし、
nチャンネルでもよい。また、第3図乃至第9図の実施
例に示した回路中のS I ’rhy、は、ノーマリオ
ンでもノーマリオフでもよい。
−ch、 S I PT、 p−ch、 S I Tは
、ノーマリオンでもノーマリオフのどちらでもよいし、
nチャンネルでもよい。また、第3図乃至第9図の実施
例に示した回路中のS I ’rhy、は、ノーマリオ
ンでもノーマリオフでもよい。
サラニハ、HEMT、MODFET、PBT。
HEMT型S IT%Mo5s IT、Mo5s I’
rhy、等を光感応素子、及びクエンチ用素子として用
いる回路もある。
rhy、等を光感応素子、及びクエンチ用素子として用
いる回路もある。
以上説明した本発明の実施態様のうち、最も基本的な部
分であるところの第3図(a)、(bl、第4図、第6
図の実施例の実験結果を説明する。
分であるところの第3図(a)、(bl、第4図、第6
図の実施例の実験結果を説明する。
第10図及び第11図には、第3図(a)、(blの実
施例の実験結果を示す。
施例の実験結果を示す。
第3図+al中)S I Thy、 31としては、ノ
ーマリオフ型SIサイリスタを用いている。素子の面積
は、1.0X10−1dで開口面積は1.8X10−3
dである。光トリガ用p−ch、 S I P T T
T 35としては、面積2.95M”、開口面積1.0
1mm”のノーマリオン型p−ch、5IPTを用いて
いる。光クエンチ用p−ah、 S I PT QT
36としては、面積55.38 mr4、開口面積6.
38−のノーマリオン型p−ch、5IPTを用いてい
る。第3図(aA中の各回路パラメータは、Vsi =
5.OV 、 VDQ = −27,OV、 RGt
= 100に、Q。
ーマリオフ型SIサイリスタを用いている。素子の面積
は、1.0X10−1dで開口面積は1.8X10−3
dである。光トリガ用p−ch、 S I P T T
T 35としては、面積2.95M”、開口面積1.0
1mm”のノーマリオン型p−ch、5IPTを用いて
いる。光クエンチ用p−ah、 S I PT QT
36としては、面積55.38 mr4、開口面積6.
38−のノーマリオン型p−ch、5IPTを用いてい
る。第3図(aA中の各回路パラメータは、Vsi =
5.OV 、 VDQ = −27,OV、 RGt
= 100に、Q。
RGq=IMΩ、Vat = 8.OVlVaq =
8.5 V、LTの光電力は123μW、LQの光電力
は1.15mWである。第10図は、VAK二540■
、IAK=LAのスイッチング波形である。第10図中
にはアノード電位波形YAK 、 アノード電流波形
IAK、トリガ周光パルス駆動波形LT、クエンチ用光
パルス駆動波形LQが示しである。第1図(blに示し
た様に、VLT 13 カ入ッテカラvAK15カ全体
〕9096ノ値まで変化する時間をTdon 16.9
o96から1096まで変化する時間をTr 17、V
LQ 14が入ってからVAK15が全波高値の109
6になるまでの時間をTdoff18.1096から、
ターン・オフ波形の変曲点が現われるまでの時間をTf
19 、及び変曲点から9096まで変化する時間を
Tta20とする。第10図に示た。第11図は、ブロ
ック電圧をパラメータとした、Tdon、Trのトリガ
用光パルスの光電力密度PL、T (m W / aA
)依存性を示している。横軸1ζは、光トリガ用5I
PTに実際に入射した光電力PLT (μW)も同時に
示しである。第11図には、Tdoff 、 Tf 、
Tttも示しである。クエンチ用光パルスの光電力密
度PLQ = 16 m W/C1l!、光クエンチ用
p’−ch、 S r P Tに入射している光電力
は、1.02TrLWである。以上の結果から第3図(
a)、fb)の回路構成と光パルスで、540V、IA
が光だけで高速スイッチングされていることがわかる。
8.5 V、LTの光電力は123μW、LQの光電力
は1.15mWである。第10図は、VAK二540■
、IAK=LAのスイッチング波形である。第10図中
にはアノード電位波形YAK 、 アノード電流波形
IAK、トリガ周光パルス駆動波形LT、クエンチ用光
パルス駆動波形LQが示しである。第1図(blに示し
た様に、VLT 13 カ入ッテカラvAK15カ全体
〕9096ノ値まで変化する時間をTdon 16.9
o96から1096まで変化する時間をTr 17、V
LQ 14が入ってからVAK15が全波高値の109
6になるまでの時間をTdoff18.1096から、
ターン・オフ波形の変曲点が現われるまでの時間をTf
19 、及び変曲点から9096まで変化する時間を
Tta20とする。第10図に示た。第11図は、ブロ
ック電圧をパラメータとした、Tdon、Trのトリガ
用光パルスの光電力密度PL、T (m W / aA
)依存性を示している。横軸1ζは、光トリガ用5I
PTに実際に入射した光電力PLT (μW)も同時に
示しである。第11図には、Tdoff 、 Tf 、
Tttも示しである。クエンチ用光パルスの光電力密
度PLQ = 16 m W/C1l!、光クエンチ用
p’−ch、 S r P Tに入射している光電力
は、1.02TrLWである。以上の結果から第3図(
a)、fb)の回路構成と光パルスで、540V、IA
が光だけで高速スイッチングされていることがわかる。
次に、第12図は、第4図の実施例の実験結果を示す。
第4図の5IThy、50としては、面積1.0d、開
口面積4.63xlO’d、実効チャンネル領域?、1
3 X 1O−3cdのノーマリオフ型SIサイリスタ
を用いている。光トリガ用S I Thy、 ’r、T
hy。
口面積4.63xlO’d、実効チャンネル領域?、1
3 X 1O−3cdのノーマリオフ型SIサイリスタ
を用いている。光トリガ用S I Thy、 ’r、T
hy。
54としては、面積1.0d、開口面積2.79 X
10)−3c4、実効チャンネル領域2.79xlO”
dのノーマリオフ型SIサイリスタを用い、光クエンチ
用p −ch、5IPTとしては、面積55.38d、
開口面積6.38−の7−マリオン型p−ch、5IP
Tを用いている。第4図中の各回路パラメータは、Rに
t =0Ω、vDq= 20 V 、 Raq =
I M Q、VGq = 7.7 V。
10)−3c4、実効チャンネル領域2.79xlO”
dのノーマリオフ型SIサイリスタを用い、光クエンチ
用p −ch、5IPTとしては、面積55.38d、
開口面積6.38−の7−マリオン型p−ch、5IP
Tを用いている。第4図中の各回路パラメータは、Rに
t =0Ω、vDq= 20 V 、 Raq =
I M Q、VGq = 7.7 V。
トリガ用光パルス電力密度は、15mW/i、 クエ
ンチ用光パルス電力密度は、16mW/cdである。第
12図には、アノード電位波形VAK、アノード電流波
形IAK、トリガ用光パルスの駆動波形LT、クエンチ
用光パルスの駆動波形LQを示しである。この実験結果
から、第4図の回路形式で500■、IAが、Tdon
= 560 n Sec 、 Tr =270nSe
C,Tdoff = 1.15μsec、 Tf +T
ta=28 p secて、光だけでスイッチングして
いることがわかる。
ンチ用光パルス電力密度は、16mW/cdである。第
12図には、アノード電位波形VAK、アノード電流波
形IAK、トリガ用光パルスの駆動波形LT、クエンチ
用光パルスの駆動波形LQを示しである。この実験結果
から、第4図の回路形式で500■、IAが、Tdon
= 560 n Sec 、 Tr =270nSe
C,Tdoff = 1.15μsec、 Tf +T
ta=28 p secて、光だけでスイッチングして
いることがわかる。
第13図乃至第16図には、第6図(a)、(blに示
す実施例の実験結果を説明する。第6図中のS’I’r
hy、 85としては、第4図の実施例の実験て用いた
S I ’rhy、を用いた。第6図+ai中)TT8
9、Q T 90には第3図の実施例の実験で用いた光
トリガ用p−ch、 S I P T 、光クエンチ用
p−ch、5IPTをそれぞれ用いた。Q’T97とし
ては、TT89と同じp−ch、5IPTを用いた。第
6図fal中の各回路パラメータは、Vst == 7
.OV 、 Doq = 18.0■、R(、t =
100に、Q、RGq = 100にΩ、Vat =
12.OV 。
す実施例の実験結果を説明する。第6図中のS’I’r
hy、 85としては、第4図の実施例の実験て用いた
S I ’rhy、を用いた。第6図+ai中)TT8
9、Q T 90には第3図の実施例の実験で用いた光
トリガ用p−ch、 S I P T 、光クエンチ用
p−ch、5IPTをそれぞれ用いた。Q’T97とし
ては、TT89と同じp−ch、5IPTを用いた。第
6図fal中の各回路パラメータは、Vst == 7
.OV 、 Doq = 18.0■、R(、t =
100に、Q、RGq = 100にΩ、Vat =
12.OV 。
VGq ” 5.9 V、RGq’ = 100KΩ、
VGq’= 11.3 V テある。
VGq’= 11.3 V テある。
第13図は、第6図(al、(bl (7)実施例テ(
D400V、IAスイッチングの動作波形を示している
。第13図中には、アノード電位波形VAK 、アノー
ド電流波形IAK% トリガ用光パルスの駆動波形L
T及びクエンチ用光パルスの駆動波形QTを同時に示し
である。トリガ用光パルス、及びクエンn sec%T
r=300 n sec、 Tdoff =660 n
sec、 Tdoff + Tf = 22μsec
でスイッチングしていることがわかる。第3図fal、
(b)、及び第4図の実施例の実験結果と比較してター
ン・オフ、遅れ時間Tdoffカ大きく改善されている
。
D400V、IAスイッチングの動作波形を示している
。第13図中には、アノード電位波形VAK 、アノー
ド電流波形IAK% トリガ用光パルスの駆動波形L
T及びクエンチ用光パルスの駆動波形QTを同時に示し
である。トリガ用光パルス、及びクエンn sec%T
r=300 n sec、 Tdoff =660 n
sec、 Tdoff + Tf = 22μsec
でスイッチングしていることがわかる。第3図fal、
(b)、及び第4図の実施例の実験結果と比較してター
ン・オフ、遅れ時間Tdoffカ大きく改善されている
。
第14図は、アノード阻止電圧VAKをパラメータとし
た、ターン・オン速度のトリガ用光パルス電力密度依存
性である。アノード電流IAK:1 A.PLQ ”1
1mW/ofで、回路は、第13図の実験と同一である
。さらに第15図は、アノード阻止電圧VAKをパラメ
ータとしたターン・オフ速度のクエンチ用光パルス電力
密度依存性(IAK=IA、PLT = 9.5 mW
/cd )第16図は、動作速度ノアノード電流依存性
( VAK = 400 V SP.LT = 9.5
mW/aA,PLg=11mW/cJ )の測定結果
である。
た、ターン・オン速度のトリガ用光パルス電力密度依存
性である。アノード電流IAK:1 A.PLQ ”1
1mW/ofで、回路は、第13図の実験と同一である
。さらに第15図は、アノード阻止電圧VAKをパラメ
ータとしたターン・オフ速度のクエンチ用光パルス電力
密度依存性(IAK=IA、PLT = 9.5 mW
/cd )第16図は、動作速度ノアノード電流依存性
( VAK = 400 V SP.LT = 9.5
mW/aA,PLg=11mW/cJ )の測定結果
である。
第13図乃至第16図の実験結果から、第6図(a)、
+b)の回路と光パルスで,400V,IAが光のみて
高速スイッチングされていることがわかる。
+b)の回路と光パルスで,400V,IAが光のみて
高速スイッチングされていることがわかる。
本発明による光トリガ・光クエンチ静電誘導サイリスタ
を用いれば、光だけで高速、高効率な直交変換が実現で
きる。
を用いれば、光だけで高速、高効率な直交変換が実現で
きる。
大電力部分と制御回路を電気的に完全に分離することが
できるために大電力の高効率な直交変換装置として、極
めて利用価値が高い。その他、中小電力用としても広《
応用できるものである。
できるために大電力の高効率な直交変換装置として、極
めて利用価値が高い。その他、中小電力用としても広《
応用できるものである。
他の実施例についても同様の結果が得られる,以上説日
Hした賞方但filよ,イ団か1部品7・構成ざれib
,b..ar−イ碩一到の寅′施仲I1肩υ入1るqイ
リス?、Fランジス9の一{ハレ0−会部か゛月−4J
!一上式IL穢化マ九11.+1trよν1−第1図(
a)は従来形光トリガ・光クエンチSIサイリスタの回
路構成例、第1図fb)は第1図ta)の回路を駆動す
るための光パルスと動作波形例、第2図は従来形光トリ
ガ・光クエンチSIサイリスタの別な回路構成例、第3
図は本願発明の光トリガ・光クエンチSIサイリスタで
トリガ用光感応素子としてp−ch.srPT、クエン
チ用光感応素子として同じ< p−ch. S I P
Tを用いる回路例、第4図は本発明による光トリガ・
光クエンチSIサイリスタでトリガ用光感応素子として
S I P Th:/.を用い、クエンチ用光感応素子
としてp−ch.sIPTを用いる回路例、第5図(a
lは本発明による光トリガ・光クエン゛チSIfイリス
タで、トリガ用光感応素子としてSI P Th,y.
を用イ、クエンチ用回路ニS I P Thyとp−c
h.sIPTの混合回路を用いる回路例、第5図+b)
は第5図[alの回路を駆動するための光パルスと動作
波形例、第6図は本発明にょる光トリガ・光クエンチS
Iサイリスタで、トリガ用光感応素子としてSIPTを
用い、クエンチ用回路にSITとSITをドライブする
ためのSIPTを用いる回路例、第7図は本発明による
光トリガ・光クエンチSIサイリスタでトリガ用光感応
素子としてS I P Thy.を用い、クエンチ用回
路として、S I Thy.とS I ’rhy.をド
ライブするだめのS I PT, S I ’rhy.
をクエンチするためのSIPTを用いる回路例、第8図
(alは本発明による光トリガ・光クエンチSIサイリ
スタで光トリガ・光クエンチ用回路としてMOSS I
Tと接合形SIPTの混合回路を用いる回路例、第8図
fblは第8図fa)の回路を駆動するための光パルス
と動作波形例、第9図fa)は本発明による光トリガ・
光クエンチダブルゲート形SIサイリスタの回路例、第
9図tb)は第9図ta+の回路を駆動するための光パ
ルスと動作波形例、第10図及び第11図は第3図の実
験結果、第12図は第4図の実施例の実験結果、第13
図乃至第16図は第6図の実施例の実験結果てある。
Hした賞方但filよ,イ団か1部品7・構成ざれib
,b..ar−イ碩一到の寅′施仲I1肩υ入1るqイ
リス?、Fランジス9の一{ハレ0−会部か゛月−4J
!一上式IL穢化マ九11.+1trよν1−第1図(
a)は従来形光トリガ・光クエンチSIサイリスタの回
路構成例、第1図fb)は第1図ta)の回路を駆動す
るための光パルスと動作波形例、第2図は従来形光トリ
ガ・光クエンチSIサイリスタの別な回路構成例、第3
図は本願発明の光トリガ・光クエンチSIサイリスタで
トリガ用光感応素子としてp−ch.srPT、クエン
チ用光感応素子として同じ< p−ch. S I P
Tを用いる回路例、第4図は本発明による光トリガ・
光クエンチSIサイリスタでトリガ用光感応素子として
S I P Th:/.を用い、クエンチ用光感応素子
としてp−ch.sIPTを用いる回路例、第5図(a
lは本発明による光トリガ・光クエン゛チSIfイリス
タで、トリガ用光感応素子としてSI P Th,y.
を用イ、クエンチ用回路ニS I P Thyとp−c
h.sIPTの混合回路を用いる回路例、第5図+b)
は第5図[alの回路を駆動するための光パルスと動作
波形例、第6図は本発明にょる光トリガ・光クエンチS
Iサイリスタで、トリガ用光感応素子としてSIPTを
用い、クエンチ用回路にSITとSITをドライブする
ためのSIPTを用いる回路例、第7図は本発明による
光トリガ・光クエンチSIサイリスタでトリガ用光感応
素子としてS I P Thy.を用い、クエンチ用回
路として、S I Thy.とS I ’rhy.をド
ライブするだめのS I PT, S I ’rhy.
をクエンチするためのSIPTを用いる回路例、第8図
(alは本発明による光トリガ・光クエンチSIサイリ
スタで光トリガ・光クエンチ用回路としてMOSS I
Tと接合形SIPTの混合回路を用いる回路例、第8図
fblは第8図fa)の回路を駆動するための光パルス
と動作波形例、第9図fa)は本発明による光トリガ・
光クエンチダブルゲート形SIサイリスタの回路例、第
9図tb)は第9図ta+の回路を駆動するための光パ
ルスと動作波形例、第10図及び第11図は第3図の実
験結果、第12図は第4図の実施例の実験結果、第13
図乃至第16図は第6図の実施例の実験結果てある。
1、21、31、50、64、85、105、3oo1
・・・・・・単一ゲート形静電誘導サイリスタ、2、2
2、32、51、65、86、106、301、・・・
・・・・・・単一ゲート形静電誘導サイリスタのアノー
ド、3、23、33、52、66、87、107、30
2、−・・・・・・・・単一ゲート形静電誘導サイリス
タのカソード、4、24、34、53、67、88、1
08、303、・・・・・・・・・単一ゲート形静電誘
導サイリスタのゲート、5・・・光トリガ用光感応素子
、6、25・・・光クエンチ用光感応素子、35、72
、89、114、306、131、1439・・・・・
光トリガ用pチャンネル静電誘導ホトトランジスタ、3
6、55,97、113、307、139,151、・
・・・・・・・・光クエンチ用pチャンネル静電誘導ホ
トトランジスタ、54,68、109、・・・・・・・
・・ 光トリガ用静電誘導ホトサイリスタ、69、・・
・・・・・・・ 光クエンチ用静電誘導ホトサイリスタ
, 90 ,. 135 , 147、・・・・・・光
クエンチ用pチャンネル静電誘導トランジスタ、110
・・・・・・光クエンチ用静電誘導サイリスタ、304
・・・・・・光トリガ用pチャンネルMOS形静電誘導
}・ランジスタ、305・・・・・・光クエンチ用nチ
ャンネルMOS形静電誘導トランジスタ、127溶グO
図 第12図 筋/3図 手 続 補 正 書 (方式)昭和59年1
2月26日 4@ 2、発明の名称 光トリガ・光クエンチ静電誘導サイリ
スタ 3、補正をする者 事件との関係 特許出願人 住 所 宮城県仙台市川内(番地なし)昭和59年11
月27日 5、補正の対象 「明細書の発明の詳細な説明の欄」 「明細書の図面の簡単な説明の欄」 [図面(第10図、第12図及び第136、補正の内容 別紙の通り 1、本願明細書第31頁第7行乃至第8行記載の「スイ
ッチング波形」を「スイッチング波形の写真Jと補正す
る。
・・・・・・単一ゲート形静電誘導サイリスタ、2、2
2、32、51、65、86、106、301、・・・
・・・・・・単一ゲート形静電誘導サイリスタのアノー
ド、3、23、33、52、66、87、107、30
2、−・・・・・・・・単一ゲート形静電誘導サイリス
タのカソード、4、24、34、53、67、88、1
08、303、・・・・・・・・・単一ゲート形静電誘
導サイリスタのゲート、5・・・光トリガ用光感応素子
、6、25・・・光クエンチ用光感応素子、35、72
、89、114、306、131、1439・・・・・
光トリガ用pチャンネル静電誘導ホトトランジスタ、3
6、55,97、113、307、139,151、・
・・・・・・・・光クエンチ用pチャンネル静電誘導ホ
トトランジスタ、54,68、109、・・・・・・・
・・ 光トリガ用静電誘導ホトサイリスタ、69、・・
・・・・・・・ 光クエンチ用静電誘導ホトサイリスタ
, 90 ,. 135 , 147、・・・・・・光
クエンチ用pチャンネル静電誘導トランジスタ、110
・・・・・・光クエンチ用静電誘導サイリスタ、304
・・・・・・光トリガ用pチャンネルMOS形静電誘導
}・ランジスタ、305・・・・・・光クエンチ用nチ
ャンネルMOS形静電誘導トランジスタ、127溶グO
図 第12図 筋/3図 手 続 補 正 書 (方式)昭和59年1
2月26日 4@ 2、発明の名称 光トリガ・光クエンチ静電誘導サイリ
スタ 3、補正をする者 事件との関係 特許出願人 住 所 宮城県仙台市川内(番地なし)昭和59年11
月27日 5、補正の対象 「明細書の発明の詳細な説明の欄」 「明細書の図面の簡単な説明の欄」 [図面(第10図、第12図及び第136、補正の内容 別紙の通り 1、本願明細書第31頁第7行乃至第8行記載の「スイ
ッチング波形」を「スイッチング波形の写真Jと補正す
る。
2、同書第32頁第12行乃至第13行記載の「第12
図は、・・・示す。Jをri12図は、第4図の実施例
の実験結果を示すオシロ波形の写真である。jと補正す
る。
図は、・・・示す。Jをri12図は、第4図の実施例
の実験結果を示すオシロ波形の写真である。jと補正す
る。
3、同書第34頁第6行記載の[8作波形を示している
。」を「動作波形を示しているオシロ波形の写真である
。」と補正する。
。」を「動作波形を示しているオシロ波形の写真である
。」と補正する。
4、同書第37頁第17行乃至第18行記載の「第10
図・・・第13図」を次の通り補正する。
図・・・第13図」を次の通り補正する。
「第10図は第3図の実験結果を示すオシロ波形の写真
、第11図は第3図の実験結果、第12図は第4図の実
施例の実験結果を示すオシロ波形の写真、第13図は第
6図の実施例の実験結果を示すオシロ波形の写真、第1
4図」と補正する。
、第11図は第3図の実験結果、第12図は第4図の実
施例の実験結果を示すオシロ波形の写真、第13図は第
6図の実施例の実験結果を示すオシロ波形の写真、第1
4図」と補正する。
5、図面第10図、第12図及び第13図を添付図面の
如(補正する。
如(補正する。
第10図
第72図
1813図
Claims (12)
- (1)単一ゲート形静電誘導サイリスタと、そのゲート
に接続された第一及び第二の光感応素子と、第一の光感
応素子へ第一の光信号を照射する光源及び伝送媒体手段
と第二の光感応素子へ第二の光信号を照射する光源及び
伝送媒体手段とから構成され、第一の光信号によって該
単一ゲート形静電誘導サイリスタがターン・オンされ、
第二の光信号によって該単一ゲート形静電誘導サイリス
タがターン・オフされることを特徴とする光トリガ・光
クエンチ静電誘導サイリスタ。 - (2)第一及び第二の光感応素子がそれぞれ、第一及び
第二の静電誘導ホトトランジスタで構成されたことを特
徴とする前記特許請求の範囲第一項記載の光トリガ・光
クエンチ静電誘導サイリスタ。 - (3)第一の光感応素子が静電誘導ホトサイリスタ、第
二の光感応素子が静電誘導ホトトランジスタで構成され
たことを特徴とする前記特許請求の範囲第一項記載の光
トリガ・光クエンチ静電誘導サイリスタ。 - (4)単一ゲート形SIサイリスタと、そのゲートに接
続された第一及び第二の光感応素子と、さらに第二の光
感応素子の制御電極に接続された第三の光感応素子と、
第一及び第三の光感応素子へ第一及び第三の光信号をほ
ぼ同時に照射する複数もしくは単一の光源及び伝送媒体
手段と、第二の光感応素子へ第二の光信号を照射する光
源及び伝送媒体手段とから構成され、第一及び第三の光
信号によって該単一ゲート形SIサイリスタがターン・
オンされ、第二の光信号によって該単一ゲート形SIサ
イリスタがターン・オフされることを特徴とする光トリ
ガ・光クエンチ静電誘導サイリスタ。 - (5)第一及び第二の光感応素子がそれぞれ第一及び第
二の静電誘導ホトサイリスタ、第三の光感応素子が静電
誘導ホトトランジスタで構成されたことを特徴とする前
記特許請求の範囲第四項記載の光トリガ・光クエンチ静
電誘導サイリスタ。 - (6)単一ゲート形SIサイリスタと、該単一ゲート形
SIサイリスタのゲートに接続された第一の光感応素子
と、さらに該単一ゲート形静電誘導サイリスタのゲート
に接続された増幅素子と、その増幅素子のゲートに接続
された第二の光感応素子と、第一の光感応素子へ第一の
光信号を照射する光源及び伝送媒体手段と、第二の光感
応素子へ第二の光信号を照射する光源及び伝送媒体手段
とから構成され、第一の光信号によって該単一ゲート形
静電誘導サイリスタがターン・オンされ、第二の光信号
によって該単一ゲート形静電誘導サイリスタがターン・
オフされることを特徴とする光トリガ・光クエンチ静電
誘導サイリスタ。 - (7)第一の光感応素子が第一の静電誘導ホトトランジ
スタ、第二の光感応素子が第二の静電誘導ホトトランジ
スタ、前記増幅素子が静電誘導トランジスタで構成され
たことを特徴とする前記特許請求の範囲第六項記載の光
トリガ・光クエンチ静電誘導サイリスタ。 - (8)単一ゲート形静電誘導サイリスタとそのゲートに
接続された第一の光感応素子と、さらに該単一ゲート形
静電誘導サイリスタのゲートに接続された増幅素子と、
その増幅素子のゲートに接続された第二及び第三の光感
応素子と、第一及び第三の光感応素子へ第一及び第三の
光信号をほぼ同時に照射する複数もしくは単一の光源及
び伝送媒体手段と、第二の光感応素子へ第二の光信号を
照射する光源及び伝送媒体手段とから構成され、第一及
び第三の光信号によって該単一ゲート形静電誘導サイリ
スタがターン・オンされ、第二の光信号によって該単一
ゲート形静電誘導サイリスタがターン・オフされること
を特徴とする光トリガ・光クエンチ静電誘導サイリスタ
。 - (9)第一の光感応素子及び増幅素子がそれぞれ静電誘
導ホトサイリスタ、静電誘導サイリスタで構成され、第
二及び第三の光感応素子がそれぞれ静電誘導ホトトラン
ジスタで構成されたことを特徴とする前記特許請求の範
囲第八項記載の光トリガ・光クエンチ静電誘導サイリス
タ。 - (10)単一ゲート形静電誘導サイリスタと、そのゲー
トに接続された第一及び第二の増幅素子と、該第一及び
第二の増幅素子のゲートに接続された第一及び第二の光
感応素子と、第一の光感応素子へ第一の光信号を照射す
る光源及び伝送媒体手段と、第二の光感応素子へ第二の
光信号を照射する光源及び伝送媒体手段とから構成され
、第二の光信号によって該単一ゲート形静電誘導サイリ
スタがターン・オンされ、第一の光信号によって該単一
ゲート形静電誘導サイリスタがターン・オフされること
を特徴とする光トリガ・光クエンチ静電誘導サイリスタ
。 - (11)第一の増幅素子がpチャンネルMOS形静電誘
導トランジスタ、第二の増幅素子がnチャンネルMOS
形静電誘導トランジスタ、第一及び第二の光感応素子が
静電誘導ホトトランジスタで構成されたことを特徴とす
る前記特許請求の範囲第十項記載の光トリガ・光クエン
チ静電誘導サイリスタ。 - (12)ダブルゲート形静電誘導サイリスタと、その第
一ゲート及び第二ゲートのそれぞれに接続された、前記
特許請求の範囲第一項〜第十一項記載の単一ゲート形静
電誘導サイリスタのゲートに接続された光トリガ・光ク
エンチ回路と、前記特許請求の範囲第一項〜第十一項記
載の光源及び伝送媒体手段とで構成されたことを特徴と
する光トリガ・光クエンチ静電誘導サイリスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59175734A JP2920832B2 (ja) | 1984-08-22 | 1984-08-22 | 光トリガ・光クエンチ静電誘導サイリスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59175734A JP2920832B2 (ja) | 1984-08-22 | 1984-08-22 | 光トリガ・光クエンチ静電誘導サイリスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6154871A true JPS6154871A (ja) | 1986-03-19 |
JP2920832B2 JP2920832B2 (ja) | 1999-07-19 |
Family
ID=16001304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59175734A Expired - Fee Related JP2920832B2 (ja) | 1984-08-22 | 1984-08-22 | 光トリガ・光クエンチ静電誘導サイリスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2920832B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55128870A (en) * | 1979-03-26 | 1980-10-06 | Semiconductor Res Found | Electrostatic induction thyristor and semiconductor device |
-
1984
- 1984-08-22 JP JP59175734A patent/JP2920832B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55128870A (en) * | 1979-03-26 | 1980-10-06 | Semiconductor Res Found | Electrostatic induction thyristor and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2920832B2 (ja) | 1999-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4409501A (en) | Power-on reset circuit | |
US5592115A (en) | Voltage booster circuit of the charge-pump type with a bootstrapped oscillator | |
JPH05102825A (ja) | バツフアー型データ出力段cmos論理回路 | |
WO1990005383A1 (en) | Optical semiconductor device having a zero-crossing function | |
US3622812A (en) | Bipolar-to-mos interface stage | |
JPS6251316A (ja) | 一方向導通形スイツチング回路 | |
AU612541B2 (en) | Improvements in gate pulse generator for static var compensator | |
JPS62114325A (ja) | ゲ−ト回路 | |
US4185209A (en) | CMOS boolean logic circuit | |
US4695746A (en) | Substrate potential generating circuit | |
US6147846A (en) | Drive circuit with over-voltage protection for use with pixel cells and other circuits | |
EP0090662A2 (en) | Boosting circuit | |
JPS6154871A (ja) | 光トリガ・光クエンチ静電誘導サイリスタ | |
US4118640A (en) | JFET base junction transistor clamp | |
US4468576A (en) | Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics | |
US11776296B2 (en) | Ultrasonic fingerprint recognition circuit, method for driving same, and display device | |
US3944848A (en) | Voltage sensitive isolation for static logic circuit | |
US3983411A (en) | Frequency divider | |
JP2001016082A (ja) | 半導体保護装置 | |
SU1582352A1 (ru) | Логический элемент | |
KR890013655A (ko) | 집적 메모리 회로 | |
JPS56110263A (en) | Thyristor element | |
JPS60253254A (ja) | Mosトランジスタ閾値の自動設定装置 | |
JPS6154870A (ja) | 光トリガ・光クエンチゲ−ト・タ−ン・オフ・サイリスタ | |
US4380705A (en) | Digital semiconductor circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |