JPS6154871A - 光トリガ・光クエンチ静電誘導サイリスタ - Google Patents
光トリガ・光クエンチ静電誘導サイリスタInfo
- Publication number
- JPS6154871A JPS6154871A JP59175734A JP17573484A JPS6154871A JP S6154871 A JPS6154871 A JP S6154871A JP 59175734 A JP59175734 A JP 59175734A JP 17573484 A JP17573484 A JP 17573484A JP S6154871 A JPS6154871 A JP S6154871A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- light
- electrostatic induction
- thyristor
- induction thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、光だけでターン・オン、ターン・オフできる
静電誘導サイリスタに関し、産業上、中小電力から大電
力の変換装置として利用されるものである。
静電誘導サイリスタに関し、産業上、中小電力から大電
力の変換装置として利用されるものである。
〔従来の技術〕
ＳＩサイリスタの光によるオン・オフ動作に関しては、
本願発明者によって既に提案され、「静電誘導サイリス
タ及び半導体装置」（特願昭５４−３６０７９号、特開
昭５５−１２８８７０号）及び、「光クエンチ可能なサ
イリスタ装置」（特願昭５９−５４９３７号）に開示さ
れている。
本願発明者によって既に提案され、「静電誘導サイリス
タ及び半導体装置」（特願昭５４−３６０７９号、特開
昭５５−１２８８７０号）及び、「光クエンチ可能なサ
イリスタ装置」（特願昭５９−５４９３７号）に開示さ
れている。
第１図（ａｌには、上述の特願昭５４−３６０７９号（
特開昭５５−１２８８７０号）の回路構成例を示す。ま
た、第１図ｆｂｌには、トリガ用光パルスＬＴＩＩとク
エンチ用光パルスＬＱ１２の駆動波形ＶＬＴ １３、Ｖ
ＬＱ１４、及びその時のＳ Ｉ Ｔｈ％ １のアノード
Ａ２の電位波形ＶＡＫ １５を示す。第１図（ａｌのＳ
ＩサイリスタＳ Ｉ ’ｒｈｙ、 １のアノードＡ２は
負荷抵抗ＲＬ ９を介してｖ＝１０にノイイアスされて
（・る。
特開昭５５−１２８８７０号）の回路構成例を示す。ま
た、第１図ｆｂｌには、トリガ用光パルスＬＴＩＩとク
エンチ用光パルスＬＱ１２の駆動波形ＶＬＴ １３、Ｖ
ＬＱ１４、及びその時のＳ Ｉ Ｔｈ％ １のアノード
Ａ２の電位波形ＶＡＫ １５を示す。第１図（ａｌのＳ
ＩサイリスタＳ Ｉ ’ｒｈｙ、 １のアノードＡ２は
負荷抵抗ＲＬ ９を介してｖ＝１０にノイイアスされて
（・る。
３ Ｉ Ｔｈｙ、 １のゲートＧ４は、光トリガ用光感
応素子ＴＤ５を介して正の電圧Ｖｔ ７に、ｚＨバイア
スれていると共に、光クエンチ用光感応素子ＱＤ６を介
して負の電圧ｖｑ８にバイアスされている。
応素子ＴＤ５を介して正の電圧Ｖｔ ７に、ｚＨバイア
スれていると共に、光クエンチ用光感応素子ＱＤ６を介
して負の電圧ｖｑ８にバイアスされている。
Ｓ Ｉ Ｔｈｙ、 １のカソードは接地されている。Ｔ
Ｄ５、ＴＤ６は、光を照射することにより抵抗が小さく
なる光感応素子である。ここで、光が照射されていない
状態でのＴＤ５の抵抗をＲＴＤ（ＯＦＦ）、ＬＴＩＩが
照射されている状態でのＴＤ５の抵抗をＲＴＤ （ＯＮ
）、光が照射されていない状態でのＱＤ６の抵抗をＲＱ
Ｄ （ＯＦＦ）、ＬＱ１２が照射されている状態でのＱ
Ｄ６の抵抗をＲＱＤ（ＯＮ）とする。ＬＴＩＩ、ＬＱ１
２共に切れている状態において、Ｓ Ｉ ’ｒｈｙ、
１のゲー１−Ｇ４は、ＲＴＤ（ＯＦＦ）を介してＶｔ
７にバイアスされていると同時にＲＱＤ （ＯＦ Ｆ
）を介してＶｑ８゛にバイアスされている。この状態で
の０４の電位が、ＳＩ ’ｒｈｙ、 １がｖ／ＡＫをブ
ロックできる値になる様に、ＴＤ５、ＱＤ６の特性及び
Ｖｔ７、Ｖｑ ｓは選ばれる。次にＬＴＩＩがＴＤ５１
ζ照射されると０４は、ＲＴＤ （ＯＮ ）を通してＶ
ｔ ７にバイアスされ、アノードＡ２及びカソードに３
からのキャリアの注入が励起され、５ＩＴｈ７．１はオ
ンする。Ｇ４の電位変化の速度は、ＴＤ５の光応答速度
と、−ＲＴＤ（ＯＮ）を通してＳ Ｉ ’ｒｈｙ、 １
のゲートＧ４の入力容量が充電される時定数で決まる。
Ｄ５、ＴＤ６は、光を照射することにより抵抗が小さく
なる光感応素子である。ここで、光が照射されていない
状態でのＴＤ５の抵抗をＲＴＤ（ＯＦＦ）、ＬＴＩＩが
照射されている状態でのＴＤ５の抵抗をＲＴＤ （ＯＮ
）、光が照射されていない状態でのＱＤ６の抵抗をＲＱ
Ｄ （ＯＦＦ）、ＬＱ１２が照射されている状態でのＱ
Ｄ６の抵抗をＲＱＤ（ＯＮ）とする。ＬＴＩＩ、ＬＱ１
２共に切れている状態において、Ｓ Ｉ ’ｒｈｙ、
１のゲー１−Ｇ４は、ＲＴＤ（ＯＦＦ）を介してＶｔ
７にバイアスされていると同時にＲＱＤ （ＯＦ Ｆ
）を介してＶｑ８゛にバイアスされている。この状態で
の０４の電位が、ＳＩ ’ｒｈｙ、 １がｖ／ＡＫをブ
ロックできる値になる様に、ＴＤ５、ＱＤ６の特性及び
Ｖｔ７、Ｖｑ ｓは選ばれる。次にＬＴＩＩがＴＤ５１
ζ照射されると０４は、ＲＴＤ （ＯＮ ）を通してＶ
ｔ ７にバイアスされ、アノードＡ２及びカソードに３
からのキャリアの注入が励起され、５ＩＴｈ７．１はオ
ンする。Ｇ４の電位変化の速度は、ＴＤ５の光応答速度
と、−ＲＴＤ（ＯＮ）を通してＳ Ｉ ’ｒｈｙ、 １
のゲートＧ４の入力容量が充電される時定数で決まる。
よって、高速ターン・オンを実現するには、ＴＤ５は高
速で高感度であることが要求される。ＳＩ’ｒｈｙ、
１がオンしている状態でＱＤ６にＬ Ｑ １２が照射さ
れると、５ＩＴｂ７．１のゲートに蓄積されている正孔
がＲＱＤ（ＯＮ）を通して引き抜かれることにより、Ｓ
Ｉ ’ｒｈｙ、 １はオフする。ターン・オフ速度は
、ＱＤ６の光応答速度と、ＲＱＤ（ＯＮ）を通してゲー
トの容量１こ蓄積されている°正孔を引き抜（時定数及
び、Ｓ Ｉ Ｔｈｙ、 １の第２ベースに蓄積している
電子の寿命で決まる。このため、高速光クエンチを実現
するためにはＱＤ６は高速、高感度であることが要求さ
れる。
速で高感度であることが要求される。ＳＩ’ｒｈｙ、
１がオンしている状態でＱＤ６にＬ Ｑ １２が照射さ
れると、５ＩＴｂ７．１のゲートに蓄積されている正孔
がＲＱＤ（ＯＮ）を通して引き抜かれることにより、Ｓ
Ｉ ’ｒｈｙ、 １はオフする。ターン・オフ速度は
、ＱＤ６の光応答速度と、ＲＱＤ（ＯＮ）を通してゲー
トの容量１こ蓄積されている°正孔を引き抜（時定数及
び、Ｓ Ｉ Ｔｈｙ、 １の第２ベースに蓄積している
電子の寿命で決まる。このため、高速光クエンチを実現
するためにはＱＤ６は高速、高感度であることが要求さ
れる。
第２図には、前述の特願昭５９−５４９３７号の回路構
成例を示す。第２図のＳＩサイリスタ５ＩＴｈｙ、２１
のアノードＡ２２は、負荷抵抗Ｒｔ、 ２７を介してＶ
ｉＫ２Ｂにバイアスされている。Ｓ Ｉ Ｔｈｙ、 ’
ｌｌのゲートＧ２４は、光クエンチ用光感応素子ＱＤ２
５を介して負の電圧ｖｑ ２６１こバイアスされている
。
成例を示す。第２図のＳＩサイリスタ５ＩＴｈｙ、２１
のアノードＡ２２は、負荷抵抗Ｒｔ、 ２７を介してＶ
ｉＫ２Ｂにバイアスされている。Ｓ Ｉ Ｔｈｙ、 ’
ｌｌのゲートＧ２４は、光クエンチ用光感応素子ＱＤ２
５を介して負の電圧ｖｑ ２６１こバイアスされている
。
Ｓ Ｉ ’ｒｈｙ、 ２１のカソードに２３は、接地さ
れている。
れている。
ＬＴ２９はトリガ用光パルスで、ＬＱ３０はクエンチ用
光パルスである。ＬＴ２９とＬＱ３０は、第１図（ａｌ
のＬＴＩＩとＬ Ｑ １２の駆動パルｘ ＶＬＴ １３
、ｖｔ、Ｇ１４と同じタイミングで駆動される。ここ
で、光か入射していない状態でのＱＤ２５の抵抗をＲＱ
Ｄ（ＯＦＦ）、ＬＱ３０が照射されている状態でのＱ、
Ｄ ２５の抵抗をＲＱＤ（ＯＮ）とする。ＬＴ２９、
ＬＱ ３０ともに切れている状態では、Ｓ Ｉ Ｔｈｙ
、 ２１の’ｒ’−トＧ２４はＲｃ）ｏ（０ＦＦ） を
介Ｌ テＶｑ ２６ ニバイアスされている。この状態
でＧ ２４の電位が、Ｓ Ｉ ’ｒｈｙ、 ２１がＶ’
ＡＫ ２８をブロックできる値になる様に、ＱＤ２５の
特性及びＶｔ２６の値は選ばれる。
光パルスである。ＬＴ２９とＬＱ３０は、第１図（ａｌ
のＬＴＩＩとＬ Ｑ １２の駆動パルｘ ＶＬＴ １３
、ｖｔ、Ｇ１４と同じタイミングで駆動される。ここ
で、光か入射していない状態でのＱＤ２５の抵抗をＲＱ
Ｄ（ＯＦＦ）、ＬＱ３０が照射されている状態でのＱ、
Ｄ ２５の抵抗をＲＱＤ（ＯＮ）とする。ＬＴ２９、
ＬＱ ３０ともに切れている状態では、Ｓ Ｉ Ｔｈｙ
、 ２１の’ｒ’−トＧ２４はＲｃ）ｏ（０ＦＦ） を
介Ｌ テＶｑ ２６ ニバイアスされている。この状態
でＧ ２４の電位が、Ｓ Ｉ ’ｒｈｙ、 ２１がＶ’
ＡＫ ２８をブロックできる値になる様に、ＱＤ２５の
特性及びＶｔ２６の値は選ばれる。
次に、ＬＴ２９がＳ Ｉ ’ｒｈｙ、 ２１に照射され
ると、５ＩＴｂｙ、２１の内部で発生した正孔によりＳ
Ｉ ”ｒｈｙ、 ２１のゲートは正方向の電位にバイ
アスされる。このことで、カソード２３からの電子の注
入及びアノード２２からの正孔の注入が励起されＳ Ｉ
’ｒｈｙ。
ると、５ＩＴｂｙ、２１の内部で発生した正孔によりＳ
Ｉ ”ｒｈｙ、 ２１のゲートは正方向の電位にバイ
アスされる。このことで、カソード２３からの電子の注
入及びアノード２２からの正孔の注入が励起されＳ Ｉ
’ｒｈｙ。
２１はオンする。高速ターン・オンを実現するためには
、Ｓ Ｉ ’ｒｈｙ、 ２１は高速、高感度であること
が必要である。ターン・オフの過程は第１図の動作原理
と同じであるから、ＱＤ２５の特性は高速、高感度であ
ることが必要である。
、Ｓ Ｉ ’ｒｈｙ、 ２１は高速、高感度であること
が必要である。ターン・オフの過程は第１図の動作原理
と同じであるから、ＱＤ２５の特性は高速、高感度であ
ることが必要である。
上述の特願昭５４−３６０７９号（特開昭５５−１２８
８７０号ンの方法で大電力高速動作を実現するためには
、第１図で説明した様に光トリガ月光感応素子ＴＤ５．
光りエンチ用光感応素子ＱＤ６は高速、高感度である必
要がある。上述の特願昭５４−３６０７９号〔特開昭５
５−１２８８７０号〕では、光感応素子としてホトダイ
オード、バイポーラトランジスタ、ショットキーダイオ
ード、サイリスタチするには１．よ°り高屹力Ｆ、−児
涼ｌ必要アＬ、ｌ”Ｓ Ｉ ’ｒｈｙ、 ２１を直接光
でトリガするため４％ Ｅ −ａ−、％ψ・τある か
゛、Ｓ Ｌ 丁 ｈ ｙ、Σ１．＃九マ・ト リ゛刀
゛する□、Ｒヒゎターン・丁ンジ爺、迫呼−Ｆ／Ｉな工
Ｉノ短くＴム丁（リニ１！□、Ｊ ’）大きな電力乃九
：ＸＨ，ｚ夢ヒ゛し７い丁マ１１″”
” ′さらに、単一ゲート型ＳＩサイ
リスタは、第２ベースに蓄積した電子の寿命は第２ベー
ス領域での再結合またはアノードへの拡散で決まるので
、高速クエンチがむずかしい。
８７０号ンの方法で大電力高速動作を実現するためには
、第１図で説明した様に光トリガ月光感応素子ＴＤ５．
光りエンチ用光感応素子ＱＤ６は高速、高感度である必
要がある。上述の特願昭５４−３６０７９号〔特開昭５
５−１２８８７０号〕では、光感応素子としてホトダイ
オード、バイポーラトランジスタ、ショットキーダイオ
ード、サイリスタチするには１．よ°り高屹力Ｆ、−児
涼ｌ必要アＬ、ｌ”Ｓ Ｉ ’ｒｈｙ、 ２１を直接光
でトリガするため４％ Ｅ −ａ−、％ψ・τある か
゛、Ｓ Ｌ 丁 ｈ ｙ、Σ１．＃九マ・ト リ゛刀
゛する□、Ｒヒゎターン・丁ンジ爺、迫呼−Ｆ／Ｉな工
Ｉノ短くＴム丁（リニ１！□、Ｊ ’）大きな電力乃九
：ＸＨ，ｚ夢ヒ゛し７い丁マ１１″”
” ′さらに、単一ゲート型ＳＩサイ
リスタは、第２ベースに蓄積した電子の寿命は第２ベー
ス領域での再結合またはアノードへの拡散で決まるので
、高速クエンチがむずかしい。
以上述べた問題点を解決するために、本発明では第１図
ｆａｔに示す回路の光感応素子として、高速・高感度の
静電誘導ホトトランジスタ（ＳＩＰＴ）、静電誘導ホト
ザイリスク（Ｓ Ｉ Ｐ Ｔｈｙ、）、及び５ＩＰＴと
Ｓ Ｉ Ｐ Ｔｈ）ｒ、の複合回路を用いる。
ｆａｔに示す回路の光感応素子として、高速・高感度の
静電誘導ホトトランジスタ（ＳＩＰＴ）、静電誘導ホト
ザイリスク（Ｓ Ｉ Ｐ Ｔｈｙ、）、及び５ＩＰＴと
Ｓ Ｉ Ｐ Ｔｈ）ｒ、の複合回路を用いる。
その他、光感応素子としてＨＥＭＴ、ＭＯＤＦＥＴｌＰ
ＢＴ、ＨＥＭＴ型ＳＩＴ、ＭＯ３ＳＩ−’ｒ、Ｍｏ５ｓ
ｒ’ｒｈｙ、等もあり得る。上述の方法により、従来の
光トリガ・光クエンチ動作より４．８＝中−”７ケカ、
□、６゜ 単一ゲート型ＳＩサイリスタは、前述した理由からクエ
ンチ速度に限界がある。クエンチ速度のみならずターン
・オシン速度を向上させ効率よいスイッチングを実現す
るため、ホールの注入を制御し電子を吸い出すためのｎ
＋ゲートを設けたものをダブルゲート型ＳＩサイリスタ
という。本発明は、ダブルゲート型ＳＩサイリスタに上
述した高速光オン・オフが実現できる回路を応用するこ
と１ζより、さらに高速なスイッチングが実現できる。
ＢＴ、ＨＥＭＴ型ＳＩＴ、ＭＯ３ＳＩ−’ｒ、Ｍｏ５ｓ
ｒ’ｒｈｙ、等もあり得る。上述の方法により、従来の
光トリガ・光クエンチ動作より４．８＝中−”７ケカ、
□、６゜ 単一ゲート型ＳＩサイリスタは、前述した理由からクエ
ンチ速度に限界がある。クエンチ速度のみならずターン
・オシン速度を向上させ効率よいスイッチングを実現す
るため、ホールの注入を制御し電子を吸い出すためのｎ
＋ゲートを設けたものをダブルゲート型ＳＩサイリスタ
という。本発明は、ダブルゲート型ＳＩサイリスタに上
述した高速光オン・オフが実現できる回路を応用するこ
と１ζより、さらに高速なスイッチングが実現できる。
以下、図面を参照して本発明の詳細な説明する。第３図
（ａｌ、（ｂｌは、本願発明による単一レート型ＳＩサ
イリスタの光トリガ・光クエンチ回路の実施例の１つで
ある。第３図［ａｌて５ＩＴｈｙ。
（ａｌ、（ｂｌは、本願発明による単一レート型ＳＩサ
イリスタの光トリガ・光クエンチ回路の実施例の１つで
ある。第３図［ａｌて５ＩＴｈｙ。
３１は単一ゲート型ＳＩサイリスタである。Ｓｌ’ｒｈ
ｙ、 ３１のアノードＡ３２は、負荷抵抗ＲＬ４３を介
してＶｋｐ、４４にバイアスされている。Ｓ Ｉ Ｔｈ
ｙ、 ３１のゲートＧ３４は、光トリガ用ｐ−ｃｈ、Ｓ
１．ＰＴＴＴ３５のドレイン及び、光クエンチ用ｐ −
ｃｈ。
ｙ、 ３１のアノードＡ３２は、負荷抵抗ＲＬ４３を介
してＶｋｐ、４４にバイアスされている。Ｓ Ｉ Ｔｈ
ｙ、 ３１のゲートＧ３４は、光トリガ用ｐ−ｃｈ、Ｓ
１．ＰＴＴＴ３５のドレイン及び、光クエンチ用ｐ −
ｃｈ。
５ＩＰＴＱＴ３６のソースに接続されている。ＳＩ ’
ｒｈｙ、ａ１のカソードに３３は接地されている。光ト
リガ用ｐ−ｃｈ Ｓ Ｉ ＰＴ ＴＴ３５のソースは、
正の電圧Ｖｓ ｒ ３７１こバイアスされていて、ＴＴ
３５のゲートは、Ｒｃｔ３９を介してＶにｔ４１にバイ
アスされている。光クエン用５ＩＰＴＱＴ３６のドレイ
ンは、 負の電圧Ｖｏｑ３８にバイアスされてい
て、ＱＴ３６のゲートは、ＲＧ９４０を介してＶＧｑ
４２にバイアスされている。ＬＴ４５は、トリガ用光パ
ルス、ＬＱ ４６は、クエンチ用光パルスである。第３
図（ｂｌにおいて、ＶＬＴ４７は、Ｌ、Ｔ４５の駆動波
形であり、ＶＬＱ ４８ ハ、ＬＱ４８の駆動波形テア
ル。ＶＡＫ ４９ ハ、Ｓ Ｉ Ｔｈｙ、 ３１のアノ
ードＡ３２の電位波形を示している。
ｒｈｙ、ａ１のカソードに３３は接地されている。光ト
リガ用ｐ−ｃｈ Ｓ Ｉ ＰＴ ＴＴ３５のソースは、
正の電圧Ｖｓ ｒ ３７１こバイアスされていて、ＴＴ
３５のゲートは、Ｒｃｔ３９を介してＶにｔ４１にバイ
アスされている。光クエン用５ＩＰＴＱＴ３６のドレイ
ンは、 負の電圧Ｖｏｑ３８にバイアスされてい
て、ＱＴ３６のゲートは、ＲＧ９４０を介してＶＧｑ
４２にバイアスされている。ＬＴ４５は、トリガ用光パ
ルス、ＬＱ ４６は、クエンチ用光パルスである。第３
図（ｂｌにおいて、ＶＬＴ４７は、Ｌ、Ｔ４５の駆動波
形であり、ＶＬＱ ４８ ハ、ＬＱ４８の駆動波形テア
ル。ＶＡＫ ４９ ハ、Ｓ Ｉ Ｔｈｙ、 ３１のアノ
ードＡ３２の電位波形を示している。
ＬＴ４５、ＬＱ４６ともに切れている状態では、Ｔ Ｔ
３５のゲートは、ＲＧ仁３９を介してＶ（、ｔ４１が
加えられていて逆バイアスされているので、ＴＴ３５は
、オフしている。同様にＱ Ｔ ３６もオフしている。
３５のゲートは、ＲＧ仁３９を介してＶ（、ｔ４１が
加えられていて逆バイアスされているので、ＴＴ３５は
、オフしている。同様にＱ Ｔ ３６もオフしている。
この状態でのＴＴ３５、及びＱＴ３６のソース・ドレイ
ン間の抵抗をそれぞれＲＴＴ （ＯＦ Ｆ）、ＲＱＴ
（ＯＦＦ）とする。この時、Ｓ Ｉ ’ｒｈｙ、 ３１
のゲ−１Ｇ５４は、ＲＴＴ（ＯＦＦ）を介してＶｓｔ３
７にバイアスされていると共に、ＲＱＴ（ＯＦＦ）を介
してＶＤｑ３８にバイアスされている。Ｇ３４のバイア
ス点は、Ｓ Ｉ ’ｒｈｙ、ａｔが■入Ｋをブロックで
きる様に選ばれる。次に、ＬＴ４５がＴＴ３５に照射さ
れると、Ｔ Ｔ ３５内に入射した光によってＴＴ３５
内の空乏層及び空乏層の端から電子の拡散距離以内の領
域で発生する電子は、Ｔ Ｔ ３５のゲートに引き寄せ
られＲＧｔ３９を通して外部に流れる。この光による電
子電流を１ｅｐｈとし、ＴＴ３５のゲート内に流れる方
向を正とする。１ｅｐｈによりＲＧｔ３９の両端では１
ｅｐｈ Ｘ Ｒａｔの電圧降下が起こりＴＴ３５’のゲ
ート電位は１ｅｐｈ Ｘ Ｒにｔだけ負の方向に動く。
ン間の抵抗をそれぞれＲＴＴ （ＯＦ Ｆ）、ＲＱＴ
（ＯＦＦ）とする。この時、Ｓ Ｉ ’ｒｈｙ、 ３１
のゲ−１Ｇ５４は、ＲＴＴ（ＯＦＦ）を介してＶｓｔ３
７にバイアスされていると共に、ＲＱＴ（ＯＦＦ）を介
してＶＤｑ３８にバイアスされている。Ｇ３４のバイア
ス点は、Ｓ Ｉ ’ｒｈｙ、ａｔが■入Ｋをブロックで
きる様に選ばれる。次に、ＬＴ４５がＴＴ３５に照射さ
れると、Ｔ Ｔ ３５内に入射した光によってＴＴ３５
内の空乏層及び空乏層の端から電子の拡散距離以内の領
域で発生する電子は、Ｔ Ｔ ３５のゲートに引き寄せ
られＲＧｔ３９を通して外部に流れる。この光による電
子電流を１ｅｐｈとし、ＴＴ３５のゲート内に流れる方
向を正とする。１ｅｐｈによりＲＧｔ３９の両端では１
ｅｐｈ Ｘ Ｒａｔの電圧降下が起こりＴＴ３５’のゲ
ート電位は１ｅｐｈ Ｘ Ｒにｔだけ負の方向に動く。
ゲートの逆バイアスが小さくなるためＴＴ３５のソース
・ドレイン間の抵抗が小さくなりＶｓｔ３７によりＧ
３４は正方向の電圧にバイアスされる。
・ドレイン間の抵抗が小さくなりＶｓｔ３７によりＧ
３４は正方向の電圧にバイアスされる。
ＬＴ４５が照射された状態でのＴ Ｔ ３５のソース。
ドレイ７間の抵抗をＲＴＴ（ＯＮ）とすれば、Ｇ３４は
、ＲＴＴ （ＯＮ）を介してＶｓｔ３７にバイアスされ
る。Ｇ ３４が正方向の電圧にバイアスされることによ
り、Ｓ Ｉ ’ｒｈｙ、 ３１のカソードＫ ３３から
電子の注入が起こり、アノードＡ３２から正孔の注入が
起き、Ｓ Ｉ Ｔｈｙ、 ３１はオンする。Ｓｌサイリ
スタは、ポテンシャル制御であり、ゲーｒツ（力容ユも
小さいので、非常に小さな電流を流し込むだけでオンさ
せることができる。このことにより５ＩＰＴは小面積の
素子でよい。さらｌこ、５ＩＰＴは、光利得が非常１ζ
大きく、また応答速度も速くできることから、第３図ｆ
ａ）の回路形式では高速な光トリガが実現できる。一度
オンすればＬＴ４５が切れてＴＴ４５がオフ状態になっ
てもＳ Ｉ ’ｒｈｙ、ａｚは、オン状態を保つ。
、ＲＴＴ （ＯＮ）を介してＶｓｔ３７にバイアスされ
る。Ｇ ３４が正方向の電圧にバイアスされることによ
り、Ｓ Ｉ ’ｒｈｙ、 ３１のカソードＫ ３３から
電子の注入が起こり、アノードＡ３２から正孔の注入が
起き、Ｓ Ｉ Ｔｈｙ、 ３１はオンする。Ｓｌサイリ
スタは、ポテンシャル制御であり、ゲーｒツ（力容ユも
小さいので、非常に小さな電流を流し込むだけでオンさ
せることができる。このことにより５ＩＰＴは小面積の
素子でよい。さらｌこ、５ＩＰＴは、光利得が非常１ζ
大きく、また応答速度も速くできることから、第３図ｆ
ａ）の回路形式では高速な光トリガが実現できる。一度
オンすればＬＴ４５が切れてＴＴ４５がオフ状態になっ
てもＳ Ｉ ’ｒｈｙ、ａｚは、オン状態を保つ。
次にＬＱ４６がＱＴ３６に照射されると、ＱＴ３６がオ
ン状態Ｊζなり、ゲートＧ３４から正孔が引き抜かれ、
Ｇ３４は逆バイアスされＳ Ｉ Ｔｈｙ、３１はオフす
る。高速・高感度の５ＩＰＴを光クエンチ用光感応素子
として用いることにより、短かい時間で正孔を引き抜く
ことができるので、高速な光クエンチが実現できる。
ン状態Ｊζなり、ゲートＧ３４から正孔が引き抜かれ、
Ｇ３４は逆バイアスされＳ Ｉ Ｔｈｙ、３１はオフす
る。高速・高感度の５ＩＰＴを光クエンチ用光感応素子
として用いることにより、短かい時間で正孔を引き抜く
ことができるので、高速な光クエンチが実現できる。
第４図は、本願発明による単一ゲート型Ｓｌサイリスタ
の光トリガ・光クエンチ回路の他の実施例の１つである
。第４図の回路の特徴は、光トリガ用光感応素子として
Ｓ Ｉ ’ｒｈｙ、を用いていることであり、バイアス
電源の数も低減されている。
の光トリガ・光クエンチ回路の他の実施例の１つである
。第４図の回路の特徴は、光トリガ用光感応素子として
Ｓ Ｉ ’ｒｈｙ、を用いていることであり、バイアス
電源の数も低減されている。
第４図（７）Ｓ Ｉサイ１）ｘ９ＳＩＴｈｙ、５０ノｙ
／ −ＦＡ５１は、負荷抵抗ＲＬ ６０を介しＴ−Ｖ’
ＡＫ ６１ ＋ｃ バイアスされている。Ｓ Ｉ ’ｒ
ｈｙ、 ｓｏのゲートＧ５３は、光トリガ用Ｓ Ｉ ’
ｒｈｙ、 ’ｒ、’ｒｈｙ、 ５４のカソードと光クエ
ンチ用ｐ−ｃｈ、 Ｓ Ｉ Ｐ Ｔ Ｑ Ｔ５５ノｖ
−ス、及びＲにｔ ５７に接続されている。Ｔ ’ｒｈ
ｙ、 ５４のアノードは、Ｓ Ｉ ’ｒｈｙ、 ｓｏの
アノードＡ ５１と共通にされ゛てイル。Ｔ′ｒｈｙ、
５４ （Ｄ ’ｒ’ −トハ、ＲＧｔ５７ヲ介シテカ
ソードに接続されている。光クエンチ用ｐ−Ｉ−ｃｈ。
／ −ＦＡ５１は、負荷抵抗ＲＬ ６０を介しＴ−Ｖ’
ＡＫ ６１ ＋ｃ バイアスされている。Ｓ Ｉ ’ｒ
ｈｙ、 ｓｏのゲートＧ５３は、光トリガ用Ｓ Ｉ ’
ｒｈｙ、 ’ｒ、’ｒｈｙ、 ５４のカソードと光クエ
ンチ用ｐ−ｃｈ、 Ｓ Ｉ Ｐ Ｔ Ｑ Ｔ５５ノｖ
−ス、及びＲにｔ ５７に接続されている。Ｔ ’ｒｈ
ｙ、 ５４のアノードは、Ｓ Ｉ ’ｒｈｙ、 ｓｏの
アノードＡ ５１と共通にされ゛てイル。Ｔ′ｒｈｙ、
５４ （Ｄ ’ｒ’ −トハ、ＲＧｔ５７ヲ介シテカ
ソードに接続されている。光クエンチ用ｐ−Ｉ−ｃｈ。
Ｓ Ｉ ＰＴ ＱＴ５５））’ｌｚイアｆｔ、負の電
圧ＶＤＱ５６にバイアスされている。Ｑ Ｔ ５５のゲ
ートは、ＲＧｑ ５８を介してＶＧｑ ５９にバイアス
されている。
圧ＶＤＱ５６にバイアスされている。Ｑ Ｔ ５５のゲ
ートは、ＲＧｑ ５８を介してＶＧｑ ５９にバイアス
されている。
Ｌ Ｔ ６２は、トリガ用光パルスで、Ｌ Ｑ ６３は
、クエンチ用光パルスである。ＬＴ６２、ＬＱ６３は、
第３図の実施例のＬＴ４５、ＬＱ４６と同じタイミング
で駆動される。
、クエンチ用光パルスである。ＬＴ６２、ＬＱ６３は、
第３図の実施例のＬＴ４５、ＬＱ４６と同じタイミング
で駆動される。
第５図は、本発明による単一ゲート型Ｓｌサイリスタの
光トリガ・光クエンチ回路のさらに他の実施例の１つで
ある。第５図の回路の特徴は、光トリガ用光感応素子と
してＳｌサイリスタを用いていることと、光クエンチ用
光感応素子としてもＳｌサイリスタを用いていることで
ある。より大電流のスイッチング動作では、クエンチ用
光感応素子としてＳｌサイリスタを用いることは有効と
なる。第５図のＳＩサイリスタＳ Ｉ Ｔｈｙ、 ６４
のアノードＡ ６５は、負荷抵抗ＲＬ７６を介してＶ’
ＡＫ ７７にバイアスされている。５ＩＴｈｙ、 ６４
（７） ’ｆ −１−Ｇ ６７ ハ、光トリカ用Ｓ
Ｉ Ｔｈｙ。
光トリガ・光クエンチ回路のさらに他の実施例の１つで
ある。第５図の回路の特徴は、光トリガ用光感応素子と
してＳｌサイリスタを用いていることと、光クエンチ用
光感応素子としてもＳｌサイリスタを用いていることで
ある。より大電流のスイッチング動作では、クエンチ用
光感応素子としてＳｌサイリスタを用いることは有効と
なる。第５図のＳＩサイリスタＳ Ｉ Ｔｈｙ、 ６４
のアノードＡ ６５は、負荷抵抗ＲＬ７６を介してＶ’
ＡＫ ７７にバイアスされている。５ＩＴｈｙ、 ６４
（７） ’ｆ −１−Ｇ ６７ ハ、光トリカ用Ｓ
Ｉ Ｔｈｙ。
Ｔ Ｔｈｙ、 ６８ ｃＤ ｈ ソー ）’ 、！：光
クエンチ用５ＩＴｈｙ、Ｑ’ｒｈｙ、 ６９のアノード
、及びＲにｔ ７１ Ｉζ接続されている。Ｔ、Ｔｈｙ
、 ６８のアノードは、Ｓ Ｉ Ｔｈｙ、６４のアノー
ドＡ ６５と共通にされている。丁Ｔｈｅ、 ６８ （
１り ケ−トは、ＲＧＩ ７１を介してＴ ’ｒｈｙ、
６８のカソードに接続されている。Ｑ ’ｒｈｙ、６
９のゲートは、Ｑ Ｔｈｙ、 ６９をオフをするための
ｐ−ｃｈ、 Ｓ Ｉ Ｐ Ｔ Ｔ Ｔ’７２ のソース
に接続されている。Ｑ ’ｒｈｙ、 ６９のカソードは
、負の電圧ＶＫ、７０にバイアスされている。ＴＴ’７
２ノゲートハ、Ｒ’ｃｔ ７４ ヲ介シテｖ′Ｇｔ７５
ニハイアスされていて、ＴＴ７２のドレインは負の電圧
Ｖ’Ｏｔ ７３にバイアスされている。Ｌ Ｔ ７８は
、トリガ用光パルス、ＬＱ７９はクエンチ用光パルス、
ＬＴ’８０はＱ ’ｒｈｙ、 ６９をクエンチするため
のｐ−ｃｈ。
クエンチ用５ＩＴｈｙ、Ｑ’ｒｈｙ、 ６９のアノード
、及びＲにｔ ７１ Ｉζ接続されている。Ｔ、Ｔｈｙ
、 ６８のアノードは、Ｓ Ｉ Ｔｈｙ、６４のアノー
ドＡ ６５と共通にされている。丁Ｔｈｅ、 ６８ （
１り ケ−トは、ＲＧＩ ７１を介してＴ ’ｒｈｙ、
６８のカソードに接続されている。Ｑ ’ｒｈｙ、６
９のゲートは、Ｑ Ｔｈｙ、 ６９をオフをするための
ｐ−ｃｈ、 Ｓ Ｉ Ｐ Ｔ Ｔ Ｔ’７２ のソース
に接続されている。Ｑ ’ｒｈｙ、 ６９のカソードは
、負の電圧ＶＫ、７０にバイアスされている。ＴＴ’７
２ノゲートハ、Ｒ’ｃｔ ７４ ヲ介シテｖ′Ｇｔ７５
ニハイアスされていて、ＴＴ７２のドレインは負の電圧
Ｖ’Ｏｔ ７３にバイアスされている。Ｌ Ｔ ７８は
、トリガ用光パルス、ＬＱ７９はクエンチ用光パルス、
ＬＴ’８０はＱ ’ｒｈｙ、 ６９をクエンチするため
のｐ−ｃｈ。
５ＩＰＴＴＴ’７２１ζ照射される光パルスである。
第５図（ａｌは、Ｌ Ｔ ７８、ＬＱ７９、Ｌ Ｔ’８
ＡれソＴｈの駆動波形ＶＬＴ８０、ＶＬＴ’ ８１、Ｖ
ＬＱ ８２ ト、Ｓ Ｉ ’ｒｈｙ。
ＡれソＴｈの駆動波形ＶＬＴ８０、ＶＬＴ’ ８１、Ｖ
ＬＱ ８２ ト、Ｓ Ｉ ’ｒｈｙ。
６４のアノードＡ ６５の電位波形ＶＡＫを示している
。
。
Ｓ Ｉ ’ｒｈｙ、 ６４をクエンチするために、Ｑ
’ｒｈｙ、 ６９にＬ Ｑ ７９が照射されると、 Ｑ
’ｒｈｙ、 ６９はオンしてＳ Ｉ ’ｒｈｙ、 ６
４がオフする。Ｑ ’ｒｈｙ、 ６９は、一度オンする
とその状態を保つので、Ｑ ’ｒｈｙ、 ６９をオフす
るために、Ｌ Ｔ ７８と同期したＬＴ’８０がＴ Ｔ
’７２に照射される。
’ｒｈｙ、 ６９にＬ Ｑ ７９が照射されると、 Ｑ
’ｒｈｙ、 ６９はオンしてＳ Ｉ ’ｒｈｙ、 ６
４がオフする。Ｑ ’ｒｈｙ、 ６９は、一度オンする
とその状態を保つので、Ｑ ’ｒｈｙ、 ６９をオフす
るために、Ｌ Ｔ ７８と同期したＬＴ’８０がＴ Ｔ
’７２に照射される。
第６図は、本発明による単一ゲート型ＳＩサイリスタの
光トリガ・光クエンチ回路の別の実施例の１つである。
光トリガ・光クエンチ回路の別の実施例の１つである。
第６図の回路の１つの特徴は、光トリガ用光感応素子と
してｐ−ｃｈ、５ＩＰＴを用いることである。第６図の
回路のもう１つの特徴は、クエンチ用素子としてｐ−ｃ
ｈ、 Ｓ Ｉ Ｔを用いて、クエンチ用ｐ −ａｈ、
Ｓ Ｉ Ｔのドライブを高速、高感度のｐ−ａｈ、 Ｓ
Ｉ Ｐ Ｔて行なうことである。このことにより、第
６図の回路では第３図の回路の動作よりも高速の光クエ
ンチが実現できる。
してｐ−ｃｈ、５ＩＰＴを用いることである。第６図の
回路のもう１つの特徴は、クエンチ用素子としてｐ−ｃ
ｈ、 Ｓ Ｉ Ｔを用いて、クエンチ用ｐ −ａｈ、
Ｓ Ｉ Ｔのドライブを高速、高感度のｐ−ａｈ、 Ｓ
Ｉ Ｐ Ｔて行なうことである。このことにより、第
６図の回路では第３図の回路の動作よりも高速の光クエ
ンチが実現できる。
第６図のＳＩサイリスタＳ Ｉ Ｔｈｙ、 ８５のアノ
−）’Ａ８６は、負荷抵抗ＲＬを介してＶ’ＡＫ １０
２にバイアスされている。Ｓ Ｉ ’ｒｈｙ、 ｓｓの
ゲートＧ８８は、光トリガ用ｐ−ｃｈ、 Ｓ Ｉ Ｐ
Ｔ ＴＴ８９のドレイン、及び光クエンチ用ｐ−ｃｈ、
Ｓ Ｉ Ｔ Ｑ Ｔ ９０のソースに接続されてい
る。Ｓ Ｉ ’ｒｈｙ、 ６４のカソードＫ ６６は、
接地されている。ＴＴ８９のソースは、正の電圧Ｖａｔ
９１にバイアスされていて、ＴＴ８９のゲートはＲａ
ｔ ９３を介してＶＧｔ ９５にバイアスされている。
−）’Ａ８６は、負荷抵抗ＲＬを介してＶ’ＡＫ １０
２にバイアスされている。Ｓ Ｉ ’ｒｈｙ、 ｓｓの
ゲートＧ８８は、光トリガ用ｐ−ｃｈ、 Ｓ Ｉ Ｐ
Ｔ ＴＴ８９のドレイン、及び光クエンチ用ｐ−ｃｈ、
Ｓ Ｉ Ｔ Ｑ Ｔ ９０のソースに接続されてい
る。Ｓ Ｉ ’ｒｈｙ、 ６４のカソードＫ ６６は、
接地されている。ＴＴ８９のソースは、正の電圧Ｖａｔ
９１にバイアスされていて、ＴＴ８９のゲートはＲａ
ｔ ９３を介してＶＧｔ ９５にバイアスされている。
Ｑ Ｔ ９０のドレインは、負の電圧ＶＤＱ９２にバイ
アスされている。Ｑ Ｔ ９０のゲートは、ＲＧｑ９４
を介してＶｃｑ ９６にバイアスされていると共に、Ｑ
Ｔ ９０をドライブするための高速、高感度の卜ｃｈ
、 Ｓ ｒ ＰＴ ＱＴ’ ９７のソースに接続されて
いる。
アスされている。Ｑ Ｔ ９０のゲートは、ＲＧｑ９４
を介してＶｃｑ ９６にバイアスされていると共に、Ｑ
Ｔ ９０をドライブするための高速、高感度の卜ｃｈ
、 Ｓ ｒ ＰＴ ＱＴ’ ９７のソースに接続されて
いる。
ＱＴ’９７のドレインは、 Ｖｏｑ ９８にバイアスさ
れていて、ＱＴ’９７のゲートは、Ｒ’ＧＱ ９９を介
してＶ’Ｇｑ１００にバイアスされている。ＬＴ１０３
は、トリガ用光パルス、ＬＱ１０４は、クエンチ用光パ
ルスである。ＬＴ１０３、Ｌ Ｑ １０４は、第３図の
実施例のＬＴ４５、Ｌ Ｑ ４６と同じタイミングで駆
動される。
れていて、ＱＴ’９７のゲートは、Ｒ’ＧＱ ９９を介
してＶ’Ｇｑ１００にバイアスされている。ＬＴ１０３
は、トリガ用光パルス、ＬＱ１０４は、クエンチ用光パ
ルスである。ＬＴ１０３、Ｌ Ｑ １０４は、第３図の
実施例のＬＴ４５、Ｌ Ｑ ４６と同じタイミングで駆
動される。
ＳＩサイリスタを短時間でオフさせるためには、Ｓ■サ
イリスタのゲートから速く正孔を引き抜かなければなら
ない。このために、第３図（ａｌの実施例のＱ Ｔ ３
６、及び第６図の実施例のＱＴ ９０には瞬間的に大電
流が流れる。よってＱＴ３６、ＱＴ９０は、ある程度の
大面積化が必要となる。ところが、同じ光エネルギーで
駆動する場合には、面積の大きな素子の応答速度は遅（
なってしまう。第６図の実施例は、上述の問題を解決す
る手段としてＱＴ’９７を採用している。ＱＴ ９０を
ドライブするには微弱な電流しか必要としないからＱＴ
’９７は小さなｐ−ｃｈ、５ＩＰＴを用いればよい、す
なわち、ＱＴ９０は、高速、高感度のｐ−ｃｈ、 Ｓ
Ｉ Ｐ Ｔ ｌζよりドライブされるから、ＳＩ Ｔｈ
ｙ、 ８５は高速光クエンチが実現できる。
イリスタのゲートから速く正孔を引き抜かなければなら
ない。このために、第３図（ａｌの実施例のＱ Ｔ ３
６、及び第６図の実施例のＱＴ ９０には瞬間的に大電
流が流れる。よってＱＴ３６、ＱＴ９０は、ある程度の
大面積化が必要となる。ところが、同じ光エネルギーで
駆動する場合には、面積の大きな素子の応答速度は遅（
なってしまう。第６図の実施例は、上述の問題を解決す
る手段としてＱＴ’９７を採用している。ＱＴ ９０を
ドライブするには微弱な電流しか必要としないからＱＴ
’９７は小さなｐ−ｃｈ、５ＩＰＴを用いればよい、す
なわち、ＱＴ９０は、高速、高感度のｐ−ｃｈ、 Ｓ
Ｉ Ｐ Ｔ ｌζよりドライブされるから、ＳＩ Ｔｈ
ｙ、 ８５は高速光クエンチが実現できる。
第７図は、本発明による単一ゲート型ＳＩサイリスタの
光トリガ・光クエンチ回路のさらに別の実施例の１つで
ある。第７図の回路の特徴の１つは、光トリガ用光感応
素子としてＳ Ｉ Ｔｈｙを用いることである。第７図
の回路のもう１つの特徴は、クエンチ用素子としてＳ
Ｉ Ｔｈｙ、を用いてクエンチ用Ｓ Ｉ Ｔｈｙ、の光
トリガ、光クエンチを高速、高感度のｐ−ｃｈ、５ＩＰ
Ｔで行なうことである。このことにより、第７図の回路
では、第５図の回路の動作よりも高速の光クエンチが実
現てきる。
光トリガ・光クエンチ回路のさらに別の実施例の１つで
ある。第７図の回路の特徴の１つは、光トリガ用光感応
素子としてＳ Ｉ Ｔｈｙを用いることである。第７図
の回路のもう１つの特徴は、クエンチ用素子としてＳ
Ｉ Ｔｈｙ、を用いてクエンチ用Ｓ Ｉ Ｔｈｙ、の光
トリガ、光クエンチを高速、高感度のｐ−ｃｈ、５ＩＰ
Ｔで行なうことである。このことにより、第７図の回路
では、第５図の回路の動作よりも高速の光クエンチが実
現てきる。
第７図の’ＳＩサイリスタＳ Ｉ ’ｒｈｙ、 １０５
のアノ−トＡ １０６ ＋！、負荷抵抗ＲＬ １２１を
介Ｌ テＶ’ＡＫ１２２番こバイアスされている。Ｓ
Ｉ Ｔｈｙ、 １０５のゲートＧ １０８は、光トリガ
用Ｓ Ｉ Ｔｈｙ、 ’ｒ、’ｒｈｙ、 １０９ のカ
ソードとクエンチ用Ｓ Ｉ Ｔｈｙ、 Ｑ Ｔｈｙ、
１１０のアノード、及びＲＧｔ １１２に接続されてい
る。Ｓ Ｉ ’ｒｈｙ。
のアノ−トＡ １０６ ＋！、負荷抵抗ＲＬ １２１を
介Ｌ テＶ’ＡＫ１２２番こバイアスされている。Ｓ
Ｉ Ｔｈｙ、 １０５のゲートＧ １０８は、光トリガ
用Ｓ Ｉ Ｔｈｙ、 ’ｒ、’ｒｈｙ、 １０９ のカ
ソードとクエンチ用Ｓ Ｉ Ｔｈｙ、 Ｑ Ｔｈｙ、
１１０のアノード、及びＲＧｔ １１２に接続されてい
る。Ｓ Ｉ ’ｒｈｙ。
１０５のカソードは、接地されている。Ｔ、Ｔｈｙ、１
０９のアノードは、Ｓ Ｉ ’ｒｈｙ、 １０５のアノ
ードＡ １０６と共通に接続されていて、Ｔ ’ｒｈｙ
、 １０９のゲートは、Ｒ（、ｔ １１２を介して’ｒ
、’ｒｈｙ、 １０９のカソードに接続されている。Ｑ
’ｒｈｙ、 １１０のゲートは、・Ｑ ’ｒｈｙ、
１１０をトリガするためのｐ−ｃｈ、 Ｓ Ｉ Ｐ Ｔ
Ｑ Ｔ １１３のドレイン、及びＱ ’ｒｈｙ、 １
１０をクエンチするためのｐ −ｃｈ。
０９のアノードは、Ｓ Ｉ ’ｒｈｙ、 １０５のアノ
ードＡ １０６と共通に接続されていて、Ｔ ’ｒｈｙ
、 １０９のゲートは、Ｒ（、ｔ １１２を介して’ｒ
、’ｒｈｙ、 １０９のカソードに接続されている。Ｑ
’ｒｈｙ、 １１０のゲートは、・Ｑ ’ｒｈｙ、
１１０をトリガするためのｐ−ｃｈ、 Ｓ Ｉ Ｐ Ｔ
Ｑ Ｔ １１３のドレイン、及びＱ ’ｒｈｙ、 １
１０をクエンチするためのｐ −ｃｈ。
Ｓ Ｉ ＰＴ Ｔ’Ｔ １１４のソースに接続されてい
る。Ｑ’ｒｈｙ、 １１０のカソードは、負の電圧ｖＤ
、１１１にバイアスされている。ＱＴ１１３のソースは
ｖＳｑ １１５１とバイアスされていて、Ｑ Ｔ １１
３のゲートは、ＲＧｑ１１７を介してＶｃｑ １１９に
バイアスされている。Ｔ’Ｔ１１４のドレインは、Ｖｏ
ｔ’ｌ１６にバイアスされていて、Ｔ’Ｔ １１４ ノ
ゲートハ、ＲＧｔ’ｌｌＢを介Ｌ Ｔ、 Ｖｃｔ’１２
０ ニハイアスされている。Ｌ Ｔ １２３は、トリガ
用光パルス、Ｌ Ｑ １２４は、ＱＴ１１３をドライブ
するための光パルス、Ｌ Ｔ’ １２５は、Ｔ’Ｔ １
１４をドライブするための光パルスである。Ｌ Ｔ １
２３ 、Ｌ Ｔ’１２５、及びＬ Ｑ １２４は、第５
図ｆａｔ ）実施例ノＬＴ７８、ＬＴ′８０、及びＬ
Ｑ ７９と同じタイミングで駆動される。
る。Ｑ’ｒｈｙ、 １１０のカソードは、負の電圧ｖＤ
、１１１にバイアスされている。ＱＴ１１３のソースは
ｖＳｑ １１５１とバイアスされていて、Ｑ Ｔ １１
３のゲートは、ＲＧｑ１１７を介してＶｃｑ １１９に
バイアスされている。Ｔ’Ｔ１１４のドレインは、Ｖｏ
ｔ’ｌ１６にバイアスされていて、Ｔ’Ｔ １１４ ノ
ゲートハ、ＲＧｔ’ｌｌＢを介Ｌ Ｔ、 Ｖｃｔ’１２
０ ニハイアスされている。Ｌ Ｔ １２３は、トリガ
用光パルス、Ｌ Ｑ １２４は、ＱＴ１１３をドライブ
するための光パルス、Ｌ Ｔ’ １２５は、Ｔ’Ｔ １
１４をドライブするための光パルスである。Ｌ Ｔ １
２３ 、Ｌ Ｔ’１２５、及びＬ Ｑ １２４は、第５
図ｆａｔ ）実施例ノＬＴ７８、ＬＴ′８０、及びＬ
Ｑ ７９と同じタイミングで駆動される。
第８図（ａｌは、本曇発明による相補形Ｍｏ５ｓＩＴを
用いる単一ゲート形ＳＩサイリスタの光トリガ・光クエ
ンチ回路の実施例の１っである。
用いる単一ゲート形ＳＩサイリスタの光トリガ・光クエ
ンチ回路の実施例の１っである。
第８図（ａｌの回路の特徴は、光トリガ・光クエンチ回
路に、相補形ＭＯＳ５ ＩＴ （Ｃ，ＭＯ８Ｓ ＩＴ）
と接合形５ＩＰＴの混合回路を用いることである。低消
費電力のＣＭＯ３ＳＩＴと高光感度の５ＩＰＴを組み合
わせることにより、微弱な光パワーで、光トリガ・光ク
エンチが実現できる。
路に、相補形ＭＯＳ５ ＩＴ （Ｃ，ＭＯ８Ｓ ＩＴ）
と接合形５ＩＰＴの混合回路を用いることである。低消
費電力のＣＭＯ３ＳＩＴと高光感度の５ＩＰＴを組み合
わせることにより、微弱な光パワーで、光トリガ・光ク
エンチが実現できる。
第８図（ａｌのｓＩサイリスタＳ Ｉ ’ｒｈｙ、３０
０のアノードＡ３０１ハ負荷抵抗ＲＬ ３１４を介しＴ
−ＶｉＫ３１５にバイアスされていて、カソードに３０
２は接地されている。Ｓ Ｉ ’ｒｈｙ、 ａｏｏのゲ
ートＧ３０３は、ｐ−ｃｈ、 Ｍ ＯＳ ３０４とｎ−
ｃｈ、 ＭＯ３３０５で構成されるＣＭＯＳインバータ
の出力に接続されている。
０のアノードＡ３０１ハ負荷抵抗ＲＬ ３１４を介しＴ
−ＶｉＫ３１５にバイアスされていて、カソードに３０
２は接地されている。Ｓ Ｉ ’ｒｈｙ、 ａｏｏのゲ
ートＧ３０３は、ｐ−ｃｈ、 Ｍ ＯＳ ３０４とｎ−
ｃｈ、 ＭＯ３３０５で構成されるＣＭＯＳインバータ
の出力に接続されている。
ｐ−ｃｈ、 ＭＯ３３０４（７） ７−スハＶｔ ３０
８１ｃバーイア スされテイテ、ｎ−ｃｈ、 ＭＯＳ
３０５のソースはｖｑ３０９にバイアスされている。Ｃ
ＭＯＳインバータの入力は、光トリガ用ｐ−ｃｈ、 Ｓ
Ｉ Ｐ Ｔ Ｔ ＴａＯ２のソース、及び光クエンチ
用ｐ−ｃｈ、 Ｓ Ｉ ＰＴ ＱＴ３０７のドレイン
に接続されている。Ｔ Ｔ ３０６ のドレインは、
ｖｑ ３０９にバイアスされていて、ＴＴ３０６０：）
’ｆ −トハＲＧｔ ３１０ ’ｅ介Ｌ Ｔ、 Ｖｃ
ｔ ３１２ ＩＣバイアスされている。Ｑ Ｔ ３０７
のソースは、Ｖｒ３０８にバイアスされていて、Ｑ Ｔ
３０７のゲートは、Ｒｃｑ ３１１を介してＶｃｑ
３１３にバイアスされている。Ｌ Ｔ ３１６は、トリ
ガ用光パルス、ＬＱ３１７は、クエンチ用光パルスを示
している。第８図（ｂｌは、Ｌ、 Ｔ ３１６、Ｌ Ｑ
３１７のそれぞれの駆動パルス波形ＶＬＴ ３１８、
ＶＬＱ ３１９ トＳ Ｉ Ｔｈｙ、 ３００ ノアノ
ード電位波形ＹＡＫ ３２０を示している。
８１ｃバーイア スされテイテ、ｎ−ｃｈ、 ＭＯＳ
３０５のソースはｖｑ３０９にバイアスされている。Ｃ
ＭＯＳインバータの入力は、光トリガ用ｐ−ｃｈ、 Ｓ
Ｉ Ｐ Ｔ Ｔ ＴａＯ２のソース、及び光クエンチ
用ｐ−ｃｈ、 Ｓ Ｉ ＰＴ ＱＴ３０７のドレイン
に接続されている。Ｔ Ｔ ３０６ のドレインは、
ｖｑ ３０９にバイアスされていて、ＴＴ３０６０：）
’ｆ −トハＲＧｔ ３１０ ’ｅ介Ｌ Ｔ、 Ｖｃ
ｔ ３１２ ＩＣバイアスされている。Ｑ Ｔ ３０７
のソースは、Ｖｒ３０８にバイアスされていて、Ｑ Ｔ
３０７のゲートは、Ｒｃｑ ３１１を介してＶｃｑ
３１３にバイアスされている。Ｌ Ｔ ３１６は、トリ
ガ用光パルス、ＬＱ３１７は、クエンチ用光パルスを示
している。第８図（ｂｌは、Ｌ、 Ｔ ３１６、Ｌ Ｑ
３１７のそれぞれの駆動パルス波形ＶＬＴ ３１８、
ＶＬＱ ３１９ トＳ Ｉ Ｔｈｙ、 ３００ ノアノ
ード電位波形ＹＡＫ ３２０を示している。
Ｓ Ｉ Ｔｂｙ、 ３００が、■λに３１５をブロック
している状態て、Ｔ Ｔ ３０６にＬ Ｔ ３１６が照
射されると、ＣＭＯＳインバータの入力は、Ｖｑ３０９
により負ニハイアスされ、ｐ−ｃｈ、 Ｍ ＯＳ ３０
４はオンしてｎ−ｃｈ、 ＭＯＳ ３０５はオフする。
している状態て、Ｔ Ｔ ３０６にＬ Ｔ ３１６が照
射されると、ＣＭＯＳインバータの入力は、Ｖｑ３０９
により負ニハイアスされ、ｐ−ｃｈ、 Ｍ ＯＳ ３０
４はオンしてｎ−ｃｈ、 ＭＯＳ ３０５はオフする。
このことにより、Ｓ Ｉ ’ｒｈｙ、 ａｏｏのゲート
Ｇ３０３は、Ｖｔ ３０Ｂにより正にバイアスされて、
Ｓ Ｉ ’ｒｈｙ、 ａｏｏはオンする。
Ｇ３０３は、Ｖｔ ３０Ｂにより正にバイアスされて、
Ｓ Ｉ ’ｒｈｙ、 ａｏｏはオンする。
次＋ｃ Ｓ Ｉ Ｔｈｙ、 ３００がオンしている状態
でＱ Ｔ ３０７にＬ Ｑ ３１７が照射されると、Ｃ
ＭＯバイアスく−タの入力は、 Ｖｔ ２０８により正
にバイアスされ、ｐ−ｃｈ、 Ｍ ＯＳ ３０４はオフ
してｎ−ａｈ、 ＭＯＳ ３０５はオンする。このため
Ｓ Ｉ ’ｒｈｙ、 ａｏｏのゲー１−Ｇ３０３はＶｑ
２０９ ニＪ１． リ負ニハイアスサレ、Ｓ Ｉ ’
ｒｈｙ、ａｏ。
でＱ Ｔ ３０７にＬ Ｑ ３１７が照射されると、Ｃ
ＭＯバイアスく−タの入力は、 Ｖｔ ２０８により正
にバイアスされ、ｐ−ｃｈ、 Ｍ ＯＳ ３０４はオフ
してｎ−ａｈ、 ＭＯＳ ３０５はオンする。このため
Ｓ Ｉ ’ｒｈｙ、 ａｏｏのゲー１−Ｇ３０３はＶｑ
２０９ ニＪ１． リ負ニハイアスサレ、Ｓ Ｉ ’
ｒｈｙ、ａｏ。
はオフする。ＣＭＯＳインバータの駆動は、ｐ−ｃｈ、
ＭＯＳ ３０４、ｎ−ａｈ、 ＭＯ５３０５のゲート
ＭＯＳキャパシタの微小なキャリアの充放電により行な
われるので、第８図（ａｌ、 （ｂｌの動作方式では、
微弱光での動作が実現できる。
ＭＯＳ ３０４、ｎ−ａｈ、 ＭＯ５３０５のゲート
ＭＯＳキャパシタの微小なキャリアの充放電により行な
われるので、第８図（ａｌ、 （ｂｌの動作方式では、
微弱光での動作が実現できる。
第９図＋ａ）は１本発明によるダブルゲート型ＳＩサイ
リスタの光トリガ・光クエンチ回路の実施例の１っであ
る。第９図（ａｌの回路の特徴の１つは、ダブルゲート
型ＳＩサイリスタを主サイリスタとして用いていること
である。第９図（ａｌの回路のもう１つの特徴は、第７
図の実施例に示した高速光トリガ・光クエンチを実現す
る回路を、第１ゲート及び第２ゲートに応用しているこ
とである。上述の特徴により第９図（ａｔの回路では、
単一ゲート型Ｓ■サイリスタまたは従来のサイリスタ、
ＧＴＯで見られたティリング電流のない高速クエンチが
実現できる。また、単一ゲート型ＳＩサイリスタの高速
光トリガ・光クエンチ回路よりもさらに高速の光トリガ
・光クエンチが実現できる。
リスタの光トリガ・光クエンチ回路の実施例の１っであ
る。第９図（ａｌの回路の特徴の１つは、ダブルゲート
型ＳＩサイリスタを主サイリスタとして用いていること
である。第９図（ａｌの回路のもう１つの特徴は、第７
図の実施例に示した高速光トリガ・光クエンチを実現す
る回路を、第１ゲート及び第２ゲートに応用しているこ
とである。上述の特徴により第９図（ａｔの回路では、
単一ゲート型Ｓ■サイリスタまたは従来のサイリスタ、
ＧＴＯで見られたティリング電流のない高速クエンチが
実現できる。また、単一ゲート型ＳＩサイリスタの高速
光トリガ・光クエンチ回路よりもさらに高速の光トリガ
・光クエンチが実現できる。
第９図１１）のＤ Ｇ Ｓ Ｉ ”ｒｈｙ、 １２６は
、ダブルゲート型Ｓ Ｉ ’ｒｈｙ、である。Ｄ Ｇ
Ｓ Ｉ ’ｒｈｙ、 １２６のアノード１２７は、負荷
抵抗ＲＬ１５５を介してＶ’ＡＫ １５６にバイアスさ
れている。Ｄ Ｇ Ｓ Ｉ ’ｒｈｙ、 １２６の第１
ゲー１− Ｇ １１２９は、第１ゲートの光トリガ周上
ｃｈ、 Ｓ Ｉ ＰＴ ＴＴ １１３１のドレイン、
及び第１ゲートの光クエンチ用ｐ−ｃｈ、 Ｓ ｒ
Ｔ ＱＴ １ １３５のソースに接続されている。Ｄ
Ｇ Ｓ Ｉ ’ｒｈｙ、 １２６の第２ゲートＧ２１３
０は、第２ゲートの光トリガ用ｐ−ｃｈ、 Ｓ Ｉ
ＰＴ ＴＴ２１４３のソース、及び第２ゲートの光クエ
ンチ用ｐ−ａｈ、 Ｓ Ｉ Ｔ ＱＴ２１４７のドレ
インに接続されている。Ｄ Ｇ Ｓ Ｉ ’ｒｈｙ。
、ダブルゲート型Ｓ Ｉ ’ｒｈｙ、である。Ｄ Ｇ
Ｓ Ｉ ’ｒｈｙ、 １２６のアノード１２７は、負荷
抵抗ＲＬ１５５を介してＶ’ＡＫ １５６にバイアスさ
れている。Ｄ Ｇ Ｓ Ｉ ’ｒｈｙ、 １２６の第１
ゲー１− Ｇ １１２９は、第１ゲートの光トリガ周上
ｃｈ、 Ｓ Ｉ ＰＴ ＴＴ １１３１のドレイン、
及び第１ゲートの光クエンチ用ｐ−ｃｈ、 Ｓ ｒ
Ｔ ＱＴ １ １３５のソースに接続されている。Ｄ
Ｇ Ｓ Ｉ ’ｒｈｙ、 １２６の第２ゲートＧ２１３
０は、第２ゲートの光トリガ用ｐ−ｃｈ、 Ｓ Ｉ
ＰＴ ＴＴ２１４３のソース、及び第２ゲートの光クエ
ンチ用ｐ−ａｈ、 Ｓ Ｉ Ｔ ＱＴ２１４７のドレ
インに接続されている。Ｄ Ｇ Ｓ Ｉ ’ｒｈｙ。
１２６のカンードに１２８は、接地されている。ＴＴｌ
１３１（７）７−スに！、正の電圧Ｖ５ｔ １１３
２１ｍ ”イアスされていて、ＴＴ１１３１のゲートは
、 ＲＧｔｔ１３３を介してＶＧｔ１１３４１こバイア
スされている。ＱＴ１１３５のドレインは、負の電圧Ｖ
ｓｑｒ １３６にバイアスされている。ＱＴ１１３５の
ゲートは、ＲＧＱＩ １３７を介してＶＧＱＩ １３８
にバイアスされていると共に、ＱＴ１１３５をドライブ
するためのｐ−ｃｈ、５ＩＰＴＱ’Ｔ １ １３９のソ
ースに接続されている。Ｑ’Ｔ１１３９のドレインは、
ＶＤＱ’ｌ １４０にバイアスされていて、Ｑ’Ｔ １
１３９のゲートは、ＲＧＱ’ｌ を介してＶＧｑ ’
１１４２にバイアスされている。ＴＴ２１４３のドレイ
ンは、負の電圧ＶＤｔ２１４４にバイアスされていて、
ＴＴ２１４３のゲートは、ＲＧｔ２１４５を介してＶａ
ｔｚ １４６にバイアスされている。ＱＴ２１４７のソ
ースは、正の電圧ｖｓ、１４８１こバイアスされている
。ＱＴ２１４７のゲートは、ＲＧＱ２１４９を介してＶ
Ｇｑｚ １５Ｑにバイアスされていると共に、 ＱＴ２
１４７をドライブするためのｐ−ａｈ、５ＩＰＴＱ’Ｔ
２ １５１のソースに接続されている。Ｑ’Ｔ２１５
１のドレインは、ＶＤＱ’２１５２にバイアスされてい
て、Ｑ’Ｔ ２ １５１ ノケー） ハ、ＲＧＱ’２
ヲ介シテｖＧｑ′２１５４にバイアスされている。ＬＴ
１１５７及びり、Ｔ２１５９は、それぞれＴＴ１１３１
及びＴＴ２１４３をドライブするためのトリガ用光パル
スである。また、ＬＱ１１５８及びＬＱ２１６０は、そ
れぞれＱ’Ｔ１１３９及びＱ’Ｔ２１５１をドラ、イブ
するためのクエンチ用光パルスである。第９図（ｂｌに
は、ＬＴ１１５７、ＬＴ２１５９、ＬＱ１１５８、ＬＱ
２１６０のそれぞれの駆動波形ＶＬＴＩ １６１、ＶＬ
Ｔ２１６３、ＶＬｇｌ １６２、ＶＬＱ２１６４と、Ｄ
Ｇ Ｓ Ｉ ’ｒｈｙ、 １２６のアノードＡ１２
７の電位波形ＶＡＫ １６５を示している。
１３１（７）７−スに！、正の電圧Ｖ５ｔ １１３
２１ｍ ”イアスされていて、ＴＴ１１３１のゲートは
、 ＲＧｔｔ１３３を介してＶＧｔ１１３４１こバイア
スされている。ＱＴ１１３５のドレインは、負の電圧Ｖ
ｓｑｒ １３６にバイアスされている。ＱＴ１１３５の
ゲートは、ＲＧＱＩ １３７を介してＶＧＱＩ １３８
にバイアスされていると共に、ＱＴ１１３５をドライブ
するためのｐ−ｃｈ、５ＩＰＴＱ’Ｔ １ １３９のソ
ースに接続されている。Ｑ’Ｔ１１３９のドレインは、
ＶＤＱ’ｌ １４０にバイアスされていて、Ｑ’Ｔ １
１３９のゲートは、ＲＧＱ’ｌ を介してＶＧｑ ’
１１４２にバイアスされている。ＴＴ２１４３のドレイ
ンは、負の電圧ＶＤｔ２１４４にバイアスされていて、
ＴＴ２１４３のゲートは、ＲＧｔ２１４５を介してＶａ
ｔｚ １４６にバイアスされている。ＱＴ２１４７のソ
ースは、正の電圧ｖｓ、１４８１こバイアスされている
。ＱＴ２１４７のゲートは、ＲＧＱ２１４９を介してＶ
Ｇｑｚ １５Ｑにバイアスされていると共に、 ＱＴ２
１４７をドライブするためのｐ−ａｈ、５ＩＰＴＱ’Ｔ
２ １５１のソースに接続されている。Ｑ’Ｔ２１５
１のドレインは、ＶＤＱ’２１５２にバイアスされてい
て、Ｑ’Ｔ ２ １５１ ノケー） ハ、ＲＧＱ’２
ヲ介シテｖＧｑ′２１５４にバイアスされている。ＬＴ
１１５７及びり、Ｔ２１５９は、それぞれＴＴ１１３１
及びＴＴ２１４３をドライブするためのトリガ用光パル
スである。また、ＬＱ１１５８及びＬＱ２１６０は、そ
れぞれＱ’Ｔ１１３９及びＱ’Ｔ２１５１をドラ、イブ
するためのクエンチ用光パルスである。第９図（ｂｌに
は、ＬＴ１１５７、ＬＴ２１５９、ＬＱ１１５８、ＬＱ
２１６０のそれぞれの駆動波形ＶＬＴＩ １６１、ＶＬ
Ｔ２１６３、ＶＬｇｌ １６２、ＶＬＱ２１６４と、Ｄ
Ｇ Ｓ Ｉ ’ｒｈｙ、 １２６のアノードＡ１２
７の電位波形ＶＡＫ １６５を示している。
Ｄ Ｇ Ｓ Ｉ ’ｒｈｙ、 １２６のゲートＧ１１
２９、Ｇ ２１３０↓ に接続される回路は、第３図乃第８図の実施例に示した
回路中の単一ゲート型Ｓ Ｉ ’ｒｈｙ、のゲートに接
続されている回路のいづれてあってもよい。
２９、Ｇ ２１３０↓ に接続される回路は、第３図乃第８図の実施例に示した
回路中の単一ゲート型Ｓ Ｉ ’ｒｈｙ、のゲートに接
続されている回路のいづれてあってもよい。
さらに、第３図乃至第９図の実施例に示した回路中のｐ
−ｃｈ、 Ｓ Ｉ ＰＴ、 ｐ−ｃｈ、 Ｓ Ｉ Ｔは
、ノーマリオンでもノーマリオフのどちらでもよいし、
ｎチャンネルでもよい。また、第３図乃至第９図の実施
例に示した回路中のＳ Ｉ ’ｒｈｙ、は、ノーマリオ
ンでもノーマリオフでもよい。
−ｃｈ、 Ｓ Ｉ ＰＴ、 ｐ−ｃｈ、 Ｓ Ｉ Ｔは
、ノーマリオンでもノーマリオフのどちらでもよいし、
ｎチャンネルでもよい。また、第３図乃至第９図の実施
例に示した回路中のＳ Ｉ ’ｒｈｙ、は、ノーマリオ
ンでもノーマリオフでもよい。
サラニハ、ＨＥＭＴ、ＭＯＤＦＥＴ、ＰＢＴ。
ＨＥＭＴ型Ｓ ＩＴ％Ｍｏ５ｓ ＩＴ、Ｍｏ５ｓ Ｉ’
ｒｈｙ、等を光感応素子、及びクエンチ用素子として用
いる回路もある。
ｒｈｙ、等を光感応素子、及びクエンチ用素子として用
いる回路もある。
以上説明した本発明の実施態様のうち、最も基本的な部
分であるところの第３図（ａ）、（ｂｌ、第４図、第６
図の実施例の実験結果を説明する。
分であるところの第３図（ａ）、（ｂｌ、第４図、第６
図の実施例の実験結果を説明する。
第１０図及び第１１図には、第３図（ａ）、（ｂｌの実
施例の実験結果を示す。
施例の実験結果を示す。
第３図＋ａｌ中）Ｓ Ｉ Ｔｈｙ、 ３１としては、ノ
ーマリオフ型ＳＩサイリスタを用いている。素子の面積
は、１．０Ｘ１０−１ｄで開口面積は１．８Ｘ１０−３
ｄである。光トリガ用ｐ−ｃｈ、 Ｓ Ｉ Ｐ Ｔ Ｔ
Ｔ ３５としては、面積２．９５Ｍ”、開口面積１．０
１ｍｍ”のノーマリオン型ｐ−ｃｈ、５ＩＰＴを用いて
いる。光クエンチ用ｐ−ａｈ、 Ｓ Ｉ ＰＴ ＱＴ
３６としては、面積５５．３８ ｍｒ４、開口面積６．
３８−のノーマリオン型ｐ−ｃｈ、５ＩＰＴを用いてい
る。第３図（ａＡ中の各回路パラメータは、Ｖｓｉ ＝
５．ＯＶ 、 ＶＤＱ ＝ −２７，ＯＶ、 ＲＧｔ
＝ １００に、Ｑ。
ーマリオフ型ＳＩサイリスタを用いている。素子の面積
は、１．０Ｘ１０−１ｄで開口面積は１．８Ｘ１０−３
ｄである。光トリガ用ｐ−ｃｈ、 Ｓ Ｉ Ｐ Ｔ Ｔ
Ｔ ３５としては、面積２．９５Ｍ”、開口面積１．０
１ｍｍ”のノーマリオン型ｐ−ｃｈ、５ＩＰＴを用いて
いる。光クエンチ用ｐ−ａｈ、 Ｓ Ｉ ＰＴ ＱＴ
３６としては、面積５５．３８ ｍｒ４、開口面積６．
３８−のノーマリオン型ｐ−ｃｈ、５ＩＰＴを用いてい
る。第３図（ａＡ中の各回路パラメータは、Ｖｓｉ ＝
５．ＯＶ 、 ＶＤＱ ＝ −２７，ＯＶ、 ＲＧｔ
＝ １００に、Ｑ。
ＲＧｑ＝ＩＭΩ、Ｖａｔ ＝ ８．ＯＶｌＶａｑ ＝
８．５ Ｖ、ＬＴの光電力は１２３μＷ、ＬＱの光電力
は１．１５ｍＷである。第１０図は、ＶＡＫ二５４０■
、ＩＡＫ＝ＬＡのスイッチング波形である。第１０図中
にはアノード電位波形ＹＡＫ 、 アノード電流波形
ＩＡＫ、トリガ周光パルス駆動波形ＬＴ、クエンチ用光
パルス駆動波形ＬＱが示しである。第１図（ｂｌに示し
た様に、ＶＬＴ １３ カ入ッテカラｖＡＫ１５カ全体
〕９０９６ノ値まで変化する時間をＴｄｏｎ １６．９
ｏ９６から１０９６まで変化する時間をＴｒ １７、Ｖ
ＬＱ １４が入ってからＶＡＫ１５が全波高値の１０９
６になるまでの時間をＴｄｏｆｆ１８．１０９６から、
ターン・オフ波形の変曲点が現われるまでの時間をＴｆ
１９ 、及び変曲点から９０９６まで変化する時間を
Ｔｔａ２０とする。第１０図に示た。第１１図は、ブロ
ック電圧をパラメータとした、Ｔｄｏｎ、Ｔｒのトリガ
用光パルスの光電力密度ＰＬ、Ｔ （ｍ Ｗ ／ ａＡ
）依存性を示している。横軸１ζは、光トリガ用５Ｉ
ＰＴに実際に入射した光電力ＰＬＴ （μＷ）も同時に
示しである。第１１図には、Ｔｄｏｆｆ 、 Ｔｆ 、
Ｔｔｔも示しである。クエンチ用光パルスの光電力密
度ＰＬＱ ＝ １６ ｍ Ｗ／Ｃ１ｌ！、光クエンチ用
ｐ’−ｃｈ、 Ｓ ｒ Ｐ Ｔに入射している光電力
は、１．０２ＴｒＬＷである。以上の結果から第３図（
ａ）、ｆｂ）の回路構成と光パルスで、５４０Ｖ、ＩＡ
が光だけで高速スイッチングされていることがわかる。
８．５ Ｖ、ＬＴの光電力は１２３μＷ、ＬＱの光電力
は１．１５ｍＷである。第１０図は、ＶＡＫ二５４０■
、ＩＡＫ＝ＬＡのスイッチング波形である。第１０図中
にはアノード電位波形ＹＡＫ 、 アノード電流波形
ＩＡＫ、トリガ周光パルス駆動波形ＬＴ、クエンチ用光
パルス駆動波形ＬＱが示しである。第１図（ｂｌに示し
た様に、ＶＬＴ １３ カ入ッテカラｖＡＫ１５カ全体
〕９０９６ノ値まで変化する時間をＴｄｏｎ １６．９
ｏ９６から１０９６まで変化する時間をＴｒ １７、Ｖ
ＬＱ １４が入ってからＶＡＫ１５が全波高値の１０９
６になるまでの時間をＴｄｏｆｆ１８．１０９６から、
ターン・オフ波形の変曲点が現われるまでの時間をＴｆ
１９ 、及び変曲点から９０９６まで変化する時間を
Ｔｔａ２０とする。第１０図に示た。第１１図は、ブロ
ック電圧をパラメータとした、Ｔｄｏｎ、Ｔｒのトリガ
用光パルスの光電力密度ＰＬ、Ｔ （ｍ Ｗ ／ ａＡ
）依存性を示している。横軸１ζは、光トリガ用５Ｉ
ＰＴに実際に入射した光電力ＰＬＴ （μＷ）も同時に
示しである。第１１図には、Ｔｄｏｆｆ 、 Ｔｆ 、
Ｔｔｔも示しである。クエンチ用光パルスの光電力密
度ＰＬＱ ＝ １６ ｍ Ｗ／Ｃ１ｌ！、光クエンチ用
ｐ’−ｃｈ、 Ｓ ｒ Ｐ Ｔに入射している光電力
は、１．０２ＴｒＬＷである。以上の結果から第３図（
ａ）、ｆｂ）の回路構成と光パルスで、５４０Ｖ、ＩＡ
が光だけで高速スイッチングされていることがわかる。
次に、第１２図は、第４図の実施例の実験結果を示す。
第４図の５ＩＴｈｙ、５０としては、面積１．０ｄ、開
口面積４．６３ｘｌＯ’ｄ、実効チャンネル領域？、１
３ Ｘ １Ｏ−３ｃｄのノーマリオフ型ＳＩサイリスタ
を用いている。光トリガ用Ｓ Ｉ Ｔｈｙ、 ’ｒ、Ｔ
ｈｙ。
口面積４．６３ｘｌＯ’ｄ、実効チャンネル領域？、１
３ Ｘ １Ｏ−３ｃｄのノーマリオフ型ＳＩサイリスタ
を用いている。光トリガ用Ｓ Ｉ Ｔｈｙ、 ’ｒ、Ｔ
ｈｙ。
５４としては、面積１．０ｄ、開口面積２．７９ Ｘ
１０）−３ｃ４、実効チャンネル領域２．７９ｘｌＯ”
ｄのノーマリオフ型ＳＩサイリスタを用い、光クエンチ
用ｐ −ｃｈ、５ＩＰＴとしては、面積５５．３８ｄ、
開口面積６．３８−の７−マリオン型ｐ−ｃｈ、５ＩＰ
Ｔを用いている。第４図中の各回路パラメータは、Ｒに
ｔ ＝０Ω、ｖＤｑ＝ ２０ Ｖ 、 Ｒａｑ ＝
Ｉ Ｍ Ｑ、ＶＧｑ ＝ ７．７ Ｖ。
１０）−３ｃ４、実効チャンネル領域２．７９ｘｌＯ”
ｄのノーマリオフ型ＳＩサイリスタを用い、光クエンチ
用ｐ −ｃｈ、５ＩＰＴとしては、面積５５．３８ｄ、
開口面積６．３８−の７−マリオン型ｐ−ｃｈ、５ＩＰ
Ｔを用いている。第４図中の各回路パラメータは、Ｒに
ｔ ＝０Ω、ｖＤｑ＝ ２０ Ｖ 、 Ｒａｑ ＝
Ｉ Ｍ Ｑ、ＶＧｑ ＝ ７．７ Ｖ。
トリガ用光パルス電力密度は、１５ｍＷ／ｉ、 クエ
ンチ用光パルス電力密度は、１６ｍＷ／ｃｄである。第
１２図には、アノード電位波形ＶＡＫ、アノード電流波
形ＩＡＫ、トリガ用光パルスの駆動波形ＬＴ、クエンチ
用光パルスの駆動波形ＬＱを示しである。この実験結果
から、第４図の回路形式で５００■、ＩＡが、Ｔｄｏｎ
＝ ５６０ ｎ Ｓｅｃ 、 Ｔｒ ＝２７０ｎＳｅ
Ｃ，Ｔｄｏｆｆ ＝ １．１５μｓｅｃ、 Ｔｆ ＋Ｔ
ｔａ＝２８ ｐ ｓｅｃて、光だけでスイッチングして
いることがわかる。
ンチ用光パルス電力密度は、１６ｍＷ／ｃｄである。第
１２図には、アノード電位波形ＶＡＫ、アノード電流波
形ＩＡＫ、トリガ用光パルスの駆動波形ＬＴ、クエンチ
用光パルスの駆動波形ＬＱを示しである。この実験結果
から、第４図の回路形式で５００■、ＩＡが、Ｔｄｏｎ
＝ ５６０ ｎ Ｓｅｃ 、 Ｔｒ ＝２７０ｎＳｅ
Ｃ，Ｔｄｏｆｆ ＝ １．１５μｓｅｃ、 Ｔｆ ＋Ｔ
ｔａ＝２８ ｐ ｓｅｃて、光だけでスイッチングして
いることがわかる。
第１３図乃至第１６図には、第６図（ａ）、（ｂｌに示
す実施例の実験結果を説明する。第６図中のＳ’Ｉ’ｒ
ｈｙ、 ８５としては、第４図の実施例の実験て用いた
Ｓ Ｉ ’ｒｈｙ、を用いた。第６図＋ａｉ中）ＴＴ８
９、Ｑ Ｔ ９０には第３図の実施例の実験で用いた光
トリガ用ｐ−ｃｈ、 Ｓ Ｉ Ｐ Ｔ 、光クエンチ用
ｐ−ｃｈ、５ＩＰＴをそれぞれ用いた。Ｑ’Ｔ９７とし
ては、ＴＴ８９と同じｐ−ｃｈ、５ＩＰＴを用いた。第
６図ｆａｌ中の各回路パラメータは、Ｖｓｔ ＝＝ ７
．ＯＶ 、 Ｄｏｑ ＝ １８．０■、Ｒ（、ｔ ＝
１００に、Ｑ、ＲＧｑ ＝ １００にΩ、Ｖａｔ ＝
１２．ＯＶ 。
す実施例の実験結果を説明する。第６図中のＳ’Ｉ’ｒ
ｈｙ、 ８５としては、第４図の実施例の実験て用いた
Ｓ Ｉ ’ｒｈｙ、を用いた。第６図＋ａｉ中）ＴＴ８
９、Ｑ Ｔ ９０には第３図の実施例の実験で用いた光
トリガ用ｐ−ｃｈ、 Ｓ Ｉ Ｐ Ｔ 、光クエンチ用
ｐ−ｃｈ、５ＩＰＴをそれぞれ用いた。Ｑ’Ｔ９７とし
ては、ＴＴ８９と同じｐ−ｃｈ、５ＩＰＴを用いた。第
６図ｆａｌ中の各回路パラメータは、Ｖｓｔ ＝＝ ７
．ＯＶ 、 Ｄｏｑ ＝ １８．０■、Ｒ（、ｔ ＝
１００に、Ｑ、ＲＧｑ ＝ １００にΩ、Ｖａｔ ＝
１２．ＯＶ 。
ＶＧｑ ” ５．９ Ｖ、ＲＧｑ’ ＝ １００ＫΩ、
ＶＧｑ’＝ １１．３ Ｖ テある。
ＶＧｑ’＝ １１．３ Ｖ テある。
第１３図は、第６図（ａｌ、（ｂｌ （７）実施例テ（
Ｄ４００Ｖ、ＩＡスイッチングの動作波形を示している
。第１３図中には、アノード電位波形ＶＡＫ 、アノー
ド電流波形ＩＡＫ％ トリガ用光パルスの駆動波形Ｌ
Ｔ及びクエンチ用光パルスの駆動波形ＱＴを同時に示し
である。トリガ用光パルス、及びクエンｎ ｓｅｃ％Ｔ
ｒ＝３００ ｎ ｓｅｃ、 Ｔｄｏｆｆ ＝６６０ ｎ
ｓｅｃ、 Ｔｄｏｆｆ ＋ Ｔｆ ＝ ２２μｓｅｃ
でスイッチングしていることがわかる。第３図ｆａｌ、
（ｂ）、及び第４図の実施例の実験結果と比較してター
ン・オフ、遅れ時間Ｔｄｏｆｆカ大きく改善されている
。
Ｄ４００Ｖ、ＩＡスイッチングの動作波形を示している
。第１３図中には、アノード電位波形ＶＡＫ 、アノー
ド電流波形ＩＡＫ％ トリガ用光パルスの駆動波形Ｌ
Ｔ及びクエンチ用光パルスの駆動波形ＱＴを同時に示し
である。トリガ用光パルス、及びクエンｎ ｓｅｃ％Ｔ
ｒ＝３００ ｎ ｓｅｃ、 Ｔｄｏｆｆ ＝６６０ ｎ
ｓｅｃ、 Ｔｄｏｆｆ ＋ Ｔｆ ＝ ２２μｓｅｃ
でスイッチングしていることがわかる。第３図ｆａｌ、
（ｂ）、及び第４図の実施例の実験結果と比較してター
ン・オフ、遅れ時間Ｔｄｏｆｆカ大きく改善されている
。
第１４図は、アノード阻止電圧ＶＡＫをパラメータとし
た、ターン・オン速度のトリガ用光パルス電力密度依存
性である。アノード電流ＩＡＫ：１ Ａ．ＰＬＱ ”１
１ｍＷ／ｏｆで、回路は、第１３図の実験と同一である
。さらに第１５図は、アノード阻止電圧ＶＡＫをパラメ
ータとしたターン・オフ速度のクエンチ用光パルス電力
密度依存性（ＩＡＫ＝ＩＡ、ＰＬＴ ＝ ９．５ ｍＷ
／ｃｄ ）第１６図は、動作速度ノアノード電流依存性
（ ＶＡＫ ＝ ４００ Ｖ ＳＰ．ＬＴ ＝ ９．５
ｍＷ／ａＡ，ＰＬｇ＝１１ｍＷ／ｃＪ ）の測定結果
である。
た、ターン・オン速度のトリガ用光パルス電力密度依存
性である。アノード電流ＩＡＫ：１ Ａ．ＰＬＱ ”１
１ｍＷ／ｏｆで、回路は、第１３図の実験と同一である
。さらに第１５図は、アノード阻止電圧ＶＡＫをパラメ
ータとしたターン・オフ速度のクエンチ用光パルス電力
密度依存性（ＩＡＫ＝ＩＡ、ＰＬＴ ＝ ９．５ ｍＷ
／ｃｄ ）第１６図は、動作速度ノアノード電流依存性
（ ＶＡＫ ＝ ４００ Ｖ ＳＰ．ＬＴ ＝ ９．５
ｍＷ／ａＡ，ＰＬｇ＝１１ｍＷ／ｃＪ ）の測定結果
である。
第１３図乃至第１６図の実験結果から、第６図（ａ）、
＋ｂ）の回路と光パルスで，４００Ｖ，ＩＡが光のみて
高速スイッチングされていることがわかる。
＋ｂ）の回路と光パルスで，４００Ｖ，ＩＡが光のみて
高速スイッチングされていることがわかる。
本発明による光トリガ・光クエンチ静電誘導サイリスタ
を用いれば、光だけで高速、高効率な直交変換が実現で
きる。
を用いれば、光だけで高速、高効率な直交変換が実現で
きる。
大電力部分と制御回路を電気的に完全に分離することが
できるために大電力の高効率な直交変換装置として、極
めて利用価値が高い。その他、中小電力用としても広《
応用できるものである。
できるために大電力の高効率な直交変換装置として、極
めて利用価値が高い。その他、中小電力用としても広《
応用できるものである。
他の実施例についても同様の結果が得られる，以上説日
Ｈした賞方但ｆｉｌよ，イ団か１部品７・構成ざれｉｂ
，ｂ．．ａｒ−イ碩一到の寅′施仲Ｉ１肩υ入１るｑイ
リス？、Ｆランジス９の一｛ハレ０−会部か゛月−４Ｊ
！一上式ＩＬ穢化マ九１１．＋１ｔｒよν１−第１図（
ａ）は従来形光トリガ・光クエンチＳＩサイリスタの回
路構成例、第１図ｆｂ）は第１図ｔａ）の回路を駆動す
るための光パルスと動作波形例、第２図は従来形光トリ
ガ・光クエンチＳＩサイリスタの別な回路構成例、第３
図は本願発明の光トリガ・光クエンチＳＩサイリスタで
トリガ用光感応素子としてｐ−ｃｈ．ｓｒＰＴ、クエン
チ用光感応素子として同じ＜ ｐ−ｃｈ． Ｓ Ｉ Ｐ
Ｔを用いる回路例、第４図は本発明による光トリガ・
光クエンチＳＩサイリスタでトリガ用光感応素子として
Ｓ Ｉ Ｐ Ｔｈ：／．を用い、クエンチ用光感応素子
としてｐ−ｃｈ．ｓＩＰＴを用いる回路例、第５図（ａ
ｌは本発明による光トリガ・光クエン゛チＳＩｆイリス
タで、トリガ用光感応素子としてＳＩ Ｐ Ｔｈ，ｙ．
を用イ、クエンチ用回路ニＳ Ｉ Ｐ Ｔｈｙとｐ−ｃ
ｈ．ｓＩＰＴの混合回路を用いる回路例、第５図＋ｂ）
は第５図［ａｌの回路を駆動するための光パルスと動作
波形例、第６図は本発明にょる光トリガ・光クエンチＳ
Ｉサイリスタで、トリガ用光感応素子としてＳＩＰＴを
用い、クエンチ用回路にＳＩＴとＳＩＴをドライブする
ためのＳＩＰＴを用いる回路例、第７図は本発明による
光トリガ・光クエンチＳＩサイリスタでトリガ用光感応
素子としてＳ Ｉ Ｐ Ｔｈｙ．を用い、クエンチ用回
路として、Ｓ Ｉ Ｔｈｙ．とＳ Ｉ ’ｒｈｙ．をド
ライブするだめのＳ Ｉ ＰＴ， Ｓ Ｉ ’ｒｈｙ．
をクエンチするためのＳＩＰＴを用いる回路例、第８図
（ａｌは本発明による光トリガ・光クエンチＳＩサイリ
スタで光トリガ・光クエンチ用回路としてＭＯＳＳ Ｉ
Ｔと接合形ＳＩＰＴの混合回路を用いる回路例、第８図
ｆｂｌは第８図ｆａ）の回路を駆動するための光パルス
と動作波形例、第９図ｆａ）は本発明による光トリガ・
光クエンチダブルゲート形ＳＩサイリスタの回路例、第
９図ｔｂ）は第９図ｔａ＋の回路を駆動するための光パ
ルスと動作波形例、第１０図及び第１１図は第３図の実
験結果、第１２図は第４図の実施例の実験結果、第１３
図乃至第１６図は第６図の実施例の実験結果てある。
Ｈした賞方但ｆｉｌよ，イ団か１部品７・構成ざれｉｂ
，ｂ．．ａｒ−イ碩一到の寅′施仲Ｉ１肩υ入１るｑイ
リス？、Ｆランジス９の一｛ハレ０−会部か゛月−４Ｊ
！一上式ＩＬ穢化マ九１１．＋１ｔｒよν１−第１図（
ａ）は従来形光トリガ・光クエンチＳＩサイリスタの回
路構成例、第１図ｆｂ）は第１図ｔａ）の回路を駆動す
るための光パルスと動作波形例、第２図は従来形光トリ
ガ・光クエンチＳＩサイリスタの別な回路構成例、第３
図は本願発明の光トリガ・光クエンチＳＩサイリスタで
トリガ用光感応素子としてｐ−ｃｈ．ｓｒＰＴ、クエン
チ用光感応素子として同じ＜ ｐ−ｃｈ． Ｓ Ｉ Ｐ
Ｔを用いる回路例、第４図は本発明による光トリガ・
光クエンチＳＩサイリスタでトリガ用光感応素子として
Ｓ Ｉ Ｐ Ｔｈ：／．を用い、クエンチ用光感応素子
としてｐ−ｃｈ．ｓＩＰＴを用いる回路例、第５図（ａ
ｌは本発明による光トリガ・光クエン゛チＳＩｆイリス
タで、トリガ用光感応素子としてＳＩ Ｐ Ｔｈ，ｙ．
を用イ、クエンチ用回路ニＳ Ｉ Ｐ Ｔｈｙとｐ−ｃ
ｈ．ｓＩＰＴの混合回路を用いる回路例、第５図＋ｂ）
は第５図［ａｌの回路を駆動するための光パルスと動作
波形例、第６図は本発明にょる光トリガ・光クエンチＳ
Ｉサイリスタで、トリガ用光感応素子としてＳＩＰＴを
用い、クエンチ用回路にＳＩＴとＳＩＴをドライブする
ためのＳＩＰＴを用いる回路例、第７図は本発明による
光トリガ・光クエンチＳＩサイリスタでトリガ用光感応
素子としてＳ Ｉ Ｐ Ｔｈｙ．を用い、クエンチ用回
路として、Ｓ Ｉ Ｔｈｙ．とＳ Ｉ ’ｒｈｙ．をド
ライブするだめのＳ Ｉ ＰＴ， Ｓ Ｉ ’ｒｈｙ．
をクエンチするためのＳＩＰＴを用いる回路例、第８図
（ａｌは本発明による光トリガ・光クエンチＳＩサイリ
スタで光トリガ・光クエンチ用回路としてＭＯＳＳ Ｉ
Ｔと接合形ＳＩＰＴの混合回路を用いる回路例、第８図
ｆｂｌは第８図ｆａ）の回路を駆動するための光パルス
と動作波形例、第９図ｆａ）は本発明による光トリガ・
光クエンチダブルゲート形ＳＩサイリスタの回路例、第
９図ｔｂ）は第９図ｔａ＋の回路を駆動するための光パ
ルスと動作波形例、第１０図及び第１１図は第３図の実
験結果、第１２図は第４図の実施例の実験結果、第１３
図乃至第１６図は第６図の実施例の実験結果てある。
１、２１、３１、５０、６４、８５、１０５、３ｏｏ１
・・・・・・単一ゲート形静電誘導サイリスタ、２、２
２、３２、５１、６５、８６、１０６、３０１、・・・
・・・・・・単一ゲート形静電誘導サイリスタのアノー
ド、３、２３、３３、５２、６６、８７、１０７、３０
２、−・・・・・・・・単一ゲート形静電誘導サイリス
タのカソード、４、２４、３４、５３、６７、８８、１
０８、３０３、・・・・・・・・・単一ゲート形静電誘
導サイリスタのゲート、５・・・光トリガ用光感応素子
、６、２５・・・光クエンチ用光感応素子、３５、７２
、８９、１１４、３０６、１３１、１４３９・・・・・
光トリガ用ｐチャンネル静電誘導ホトトランジスタ、３
６、５５，９７、１１３、３０７、１３９，１５１、・
・・・・・・・・光クエンチ用ｐチャンネル静電誘導ホ
トトランジスタ、５４，６８、１０９、・・・・・・・
・・ 光トリガ用静電誘導ホトサイリスタ、６９、・・
・・・・・・・ 光クエンチ用静電誘導ホトサイリスタ
， ９０ ，． １３５ ， １４７、・・・・・・光
クエンチ用ｐチャンネル静電誘導トランジスタ、１１０
・・・・・・光クエンチ用静電誘導サイリスタ、３０４
・・・・・・光トリガ用ｐチャンネルＭＯＳ形静電誘導
｝・ランジスタ、３０５・・・・・・光クエンチ用ｎチ
ャンネルＭＯＳ形静電誘導トランジスタ、１２７溶グＯ
図 第１２図 筋／３図 手 続 補 正 書 （方式）昭和５９年１
２月２６日 ４＠ ２、発明の名称 光トリガ・光クエンチ静電誘導サイリ
スタ ３、補正をする者 事件との関係 特許出願人 住 所 宮城県仙台市川内（番地なし）昭和５９年１１
月２７日 ５、補正の対象 「明細書の発明の詳細な説明の欄」 「明細書の図面の簡単な説明の欄」 ［図面（第１０図、第１２図及び第１３６、補正の内容 別紙の通り １、本願明細書第３１頁第７行乃至第８行記載の「スイ
ッチング波形」を「スイッチング波形の写真Ｊと補正す
る。
・・・・・・単一ゲート形静電誘導サイリスタ、２、２
２、３２、５１、６５、８６、１０６、３０１、・・・
・・・・・・単一ゲート形静電誘導サイリスタのアノー
ド、３、２３、３３、５２、６６、８７、１０７、３０
２、−・・・・・・・・単一ゲート形静電誘導サイリス
タのカソード、４、２４、３４、５３、６７、８８、１
０８、３０３、・・・・・・・・・単一ゲート形静電誘
導サイリスタのゲート、５・・・光トリガ用光感応素子
、６、２５・・・光クエンチ用光感応素子、３５、７２
、８９、１１４、３０６、１３１、１４３９・・・・・
光トリガ用ｐチャンネル静電誘導ホトトランジスタ、３
６、５５，９７、１１３、３０７、１３９，１５１、・
・・・・・・・・光クエンチ用ｐチャンネル静電誘導ホ
トトランジスタ、５４，６８、１０９、・・・・・・・
・・ 光トリガ用静電誘導ホトサイリスタ、６９、・・
・・・・・・・ 光クエンチ用静電誘導ホトサイリスタ
， ９０ ，． １３５ ， １４７、・・・・・・光
クエンチ用ｐチャンネル静電誘導トランジスタ、１１０
・・・・・・光クエンチ用静電誘導サイリスタ、３０４
・・・・・・光トリガ用ｐチャンネルＭＯＳ形静電誘導
｝・ランジスタ、３０５・・・・・・光クエンチ用ｎチ
ャンネルＭＯＳ形静電誘導トランジスタ、１２７溶グＯ
図 第１２図 筋／３図 手 続 補 正 書 （方式）昭和５９年１
２月２６日 ４＠ ２、発明の名称 光トリガ・光クエンチ静電誘導サイリ
スタ ３、補正をする者 事件との関係 特許出願人 住 所 宮城県仙台市川内（番地なし）昭和５９年１１
月２７日 ５、補正の対象 「明細書の発明の詳細な説明の欄」 「明細書の図面の簡単な説明の欄」 ［図面（第１０図、第１２図及び第１３６、補正の内容 別紙の通り １、本願明細書第３１頁第７行乃至第８行記載の「スイ
ッチング波形」を「スイッチング波形の写真Ｊと補正す
る。
２、同書第３２頁第１２行乃至第１３行記載の「第１２
図は、・・・示す。Ｊをｒｉ１２図は、第４図の実施例
の実験結果を示すオシロ波形の写真である。ｊと補正す
る。
図は、・・・示す。Ｊをｒｉ１２図は、第４図の実施例
の実験結果を示すオシロ波形の写真である。ｊと補正す
る。
３、同書第３４頁第６行記載の［８作波形を示している
。」を「動作波形を示しているオシロ波形の写真である
。」と補正する。
。」を「動作波形を示しているオシロ波形の写真である
。」と補正する。
４、同書第３７頁第１７行乃至第１８行記載の「第１０
図・・・第１３図」を次の通り補正する。
図・・・第１３図」を次の通り補正する。
「第１０図は第３図の実験結果を示すオシロ波形の写真
、第１１図は第３図の実験結果、第１２図は第４図の実
施例の実験結果を示すオシロ波形の写真、第１３図は第
６図の実施例の実験結果を示すオシロ波形の写真、第１
４図」と補正する。
、第１１図は第３図の実験結果、第１２図は第４図の実
施例の実験結果を示すオシロ波形の写真、第１３図は第
６図の実施例の実験結果を示すオシロ波形の写真、第１
４図」と補正する。
５、図面第１０図、第１２図及び第１３図を添付図面の
如（補正する。
如（補正する。
第１０図
第７２図
１８１３図
Claims (12)
- （１）単一ゲート形静電誘導サイリスタと、そのゲート
に接続された第一及び第二の光感応素子と、第一の光感
応素子へ第一の光信号を照射する光源及び伝送媒体手段
と第二の光感応素子へ第二の光信号を照射する光源及び
伝送媒体手段とから構成され、第一の光信号によって該
単一ゲート形静電誘導サイリスタがターン・オンされ、
第二の光信号によって該単一ゲート形静電誘導サイリス
タがターン・オフされることを特徴とする光トリガ・光
クエンチ静電誘導サイリスタ。 - （２）第一及び第二の光感応素子がそれぞれ、第一及び
第二の静電誘導ホトトランジスタで構成されたことを特
徴とする前記特許請求の範囲第一項記載の光トリガ・光
クエンチ静電誘導サイリスタ。 - （３）第一の光感応素子が静電誘導ホトサイリスタ、第
二の光感応素子が静電誘導ホトトランジスタで構成され
たことを特徴とする前記特許請求の範囲第一項記載の光
トリガ・光クエンチ静電誘導サイリスタ。 - （４）単一ゲート形ＳＩサイリスタと、そのゲートに接
続された第一及び第二の光感応素子と、さらに第二の光
感応素子の制御電極に接続された第三の光感応素子と、
第一及び第三の光感応素子へ第一及び第三の光信号をほ
ぼ同時に照射する複数もしくは単一の光源及び伝送媒体
手段と、第二の光感応素子へ第二の光信号を照射する光
源及び伝送媒体手段とから構成され、第一及び第三の光
信号によって該単一ゲート形ＳＩサイリスタがターン・
オンされ、第二の光信号によって該単一ゲート形ＳＩサ
イリスタがターン・オフされることを特徴とする光トリ
ガ・光クエンチ静電誘導サイリスタ。 - （５）第一及び第二の光感応素子がそれぞれ第一及び第
二の静電誘導ホトサイリスタ、第三の光感応素子が静電
誘導ホトトランジスタで構成されたことを特徴とする前
記特許請求の範囲第四項記載の光トリガ・光クエンチ静
電誘導サイリスタ。 - （６）単一ゲート形ＳＩサイリスタと、該単一ゲート形
ＳＩサイリスタのゲートに接続された第一の光感応素子
と、さらに該単一ゲート形静電誘導サイリスタのゲート
に接続された増幅素子と、その増幅素子のゲートに接続
された第二の光感応素子と、第一の光感応素子へ第一の
光信号を照射する光源及び伝送媒体手段と、第二の光感
応素子へ第二の光信号を照射する光源及び伝送媒体手段
とから構成され、第一の光信号によって該単一ゲート形
静電誘導サイリスタがターン・オンされ、第二の光信号
によって該単一ゲート形静電誘導サイリスタがターン・
オフされることを特徴とする光トリガ・光クエンチ静電
誘導サイリスタ。 - （７）第一の光感応素子が第一の静電誘導ホトトランジ
スタ、第二の光感応素子が第二の静電誘導ホトトランジ
スタ、前記増幅素子が静電誘導トランジスタで構成され
たことを特徴とする前記特許請求の範囲第六項記載の光
トリガ・光クエンチ静電誘導サイリスタ。 - （８）単一ゲート形静電誘導サイリスタとそのゲートに
接続された第一の光感応素子と、さらに該単一ゲート形
静電誘導サイリスタのゲートに接続された増幅素子と、
その増幅素子のゲートに接続された第二及び第三の光感
応素子と、第一及び第三の光感応素子へ第一及び第三の
光信号をほぼ同時に照射する複数もしくは単一の光源及
び伝送媒体手段と、第二の光感応素子へ第二の光信号を
照射する光源及び伝送媒体手段とから構成され、第一及
び第三の光信号によって該単一ゲート形静電誘導サイリ
スタがターン・オンされ、第二の光信号によって該単一
ゲート形静電誘導サイリスタがターン・オフされること
を特徴とする光トリガ・光クエンチ静電誘導サイリスタ
。 - （９）第一の光感応素子及び増幅素子がそれぞれ静電誘
導ホトサイリスタ、静電誘導サイリスタで構成され、第
二及び第三の光感応素子がそれぞれ静電誘導ホトトラン
ジスタで構成されたことを特徴とする前記特許請求の範
囲第八項記載の光トリガ・光クエンチ静電誘導サイリス
タ。 - （１０）単一ゲート形静電誘導サイリスタと、そのゲー
トに接続された第一及び第二の増幅素子と、該第一及び
第二の増幅素子のゲートに接続された第一及び第二の光
感応素子と、第一の光感応素子へ第一の光信号を照射す
る光源及び伝送媒体手段と、第二の光感応素子へ第二の
光信号を照射する光源及び伝送媒体手段とから構成され
、第二の光信号によって該単一ゲート形静電誘導サイリ
スタがターン・オンされ、第一の光信号によって該単一
ゲート形静電誘導サイリスタがターン・オフされること
を特徴とする光トリガ・光クエンチ静電誘導サイリスタ
。 - （１１）第一の増幅素子がｐチャンネルＭＯＳ形静電誘
導トランジスタ、第二の増幅素子がｎチャンネルＭＯＳ
形静電誘導トランジスタ、第一及び第二の光感応素子が
静電誘導ホトトランジスタで構成されたことを特徴とす
る前記特許請求の範囲第十項記載の光トリガ・光クエン
チ静電誘導サイリスタ。 - （１２）ダブルゲート形静電誘導サイリスタと、その第
一ゲート及び第二ゲートのそれぞれに接続された、前記
特許請求の範囲第一項〜第十一項記載の単一ゲート形静
電誘導サイリスタのゲートに接続された光トリガ・光ク
エンチ回路と、前記特許請求の範囲第一項〜第十一項記
載の光源及び伝送媒体手段とで構成されたことを特徴と
する光トリガ・光クエンチ静電誘導サイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59175734A JP2920832B2 (ja) | 1984-08-22 | 1984-08-22 | 光トリガ・光クエンチ静電誘導サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59175734A JP2920832B2 (ja) | 1984-08-22 | 1984-08-22 | 光トリガ・光クエンチ静電誘導サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6154871A true JPS6154871A (ja) | 1986-03-19 |
| JP2920832B2 JP2920832B2 (ja) | 1999-07-19 |
Family
ID=16001304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59175734A Expired - Fee Related JP2920832B2 (ja) | 1984-08-22 | 1984-08-22 | 光トリガ・光クエンチ静電誘導サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2920832B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128870A (en) * | 1979-03-26 | 1980-10-06 | Semiconductor Res Found | Electrostatic induction thyristor and semiconductor device |
-
1984
- 1984-08-22 JP JP59175734A patent/JP2920832B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128870A (en) * | 1979-03-26 | 1980-10-06 | Semiconductor Res Found | Electrostatic induction thyristor and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2920832B2 (ja) | 1999-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4409501A (en) | Power-on reset circuit | |
| US5592115A (en) | Voltage booster circuit of the charge-pump type with a bootstrapped oscillator | |
| JPH05102825A (ja) | バツフアー型データ出力段ｃｍｏｓ論理回路 | |
| WO1990005383A1 (en) | Optical semiconductor device having a zero-crossing function | |
| US3622812A (en) | Bipolar-to-mos interface stage | |
| JPS6251316A (ja) | 一方向導通形スイツチング回路 | |
| AU612541B2 (en) | Improvements in gate pulse generator for static var compensator | |
| JPS62114325A (ja) | ゲ−ト回路 | |
| US4185209A (en) | CMOS boolean logic circuit | |
| US4695746A (en) | Substrate potential generating circuit | |
| US6147846A (en) | Drive circuit with over-voltage protection for use with pixel cells and other circuits | |
| EP0090662A2 (en) | Boosting circuit | |
| JPS6154871A (ja) | 光トリガ・光クエンチ静電誘導サイリスタ | |
| US4118640A (en) | JFET base junction transistor clamp | |
| US4468576A (en) | Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics | |
| US11776296B2 (en) | Ultrasonic fingerprint recognition circuit, method for driving same, and display device | |
| US3944848A (en) | Voltage sensitive isolation for static logic circuit | |
| US3983411A (en) | Frequency divider | |
| JP2001016082A (ja) | 半導体保護装置 | |
| SU1582352A1 (ru) | Логический элемент | |
| KR890013655A (ko) | 집적 메모리 회로 | |
| JPS56110263A (en) | Thyristor element | |
| JPS60253254A (ja) | Ｍｏｓトランジスタ閾値の自動設定装置 | |
| JPS6154870A (ja) | 光トリガ・光クエンチゲ−ト・タ−ン・オフ・サイリスタ | |
| US4380705A (en) | Digital semiconductor circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |