JPS6154537A - 浮動小数点加減算方式 - Google Patents
浮動小数点加減算方式Info
- Publication number
- JPS6154537A JPS6154537A JP59176033A JP17603384A JPS6154537A JP S6154537 A JPS6154537 A JP S6154537A JP 59176033 A JP59176033 A JP 59176033A JP 17603384 A JP17603384 A JP 17603384A JP S6154537 A JPS6154537 A JP S6154537A
- Authority
- JP
- Japan
- Prior art keywords
- exponent
- floating point
- point data
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
- G06F5/012—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising in floating-point computations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、仮数部5指数部、符号部からなる2つの浮動
小数点データについての浮動小数点加減算方式に係り、
特に該浮動小数点データの仮数部分の代数的加減算に先
立って行われる、仮数部分の桁合わせの為の右シフト方
式に関する。
小数点データについての浮動小数点加減算方式に係り、
特に該浮動小数点データの仮数部分の代数的加減算に先
立って行われる、仮数部分の桁合わせの為の右シフト方
式に関する。
一般に、仮数部、指数部、符号部からなる2つの浮動小
数点データの加減算においては、桁合わせ、仮数部の代
数的加算、正規化の順序で演算が行われる。
数点データの加減算においては、桁合わせ、仮数部の代
数的加算、正規化の順序で演算が行われる。
その為に、先ず2つの浮動小数点データの指数部が比較
され、小さい方の指数部を持ったデータの仮数部が右シ
フトされ、例えば、16進数として1桁シフトされる毎
に、指数部を1増やし、該2つの指数部が一敗する迄、
上記右シフトを続ける処理が実行される。
され、小さい方の指数部を持ったデータの仮数部が右シ
フトされ、例えば、16進数として1桁シフトされる毎
に、指数部を1増やし、該2つの指数部が一敗する迄、
上記右シフトを続ける処理が実行される。
上記桁合わせ動作において、該指数部が一致す −
ると、仮数部が代数的に加算され、中間和を出力する。
ると、仮数部が代数的に加算され、中間和を出力する。
この時、該仮数部の加算の結果、桁上がりがあると、該
中間和は右ヘシフトされ、桁上がりが最上術となり、指
数部に1が加えられる。
中間和は右ヘシフトされ、桁上がりが最上術となり、指
数部に1が加えられる。
上記のような浮動小数点データの加減算方式において、
2つの浮動小数点データの指数部が一敗する迄続けられ
る、仮数部に対する」二記右シフト動作のシフト量を求
めようとすると、−・般には2つの演算回路が必要とな
る為、より簡潔に上記のシフト量を求める方式が待たれ
ていた。
2つの浮動小数点データの指数部が一敗する迄続けられ
る、仮数部に対する」二記右シフト動作のシフト量を求
めようとすると、−・般には2つの演算回路が必要とな
る為、より簡潔に上記のシフト量を求める方式が待たれ
ていた。
従来の桁合わせの為のシフ)fflの算出方式を第2図
に示す。
に示す。
本図において、1はオペランドレジスタA、11はオペ
ランドデータAの仮数部、12はオペランドデータAの
指数部、2はオペランドレジスタB。
ランドデータAの仮数部、12はオペランドデータAの
指数部、2はオペランドレジスタB。
21はオペランドデータBの仮数部、22ばオペランド
データBの指数部、3は“Aの指数−Bの指数”を行う
演算回路、4は“Bの指数−Aの指数”を行う演算回路
、5.6は右シフタ、7.8はオア回路で、上記演算回
路の大小判定(正、負)信号が、負の時は上記右シフタ
5,6の出力を、正の時はバイパス出力をゲートするよ
うに構成されている。
データBの指数部、3は“Aの指数−Bの指数”を行う
演算回路、4は“Bの指数−Aの指数”を行う演算回路
、5.6は右シフタ、7.8はオア回路で、上記演算回
路の大小判定(正、負)信号が、負の時は上記右シフタ
5,6の出力を、正の時はバイパス出力をゲートするよ
うに構成されている。
今、2つの浮動小数点データ(オペランドデータ)A、
Bが、それぞれオペランドレジスタ△1゜オペランドレ
ジスタB2に置数されると、それぞれの指数部12.2
2が、演算回路3においては、“△の指数−Bの指数゛ 演算回路4においては、 “Bの指数−Aの指数” が同時に′6’、j算される。
Bが、それぞれオペランドレジスタ△1゜オペランドレ
ジスタB2に置数されると、それぞれの指数部12.2
2が、演算回路3においては、“△の指数−Bの指数゛ 演算回路4においては、 “Bの指数−Aの指数” が同時に′6’、j算される。
若し、浮動小数点データへの指数が大きいと、演算回路
3の出力(即ち、“Aの指数−Bの指数”)は正となり
、演算回路4の出力(即ぢ、”Bの指数−への指数”)
は負となるので、演算回路3の出力値を浮動小数点デー
タBの右シフトiとして、シフタ6に入力し、オア回路
8においては、シフタ6の出力が、オア回路7において
はバイパス出力がそれぞれゲートされて、仮数部の加減
算回路(図示せず)に出力される。
3の出力(即ち、“Aの指数−Bの指数”)は正となり
、演算回路4の出力(即ぢ、”Bの指数−への指数”)
は負となるので、演算回路3の出力値を浮動小数点デー
タBの右シフトiとして、シフタ6に入力し、オア回路
8においては、シフタ6の出力が、オア回路7において
はバイパス出力がそれぞれゲートされて、仮数部の加減
算回路(図示せず)に出力される。
同様にして、浮動小数点データBの指数が大きいと、演
算回路4の出力(即ち、“Bの指数−Aの指数”)は正
となり、演算回路3の出ツノ(即ぢ、“Aの指数−Bの
指数”)は負となるので、演算回路4の出力値を浮動小
数点データへの右シフト量として、シフタ5に入力され
、オア回路7においては、シフタ5の出力が、オア回路
8においてはバイパス出力がそれぞれゲートされて、仮
数部の加減算回路(図示せず)に出力される。
算回路4の出力(即ち、“Bの指数−Aの指数”)は正
となり、演算回路3の出ツノ(即ぢ、“Aの指数−Bの
指数”)は負となるので、演算回路4の出力値を浮動小
数点データへの右シフト量として、シフタ5に入力され
、オア回路7においては、シフタ5の出力が、オア回路
8においてはバイパス出力がそれぞれゲートされて、仮
数部の加減算回路(図示せず)に出力される。
このように、従来方式においては、2つの浮動小数点デ
ータA、Bの指数部の大小を比較してシフト量を算出す
る為の演算回路を2つ用意する必要があり、仮数部を桁
合わせする為の右シフト機構が複雑になると云う問題が
あった。
ータA、Bの指数部の大小を比較してシフト量を算出す
る為の演算回路を2つ用意する必要があり、仮数部を桁
合わせする為の右シフト機構が複雑になると云う問題が
あった。
本発明は上記従来の欠点に鑑み、2つの浮動小数点デー
タA、Bの指数部の大小比較とシフト量の算出を1つの
演算回路で済ませる方法を提供すること°を011勺と
するものである。
タA、Bの指数部の大小比較とシフト量の算出を1つの
演算回路で済ませる方法を提供すること°を011勺と
するものである。
この目的は、仮数部分の代数的加減算に先立って、仮数
部の桁合わせを行う為に、上記2つの浮動小数点データ
A、 Bの指数部を比較する演算回路を唯1つ設け、該
6iI算回路でΔの指数−Bの指数”を演算して、への
指数がBの指数より大きい場合には、上記演算結果を浮
動小数点データBの仮数部の右シフトlとしてシフトさ
せ、浮動小数点データAの仮数部分はシフトさせないよ
うにし、上記演算結果において、Bの指数がへの指数よ
り大きい場合には、例えば、該演算結果の2の補数を、
浮動小数点データへの仮数部のシフトfflとしてシフ
トさせ、浮動小数点データBの仮数部はシフトさせない
ようにして、仮数部の桁合わせを行うように制御する本
発明の浮動小数点加減算方式によって達成される。
部の桁合わせを行う為に、上記2つの浮動小数点データ
A、 Bの指数部を比較する演算回路を唯1つ設け、該
6iI算回路でΔの指数−Bの指数”を演算して、への
指数がBの指数より大きい場合には、上記演算結果を浮
動小数点データBの仮数部の右シフトlとしてシフトさ
せ、浮動小数点データAの仮数部分はシフトさせないよ
うにし、上記演算結果において、Bの指数がへの指数よ
り大きい場合には、例えば、該演算結果の2の補数を、
浮動小数点データへの仮数部のシフトfflとしてシフ
トさせ、浮動小数点データBの仮数部はシフトさせない
ようにして、仮数部の桁合わせを行うように制御する本
発明の浮動小数点加減算方式によって達成される。
即ち、本発明によれば、1つの演算回路で、“Aの指数
−Bの指数”を計算し、浮動小数点データへの指数が大
きければ、該れij )1.(結果を浮動小数点データ
Bの右シフト量としてシフトさせ、浮動小数点データA
はシフトさせないようにし、浮動小数点データBの指数
が大きいと、例えば上記演算結果の2の補数をとった値
を浮動小故点データへの右シフト量としてシフトさせ、
?7j動小数点データBはシフトさせないようにしたも
のであるので、2つの浮動小数点データΔ、Bの指数の
大小比1校の為の演算回路が唯1つで済むと云う効果が
ある。
−Bの指数”を計算し、浮動小数点データへの指数が大
きければ、該れij )1.(結果を浮動小数点データ
Bの右シフト量としてシフトさせ、浮動小数点データA
はシフトさせないようにし、浮動小数点データBの指数
が大きいと、例えば上記演算結果の2の補数をとった値
を浮動小故点データへの右シフト量としてシフトさせ、
?7j動小数点データBはシフトさせないようにしたも
のであるので、2つの浮動小数点データΔ、Bの指数の
大小比1校の為の演算回路が唯1つで済むと云う効果が
ある。
以下本発明の実施例を図面によって詳述する。
第1図は本発明の一実施例をブロック図で示したもので
、第2図と同じ記号は同じ機能ブロックを示し、5゛が
本発明を実施するのに必要なシフタであって、2つの浮
動小数点データA、Bの指数部を、演算回路3で“Aの
指数−Bの指数゛の演算を行って比較し、浮動小数点デ
ータBの指数が大きい時、例えば、該演算回路3の演算
結果の2の補数を、オペランドデータAのシフト量とす
る所に特徴がある。又、オア回路7,8に対しては、演
算回路3の出力の正、負によって、 正の場合:オア回路7はバイパス出力をゲートし、オア
回路8はシフタ6の出力をゲートするように構成する。
、第2図と同じ記号は同じ機能ブロックを示し、5゛が
本発明を実施するのに必要なシフタであって、2つの浮
動小数点データA、Bの指数部を、演算回路3で“Aの
指数−Bの指数゛の演算を行って比較し、浮動小数点デ
ータBの指数が大きい時、例えば、該演算回路3の演算
結果の2の補数を、オペランドデータAのシフト量とす
る所に特徴がある。又、オア回路7,8に対しては、演
算回路3の出力の正、負によって、 正の場合:オア回路7はバイパス出力をゲートし、オア
回路8はシフタ6の出力をゲートするように構成する。
1′1.の場合、オア回路7はシフタ5゛の出力をケー
トし、オア凹j1°()8はバイパス出力をゲートする
ように構成する。
トし、オア凹j1°()8はバイパス出力をゲートする
ように構成する。
今、オペランドデータA、[3について、A =0.5
670X102 B = 0.7890 x 103 とし、A+8の加算処理について考えると、先ず、演算
回路3で行われる演算“Aの指数−Bの指数゛について
は、 “Aの指数−Bの指数”= 0010■−0O11(2
)=1111(2゜ となる。従って、 への実際のシフトm = 1111■の2の補数=00
01t2+ とすることにより、 への仮数部Bの仮数= 0.’0567+0.7890
=0.8457 を得ることができる。
670X102 B = 0.7890 x 103 とし、A+8の加算処理について考えると、先ず、演算
回路3で行われる演算“Aの指数−Bの指数゛について
は、 “Aの指数−Bの指数”= 0010■−0O11(2
)=1111(2゜ となる。従って、 への実際のシフトm = 1111■の2の補数=00
01t2+ とすることにより、 への仮数部Bの仮数= 0.’0567+0.7890
=0.8457 を得ることができる。
従って、当該浮動小数点データの加算結果は、A +
13 =0.8457X103となる。
13 =0.8457X103となる。
上記の41τ算過程を、第1図の実施例で説明すると、
先ず上記2つの浮動小数点データΔ、Bが、それぞれオ
ペランドレジスタA 1.オペランドレジスタB2に置
数される。
先ず上記2つの浮動小数点データΔ、Bが、それぞれオ
ペランドレジスタA 1.オペランドレジスタB2に置
数される。
該浮動小数点データのそれぞれの指数部12.22につ
いて、演算回路3において、“Aの指数−Bの指数”が
実行される。
いて、演算回路3において、“Aの指数−Bの指数”が
実行される。
この時、上記の実例においては、Bの指数が大きいので
、演算回路3の出力は負となるが、本発明においては、
右シフタ5゛に対して、例えば、該演算結果の2の補数
をとった値をシフl−=として入力するように制御する
。
、演算回路3の出力は負となるが、本発明においては、
右シフタ5゛に対して、例えば、該演算結果の2の補数
をとった値をシフl−=として入力するように制御する
。
然して、該演算回路3の大小判定出力は負を示す信号と
なっているので、オア回路7からは、上記右シフタ5′
の出力がゲートされ、オア回路8からはパ゛イパス出力
(即ち、オペランドレジスタBの仮数部21の値)が出
力され、図示していない仮数部の加減算回路に出力され
る。
なっているので、オア回路7からは、上記右シフタ5′
の出力がゲートされ、オア回路8からはパ゛イパス出力
(即ち、オペランドレジスタBの仮数部21の値)が出
力され、図示していない仮数部の加減算回路に出力され
る。
上記の例は、浮動小数点データBの指数が、浮動小数点
データへの指数より大きい場合であるが、浮動小数点デ
ータへの指数が、浮動小数点データBの指数より大きい
場合には、上記“°Δの指数−Bの指数”の演算結果が
正となるので、該演算結果を浮動小数点データB(即ら
、オペランドレジスタB2の値)に対するシフト量とし
て、その侭右シフタ6に入力するように動作し、該?5
1j算回路3の大小判定出力は正を示す信号となってい
るので、オア回路7からは、バイパス出力(即し、オペ
ランドレジスタへの仮数部11の値)をゲートし、オア
回路8からは右シフタ6の出力をゲートして、仮数部の
加減算回路に出力するようにFIX !jf:する。
データへの指数より大きい場合であるが、浮動小数点デ
ータへの指数が、浮動小数点データBの指数より大きい
場合には、上記“°Δの指数−Bの指数”の演算結果が
正となるので、該演算結果を浮動小数点データB(即ら
、オペランドレジスタB2の値)に対するシフト量とし
て、その侭右シフタ6に入力するように動作し、該?5
1j算回路3の大小判定出力は正を示す信号となってい
るので、オア回路7からは、バイパス出力(即し、オペ
ランドレジスタへの仮数部11の値)をゲートし、オア
回路8からは右シフタ6の出力をゲートして、仮数部の
加減算回路に出力するようにFIX !jf:する。
このようにして、本発明においては、2つの浮動小数点
データA、Hの加減算を行うのに、該2つの浮動小数点
データA、Bの指数部の大小比較を、唯1つの演算回路
で行うだけで、当該浮動小数点データの加減算を行うこ
とができる。
データA、Hの加減算を行うのに、該2つの浮動小数点
データA、Bの指数部の大小比較を、唯1つの演算回路
で行うだけで、当該浮動小数点データの加減算を行うこ
とができる。
尚、上記実施例においては、右シフタ5゛に対するシフ
トmとして、上記演算回路3の6丁算結果(但し、負の
データ)の2の補数をとった値を団用した方法で説明し
たが、例えば、 1111(2) : I桁シフト 1110.21 : 2桁シフト 1101(2)23桁シフト で示し八ように、巧該演算回1路3の負の出力データを
その血、右シック5”に入力して、正規の右シフトがで
きるように、該右シック5′を構成しても良いことは云
う迄もないことである。
トmとして、上記演算回路3の6丁算結果(但し、負の
データ)の2の補数をとった値を団用した方法で説明し
たが、例えば、 1111(2) : I桁シフト 1110.21 : 2桁シフト 1101(2)23桁シフト で示し八ように、巧該演算回1路3の負の出力データを
その血、右シック5”に入力して、正規の右シフトがで
きるように、該右シック5′を構成しても良いことは云
う迄もないことである。
以上、詳細に説明したように、本発明の浮動小数点加減
算方式は、1つの演算回路で、”Aの指数−Bの指数”
を計算し、浮動小数点データへの指数が大きければ、該
演算結果を浮動小数点データBの右シフト■としてシフ
トさせ、浮動小数点データAはシフトさせないようにし
、浮動小数点データBの指数が大きいと、例えば上記6
汀算結果の2の補数をとった値を浮動小数点データへの
右シフト量としてシフトさせ、浮動小数点データBはシ
フトさせないようにしたものであるので、2つの浮動小
数点データ△、 +3の指数の大小比較の為の演算回
路が唯1つで済むと云う効果がある。
算方式は、1つの演算回路で、”Aの指数−Bの指数”
を計算し、浮動小数点データへの指数が大きければ、該
演算結果を浮動小数点データBの右シフト■としてシフ
トさせ、浮動小数点データAはシフトさせないようにし
、浮動小数点データBの指数が大きいと、例えば上記6
汀算結果の2の補数をとった値を浮動小数点データへの
右シフト量としてシフトさせ、浮動小数点データBはシ
フトさせないようにしたものであるので、2つの浮動小
数点データ△、 +3の指数の大小比較の為の演算回
路が唯1つで済むと云う効果がある。
第1図は本発明の一実施例をブlコック図で示した図。
第2図は従来方式の桁合わ−Qの為のシフj−機構をブ
ロック図で示した図、である。 図面において、 lはオペランドレジスタA。 11はオペランドレジスタへの仮数部。 I2はオペランドレジスタAの指数部。 2はオペランl:レジスタB。 21はオペランドレジスタBの仮数部。 22はオペランドレジスタBの指数部。 3は“′への指数−Bの指数”を行う演算回路14は“
′Bの指数−への指数”を行う演17′回路。 5.5’、6は右シフタ、7.8はオア回路。 茅 1 同 力ry3八1f)可園トヘ
ロック図で示した図、である。 図面において、 lはオペランドレジスタA。 11はオペランドレジスタへの仮数部。 I2はオペランドレジスタAの指数部。 2はオペランl:レジスタB。 21はオペランドレジスタBの仮数部。 22はオペランドレジスタBの指数部。 3は“′への指数−Bの指数”を行う演算回路14は“
′Bの指数−への指数”を行う演17′回路。 5.5’、6は右シフタ、7.8はオア回路。 茅 1 同 力ry3八1f)可園トヘ
Claims (1)
- 浮動小数点データA、Bの加減算方式であって、仮数部
分の代数的加減算に先立って、仮数部の桁合わせを行う
為に、上記2つの浮動小数点データA、Bの指数部を比
較する演算回路を唯1つ設け、該演算回路で“Aの指数
−Bの指数”を演算して、Aの指数がBの指数より大き
い場合には、上記演算結果を浮動小数点データBの仮数
部の右シフト量としてシフトさせ、浮動小数点データA
の仮数部分はシフトさせないようにし、上記演算結果に
おいて、Bの指数がAの指数より大きい場合には、該演
算結果の2の補数、又はその儘を、浮動小数点データA
の仮数部のシフト量としてシフトさせ、浮動小数点デー
タBの仮数部はシフトさせないようにして、仮数部の桁
合わせを行うように制御することを特徴とする浮動小数
点加減算方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59176033A JPS6154537A (ja) | 1984-08-24 | 1984-08-24 | 浮動小数点加減算方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59176033A JPS6154537A (ja) | 1984-08-24 | 1984-08-24 | 浮動小数点加減算方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6154537A true JPS6154537A (ja) | 1986-03-18 |
Family
ID=16006546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59176033A Pending JPS6154537A (ja) | 1984-08-24 | 1984-08-24 | 浮動小数点加減算方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6154537A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62221024A (ja) * | 1986-03-20 | 1987-09-29 | Nec Corp | 逆正規化回路 |
JPS63298435A (ja) * | 1987-05-28 | 1988-12-06 | Matsushita Electric Ind Co Ltd | 浮動小数点演算装置 |
JPH01232423A (ja) * | 1988-03-11 | 1989-09-18 | Fujitsu Ltd | 演算回路 |
JPH04296934A (ja) * | 1991-03-13 | 1992-10-21 | Mitsubishi Electric Corp | 浮動小数点表示データ加減算器 |
-
1984
- 1984-08-24 JP JP59176033A patent/JPS6154537A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62221024A (ja) * | 1986-03-20 | 1987-09-29 | Nec Corp | 逆正規化回路 |
JPS63298435A (ja) * | 1987-05-28 | 1988-12-06 | Matsushita Electric Ind Co Ltd | 浮動小数点演算装置 |
JPH01232423A (ja) * | 1988-03-11 | 1989-09-18 | Fujitsu Ltd | 演算回路 |
JPH04296934A (ja) * | 1991-03-13 | 1992-10-21 | Mitsubishi Electric Corp | 浮動小数点表示データ加減算器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4999803A (en) | Floating point arithmetic system and method | |
US6581079B2 (en) | Apparatus for computing transcendental functions quickly | |
EP0295788B1 (en) | Apparatus and method for an extended arithmetic logic unit for expediting selected operations | |
US4796218A (en) | Arithmetic circuit capable of executing floating point operation and fixed point operation | |
JPS6154537A (ja) | 浮動小数点加減算方式 | |
US11366638B1 (en) | Floating point multiply-add, accumulate unit with combined alignment circuits | |
US20020178202A1 (en) | Floating point multiplier for delimited operands | |
US11429349B1 (en) | Floating point multiply-add, accumulate unit with carry-save accumulator | |
US5805487A (en) | Method and system for fast determination of sticky and guard bits | |
JPS63158626A (ja) | 演算処理装置 | |
JP2622012B2 (ja) | シフト回路 | |
JPH0352093B2 (ja) | ||
JP3124286B2 (ja) | 浮動小数点数演算装置 | |
JPH0335691B2 (ja) | ||
JPH04252330A (ja) | 浮動小数点加減算処理方式 | |
JPH03282619A (ja) | 乗算回路 | |
JPS6027939A (ja) | 浮動小数点減算装置 | |
JPH01152534A (ja) | 浮動小数点演算回路 | |
JPH08263267A (ja) | 浮動小数点演算回路 | |
JPS6336433A (ja) | 浮動小数点演算装置 | |
JPH0498421A (ja) | マイクロ・プロセッサ | |
JPH0635670A (ja) | 浮動小数点数加算回路 | |
JPS60181833A (ja) | 浮動小数点加算器用桁合せ回路 | |
JPH01125625A (ja) | 除算装置 | |
JPH0368020A (ja) | 除算オペランドの桁合せ回路 |