JPS6154537A - 浮動小数点加減算方式 - Google Patents
浮動小数点加減算方式Info
- Publication number
- JPS6154537A JPS6154537A JP59176033A JP17603384A JPS6154537A JP S6154537 A JPS6154537 A JP S6154537A JP 59176033 A JP59176033 A JP 59176033A JP 17603384 A JP17603384 A JP 17603384A JP S6154537 A JPS6154537 A JP S6154537A
- Authority
- JP
- Japan
- Prior art keywords
- exponent
- floating point
- point data
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
- G06F5/012—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising in floating-point computations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、仮数部５指数部、符号部からなる２つの浮動
小数点データについての浮動小数点加減算方式に係り、
特に該浮動小数点データの仮数部分の代数的加減算に先
立って行われる、仮数部分の桁合わせの為の右シフト方
式に関する。
小数点データについての浮動小数点加減算方式に係り、
特に該浮動小数点データの仮数部分の代数的加減算に先
立って行われる、仮数部分の桁合わせの為の右シフト方
式に関する。
一般に、仮数部、指数部、符号部からなる２つの浮動小
数点データの加減算においては、桁合わせ、仮数部の代
数的加算、正規化の順序で演算が行われる。
数点データの加減算においては、桁合わせ、仮数部の代
数的加算、正規化の順序で演算が行われる。
その為に、先ず２つの浮動小数点データの指数部が比較
され、小さい方の指数部を持ったデータの仮数部が右シ
フトされ、例えば、１６進数として１桁シフトされる毎
に、指数部を１増やし、該２つの指数部が一敗する迄、
上記右シフトを続ける処理が実行される。
され、小さい方の指数部を持ったデータの仮数部が右シ
フトされ、例えば、１６進数として１桁シフトされる毎
に、指数部を１増やし、該２つの指数部が一敗する迄、
上記右シフトを続ける処理が実行される。
上記桁合わせ動作において、該指数部が一致す −
ると、仮数部が代数的に加算され、中間和を出力する。
ると、仮数部が代数的に加算され、中間和を出力する。
この時、該仮数部の加算の結果、桁上がりがあると、該
中間和は右ヘシフトされ、桁上がりが最上術となり、指
数部に１が加えられる。
中間和は右ヘシフトされ、桁上がりが最上術となり、指
数部に１が加えられる。
上記のような浮動小数点データの加減算方式において、
２つの浮動小数点データの指数部が一敗する迄続けられ
る、仮数部に対する」二記右シフト動作のシフト量を求
めようとすると、−・般には２つの演算回路が必要とな
る為、より簡潔に上記のシフト量を求める方式が待たれ
ていた。
２つの浮動小数点データの指数部が一敗する迄続けられ
る、仮数部に対する」二記右シフト動作のシフト量を求
めようとすると、−・般には２つの演算回路が必要とな
る為、より簡潔に上記のシフト量を求める方式が待たれ
ていた。
従来の桁合わせの為のシフ）ｆｆｌの算出方式を第２図
に示す。
に示す。
本図において、１はオペランドレジスタＡ、１１はオペ
ランドデータＡの仮数部、１２はオペランドデータＡの
指数部、２はオペランドレジスタＢ。
ランドデータＡの仮数部、１２はオペランドデータＡの
指数部、２はオペランドレジスタＢ。
２１はオペランドデータＢの仮数部、２２ばオペランド
データＢの指数部、３は“Ａの指数−Ｂの指数”を行う
演算回路、４は“Ｂの指数−Ａの指数”を行う演算回路
、５．６は右シフタ、７．８はオア回路で、上記演算回
路の大小判定（正、負）信号が、負の時は上記右シフタ
５，６の出力を、正の時はバイパス出力をゲートするよ
うに構成されている。
データＢの指数部、３は“Ａの指数−Ｂの指数”を行う
演算回路、４は“Ｂの指数−Ａの指数”を行う演算回路
、５．６は右シフタ、７．８はオア回路で、上記演算回
路の大小判定（正、負）信号が、負の時は上記右シフタ
５，６の出力を、正の時はバイパス出力をゲートするよ
うに構成されている。
今、２つの浮動小数点データ（オペランドデータ）Ａ、
Ｂが、それぞれオペランドレジスタ△１゜オペランドレ
ジスタＢ２に置数されると、それぞれの指数部１２．２
２が、演算回路３においては、“△の指数−Ｂの指数゛ 演算回路４においては、 “Ｂの指数−Ａの指数” が同時に′６’、ｊ算される。
Ｂが、それぞれオペランドレジスタ△１゜オペランドレ
ジスタＢ２に置数されると、それぞれの指数部１２．２
２が、演算回路３においては、“△の指数−Ｂの指数゛ 演算回路４においては、 “Ｂの指数−Ａの指数” が同時に′６’、ｊ算される。
若し、浮動小数点データへの指数が大きいと、演算回路
３の出力（即ち、“Ａの指数−Ｂの指数”）は正となり
、演算回路４の出力（即ぢ、”Ｂの指数−への指数”）
は負となるので、演算回路３の出力値を浮動小数点デー
タＢの右シフトｉとして、シフタ６に入力し、オア回路
８においては、シフタ６の出力が、オア回路７において
はバイパス出力がそれぞれゲートされて、仮数部の加減
算回路（図示せず）に出力される。
３の出力（即ち、“Ａの指数−Ｂの指数”）は正となり
、演算回路４の出力（即ぢ、”Ｂの指数−への指数”）
は負となるので、演算回路３の出力値を浮動小数点デー
タＢの右シフトｉとして、シフタ６に入力し、オア回路
８においては、シフタ６の出力が、オア回路７において
はバイパス出力がそれぞれゲートされて、仮数部の加減
算回路（図示せず）に出力される。
同様にして、浮動小数点データＢの指数が大きいと、演
算回路４の出力（即ち、“Ｂの指数−Ａの指数”）は正
となり、演算回路３の出ツノ（即ぢ、“Ａの指数−Ｂの
指数”）は負となるので、演算回路４の出力値を浮動小
数点データへの右シフト量として、シフタ５に入力され
、オア回路７においては、シフタ５の出力が、オア回路
８においてはバイパス出力がそれぞれゲートされて、仮
数部の加減算回路（図示せず）に出力される。
算回路４の出力（即ち、“Ｂの指数−Ａの指数”）は正
となり、演算回路３の出ツノ（即ぢ、“Ａの指数−Ｂの
指数”）は負となるので、演算回路４の出力値を浮動小
数点データへの右シフト量として、シフタ５に入力され
、オア回路７においては、シフタ５の出力が、オア回路
８においてはバイパス出力がそれぞれゲートされて、仮
数部の加減算回路（図示せず）に出力される。
このように、従来方式においては、２つの浮動小数点デ
ータＡ、Ｂの指数部の大小を比較してシフト量を算出す
る為の演算回路を２つ用意する必要があり、仮数部を桁
合わせする為の右シフト機構が複雑になると云う問題が
あった。
ータＡ、Ｂの指数部の大小を比較してシフト量を算出す
る為の演算回路を２つ用意する必要があり、仮数部を桁
合わせする為の右シフト機構が複雑になると云う問題が
あった。
本発明は上記従来の欠点に鑑み、２つの浮動小数点デー
タＡ、Ｂの指数部の大小比較とシフト量の算出を１つの
演算回路で済ませる方法を提供すること°を０１１勺と
するものである。
タＡ、Ｂの指数部の大小比較とシフト量の算出を１つの
演算回路で済ませる方法を提供すること°を０１１勺と
するものである。
この目的は、仮数部分の代数的加減算に先立って、仮数
部の桁合わせを行う為に、上記２つの浮動小数点データ
Ａ、 Ｂの指数部を比較する演算回路を唯１つ設け、該
６ｉＩ算回路でΔの指数−Ｂの指数”を演算して、への
指数がＢの指数より大きい場合には、上記演算結果を浮
動小数点データＢの仮数部の右シフトｌとしてシフトさ
せ、浮動小数点データＡの仮数部分はシフトさせないよ
うにし、上記演算結果において、Ｂの指数がへの指数よ
り大きい場合には、例えば、該演算結果の２の補数を、
浮動小数点データへの仮数部のシフトｆｆｌとしてシフ
トさせ、浮動小数点データＢの仮数部はシフトさせない
ようにして、仮数部の桁合わせを行うように制御する本
発明の浮動小数点加減算方式によって達成される。
部の桁合わせを行う為に、上記２つの浮動小数点データ
Ａ、 Ｂの指数部を比較する演算回路を唯１つ設け、該
６ｉＩ算回路でΔの指数−Ｂの指数”を演算して、への
指数がＢの指数より大きい場合には、上記演算結果を浮
動小数点データＢの仮数部の右シフトｌとしてシフトさ
せ、浮動小数点データＡの仮数部分はシフトさせないよ
うにし、上記演算結果において、Ｂの指数がへの指数よ
り大きい場合には、例えば、該演算結果の２の補数を、
浮動小数点データへの仮数部のシフトｆｆｌとしてシフ
トさせ、浮動小数点データＢの仮数部はシフトさせない
ようにして、仮数部の桁合わせを行うように制御する本
発明の浮動小数点加減算方式によって達成される。
即ち、本発明によれば、１つの演算回路で、“Ａの指数
−Ｂの指数”を計算し、浮動小数点データへの指数が大
きければ、該れｉｊ ）１．（結果を浮動小数点データ
Ｂの右シフト量としてシフトさせ、浮動小数点データＡ
はシフトさせないようにし、浮動小数点データＢの指数
が大きいと、例えば上記演算結果の２の補数をとった値
を浮動小故点データへの右シフト量としてシフトさせ、
？７ｊ動小数点データＢはシフトさせないようにしたも
のであるので、２つの浮動小数点データΔ、Ｂの指数の
大小比１校の為の演算回路が唯１つで済むと云う効果が
ある。
−Ｂの指数”を計算し、浮動小数点データへの指数が大
きければ、該れｉｊ ）１．（結果を浮動小数点データ
Ｂの右シフト量としてシフトさせ、浮動小数点データＡ
はシフトさせないようにし、浮動小数点データＢの指数
が大きいと、例えば上記演算結果の２の補数をとった値
を浮動小故点データへの右シフト量としてシフトさせ、
？７ｊ動小数点データＢはシフトさせないようにしたも
のであるので、２つの浮動小数点データΔ、Ｂの指数の
大小比１校の為の演算回路が唯１つで済むと云う効果が
ある。
以下本発明の実施例を図面によって詳述する。
第１図は本発明の一実施例をブロック図で示したもので
、第２図と同じ記号は同じ機能ブロックを示し、５゛が
本発明を実施するのに必要なシフタであって、２つの浮
動小数点データＡ、Ｂの指数部を、演算回路３で“Ａの
指数−Ｂの指数゛の演算を行って比較し、浮動小数点デ
ータＢの指数が大きい時、例えば、該演算回路３の演算
結果の２の補数を、オペランドデータＡのシフト量とす
る所に特徴がある。又、オア回路７，８に対しては、演
算回路３の出力の正、負によって、 正の場合：オア回路７はバイパス出力をゲートし、オア
回路８はシフタ６の出力をゲートするように構成する。
、第２図と同じ記号は同じ機能ブロックを示し、５゛が
本発明を実施するのに必要なシフタであって、２つの浮
動小数点データＡ、Ｂの指数部を、演算回路３で“Ａの
指数−Ｂの指数゛の演算を行って比較し、浮動小数点デ
ータＢの指数が大きい時、例えば、該演算回路３の演算
結果の２の補数を、オペランドデータＡのシフト量とす
る所に特徴がある。又、オア回路７，８に対しては、演
算回路３の出力の正、負によって、 正の場合：オア回路７はバイパス出力をゲートし、オア
回路８はシフタ６の出力をゲートするように構成する。
１′１．の場合、オア回路７はシフタ５゛の出力をケー
トし、オア凹ｊ１°（）８はバイパス出力をゲートする
ように構成する。
トし、オア凹ｊ１°（）８はバイパス出力をゲートする
ように構成する。
今、オペランドデータＡ、［３について、Ａ ＝０．５
６７０Ｘ１０２ Ｂ ＝ ０．７８９０ ｘ １０３ とし、Ａ＋８の加算処理について考えると、先ず、演算
回路３で行われる演算“Ａの指数−Ｂの指数゛について
は、 “Ａの指数−Ｂの指数”＝ ００１０■−０Ｏ１１（２
）＝１１１１（２゜ となる。従って、 への実際のシフトｍ ＝ １１１１■の２の補数＝００
０１ｔ２＋ とすることにより、 への仮数部Ｂの仮数＝ ０．’０５６７＋０．７８９０
＝０．８４５７ を得ることができる。
６７０Ｘ１０２ Ｂ ＝ ０．７８９０ ｘ １０３ とし、Ａ＋８の加算処理について考えると、先ず、演算
回路３で行われる演算“Ａの指数−Ｂの指数゛について
は、 “Ａの指数−Ｂの指数”＝ ００１０■−０Ｏ１１（２
）＝１１１１（２゜ となる。従って、 への実際のシフトｍ ＝ １１１１■の２の補数＝００
０１ｔ２＋ とすることにより、 への仮数部Ｂの仮数＝ ０．’０５６７＋０．７８９０
＝０．８４５７ を得ることができる。
従って、当該浮動小数点データの加算結果は、Ａ ＋
１３ ＝０．８４５７Ｘ１０３となる。
１３ ＝０．８４５７Ｘ１０３となる。
上記の４１τ算過程を、第１図の実施例で説明すると、
先ず上記２つの浮動小数点データΔ、Ｂが、それぞれオ
ペランドレジスタＡ １．オペランドレジスタＢ２に置
数される。
先ず上記２つの浮動小数点データΔ、Ｂが、それぞれオ
ペランドレジスタＡ １．オペランドレジスタＢ２に置
数される。
該浮動小数点データのそれぞれの指数部１２．２２につ
いて、演算回路３において、“Ａの指数−Ｂの指数”が
実行される。
いて、演算回路３において、“Ａの指数−Ｂの指数”が
実行される。
この時、上記の実例においては、Ｂの指数が大きいので
、演算回路３の出力は負となるが、本発明においては、
右シフタ５゛に対して、例えば、該演算結果の２の補数
をとった値をシフｌ−＝として入力するように制御する
。
、演算回路３の出力は負となるが、本発明においては、
右シフタ５゛に対して、例えば、該演算結果の２の補数
をとった値をシフｌ−＝として入力するように制御する
。
然して、該演算回路３の大小判定出力は負を示す信号と
なっているので、オア回路７からは、上記右シフタ５′
の出力がゲートされ、オア回路８からはパ゛イパス出力
（即ち、オペランドレジスタＢの仮数部２１の値）が出
力され、図示していない仮数部の加減算回路に出力され
る。
なっているので、オア回路７からは、上記右シフタ５′
の出力がゲートされ、オア回路８からはパ゛イパス出力
（即ち、オペランドレジスタＢの仮数部２１の値）が出
力され、図示していない仮数部の加減算回路に出力され
る。
上記の例は、浮動小数点データＢの指数が、浮動小数点
データへの指数より大きい場合であるが、浮動小数点デ
ータへの指数が、浮動小数点データＢの指数より大きい
場合には、上記“°Δの指数−Ｂの指数”の演算結果が
正となるので、該演算結果を浮動小数点データＢ（即ら
、オペランドレジスタＢ２の値）に対するシフト量とし
て、その侭右シフタ６に入力するように動作し、該？５
１ｊ算回路３の大小判定出力は正を示す信号となってい
るので、オア回路７からは、バイパス出力（即し、オペ
ランドレジスタへの仮数部１１の値）をゲートし、オア
回路８からは右シフタ６の出力をゲートして、仮数部の
加減算回路に出力するようにＦＩＸ ！ｊｆ：する。
データへの指数より大きい場合であるが、浮動小数点デ
ータへの指数が、浮動小数点データＢの指数より大きい
場合には、上記“°Δの指数−Ｂの指数”の演算結果が
正となるので、該演算結果を浮動小数点データＢ（即ら
、オペランドレジスタＢ２の値）に対するシフト量とし
て、その侭右シフタ６に入力するように動作し、該？５
１ｊ算回路３の大小判定出力は正を示す信号となってい
るので、オア回路７からは、バイパス出力（即し、オペ
ランドレジスタへの仮数部１１の値）をゲートし、オア
回路８からは右シフタ６の出力をゲートして、仮数部の
加減算回路に出力するようにＦＩＸ ！ｊｆ：する。
このようにして、本発明においては、２つの浮動小数点
データＡ、Ｈの加減算を行うのに、該２つの浮動小数点
データＡ、Ｂの指数部の大小比較を、唯１つの演算回路
で行うだけで、当該浮動小数点データの加減算を行うこ
とができる。
データＡ、Ｈの加減算を行うのに、該２つの浮動小数点
データＡ、Ｂの指数部の大小比較を、唯１つの演算回路
で行うだけで、当該浮動小数点データの加減算を行うこ
とができる。
尚、上記実施例においては、右シフタ５゛に対するシフ
トｍとして、上記演算回路３の６丁算結果（但し、負の
データ）の２の補数をとった値を団用した方法で説明し
たが、例えば、 １１１１（２） ： Ｉ桁シフト １１１０．２１ ： ２桁シフト １１０１（２）２３桁シフト で示し八ように、巧該演算回１路３の負の出力データを
その血、右シック５”に入力して、正規の右シフトがで
きるように、該右シック５′を構成しても良いことは云
う迄もないことである。
トｍとして、上記演算回路３の６丁算結果（但し、負の
データ）の２の補数をとった値を団用した方法で説明し
たが、例えば、 １１１１（２） ： Ｉ桁シフト １１１０．２１ ： ２桁シフト １１０１（２）２３桁シフト で示し八ように、巧該演算回１路３の負の出力データを
その血、右シック５”に入力して、正規の右シフトがで
きるように、該右シック５′を構成しても良いことは云
う迄もないことである。
以上、詳細に説明したように、本発明の浮動小数点加減
算方式は、１つの演算回路で、”Ａの指数−Ｂの指数”
を計算し、浮動小数点データへの指数が大きければ、該
演算結果を浮動小数点データＢの右シフト■としてシフ
トさせ、浮動小数点データＡはシフトさせないようにし
、浮動小数点データＢの指数が大きいと、例えば上記６
汀算結果の２の補数をとった値を浮動小数点データへの
右シフト量としてシフトさせ、浮動小数点データＢはシ
フトさせないようにしたものであるので、２つの浮動小
数点データ△、 ＋３の指数の大小比較の為の演算回
路が唯１つで済むと云う効果がある。
算方式は、１つの演算回路で、”Ａの指数−Ｂの指数”
を計算し、浮動小数点データへの指数が大きければ、該
演算結果を浮動小数点データＢの右シフト■としてシフ
トさせ、浮動小数点データＡはシフトさせないようにし
、浮動小数点データＢの指数が大きいと、例えば上記６
汀算結果の２の補数をとった値を浮動小数点データへの
右シフト量としてシフトさせ、浮動小数点データＢはシ
フトさせないようにしたものであるので、２つの浮動小
数点データ△、 ＋３の指数の大小比較の為の演算回
路が唯１つで済むと云う効果がある。
第１図は本発明の一実施例をブｌコック図で示した図。
第２図は従来方式の桁合わ−Ｑの為のシフｊ−機構をブ
ロック図で示した図、である。 図面において、 ｌはオペランドレジスタＡ。 １１はオペランドレジスタへの仮数部。 Ｉ２はオペランドレジスタＡの指数部。 ２はオペランｌ：レジスタＢ。 ２１はオペランドレジスタＢの仮数部。 ２２はオペランドレジスタＢの指数部。 ３は“′への指数−Ｂの指数”を行う演算回路１４は“
′Ｂの指数−への指数”を行う演１７′回路。 ５．５’、６は右シフタ、７．８はオア回路。 茅 １ 同 力ｒｙ３八１ｆ）可園トヘ
ロック図で示した図、である。 図面において、 ｌはオペランドレジスタＡ。 １１はオペランドレジスタへの仮数部。 Ｉ２はオペランドレジスタＡの指数部。 ２はオペランｌ：レジスタＢ。 ２１はオペランドレジスタＢの仮数部。 ２２はオペランドレジスタＢの指数部。 ３は“′への指数−Ｂの指数”を行う演算回路１４は“
′Ｂの指数−への指数”を行う演１７′回路。 ５．５’、６は右シフタ、７．８はオア回路。 茅 １ 同 力ｒｙ３八１ｆ）可園トヘ
Claims (1)
- 浮動小数点データＡ、Ｂの加減算方式であって、仮数部
分の代数的加減算に先立って、仮数部の桁合わせを行う
為に、上記２つの浮動小数点データＡ、Ｂの指数部を比
較する演算回路を唯１つ設け、該演算回路で“Ａの指数
−Ｂの指数”を演算して、Ａの指数がＢの指数より大き
い場合には、上記演算結果を浮動小数点データＢの仮数
部の右シフト量としてシフトさせ、浮動小数点データＡ
の仮数部分はシフトさせないようにし、上記演算結果に
おいて、Ｂの指数がＡの指数より大きい場合には、該演
算結果の２の補数、又はその儘を、浮動小数点データＡ
の仮数部のシフト量としてシフトさせ、浮動小数点デー
タＢの仮数部はシフトさせないようにして、仮数部の桁
合わせを行うように制御することを特徴とする浮動小数
点加減算方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59176033A JPS6154537A (ja) | 1984-08-24 | 1984-08-24 | 浮動小数点加減算方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59176033A JPS6154537A (ja) | 1984-08-24 | 1984-08-24 | 浮動小数点加減算方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6154537A true JPS6154537A (ja) | 1986-03-18 |
Family
ID=16006546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59176033A Pending JPS6154537A (ja) | 1984-08-24 | 1984-08-24 | 浮動小数点加減算方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6154537A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62221024A (ja) * | 1986-03-20 | 1987-09-29 | Nec Corp | 逆正規化回路 |
| JPS63298435A (ja) * | 1987-05-28 | 1988-12-06 | Matsushita Electric Ind Co Ltd | 浮動小数点演算装置 |
| JPH01232423A (ja) * | 1988-03-11 | 1989-09-18 | Fujitsu Ltd | 演算回路 |
| JPH04296934A (ja) * | 1991-03-13 | 1992-10-21 | Mitsubishi Electric Corp | 浮動小数点表示データ加減算器 |
-
1984
- 1984-08-24 JP JP59176033A patent/JPS6154537A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62221024A (ja) * | 1986-03-20 | 1987-09-29 | Nec Corp | 逆正規化回路 |
| JPS63298435A (ja) * | 1987-05-28 | 1988-12-06 | Matsushita Electric Ind Co Ltd | 浮動小数点演算装置 |
| JPH01232423A (ja) * | 1988-03-11 | 1989-09-18 | Fujitsu Ltd | 演算回路 |
| JPH04296934A (ja) * | 1991-03-13 | 1992-10-21 | Mitsubishi Electric Corp | 浮動小数点表示データ加減算器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4999803A (en) | Floating point arithmetic system and method | |
| US6581079B2 (en) | Apparatus for computing transcendental functions quickly | |
| EP0295788B1 (en) | Apparatus and method for an extended arithmetic logic unit for expediting selected operations | |
| US4796218A (en) | Arithmetic circuit capable of executing floating point operation and fixed point operation | |
| JPS6154537A (ja) | 浮動小数点加減算方式 | |
| US11366638B1 (en) | Floating point multiply-add, accumulate unit with combined alignment circuits | |
| US20020178202A1 (en) | Floating point multiplier for delimited operands | |
| US11429349B1 (en) | Floating point multiply-add, accumulate unit with carry-save accumulator | |
| US5805487A (en) | Method and system for fast determination of sticky and guard bits | |
| JPS63158626A (ja) | 演算処理装置 | |
| JP2622012B2 (ja) | シフト回路 | |
| JPH0352093B2 (ja) | ||
| JP3124286B2 (ja) | 浮動小数点数演算装置 | |
| JPH0335691B2 (ja) | ||
| JPH04252330A (ja) | 浮動小数点加減算処理方式 | |
| JPH03282619A (ja) | 乗算回路 | |
| JPS6027939A (ja) | 浮動小数点減算装置 | |
| JPH01152534A (ja) | 浮動小数点演算回路 | |
| JPH08263267A (ja) | 浮動小数点演算回路 | |
| JPS6336433A (ja) | 浮動小数点演算装置 | |
| JPH0498421A (ja) | マイクロ・プロセッサ | |
| JPH0635670A (ja) | 浮動小数点数加算回路 | |
| JPS60181833A (ja) | 浮動小数点加算器用桁合せ回路 | |
| JPH01125625A (ja) | 除算装置 | |
| JPH0368020A (ja) | 除算オペランドの桁合せ回路 |