JPS6153744A - Multilayer interconnection semiconductor device - Google Patents
Multilayer interconnection semiconductor deviceInfo
- Publication number
- JPS6153744A JPS6153744A JP17496784A JP17496784A JPS6153744A JP S6153744 A JPS6153744 A JP S6153744A JP 17496784 A JP17496784 A JP 17496784A JP 17496784 A JP17496784 A JP 17496784A JP S6153744 A JPS6153744 A JP S6153744A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- region
- aluminum
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】 〔技術分野〕 本発明は多層配線半導体装置の高密度化技術に関する。[Detailed description of the invention] 〔Technical field〕 The present invention relates to a technology for increasing the density of multilayer wiring semiconductor devices.
日経マグロウヒル社発行1982年3月29日版「日経
エレクトロニクス」120項〜151項にも示されるよ
うにアナログ−デジタル混在型ICの開発が進んでいる
。As shown in "Nikkei Electronics" published by Nikkei McGraw-Hill, March 29, 1982, paragraphs 120 to 151, the development of analog-digital mixed ICs is progressing.
IC,LSI等の半導体装置特に高密度メモリを有する
A/D −L S I等では高積化高密度化するに従い
、基体表面に形成される半導体素子に接続する配線が多
層化する傾向にある。通常、半導体装置の電極、配線に
は導電度が高くかつ加工しやすいアルミニウムが一般に
使用され℃おり、第10図に示すように第1層のアルミ
ニウム配線8の上に眉間絶縁膜9を介して第2層のアル
ミニウム配線11を形成し、上下の配線間の接続しま層
間絶縁膜にあけたスルーホール(透孔)10を通して行
うようにしている。As semiconductor devices such as ICs and LSIs, especially A/D-LSIs with high-density memory, become more densely stacked and densely packed, there is a tendency for wiring connected to semiconductor elements formed on the surface of the substrate to become multilayered. . Generally, aluminum, which has high conductivity and is easy to process, is generally used for the electrodes and wiring of semiconductor devices, and as shown in FIG. A second layer of aluminum wiring 11 is formed, and the connection between the upper and lower wirings is made through a through hole 10 formed in the striped interlayer insulating film.
ところで、このようなスルーホールを通じて上下配線が
接続する2層アルミニウム配線構造を形成する場合に、
第2層のアルミニウム配線11のパターンエッチの際の
マスクのずれによってスルーホール部分で「目あき」1
2が生ずるときに上のアルミニウム1をエッチするため
のエッチ液で下のアルミニウム配線の一部がエッチされ
るおそれがあることがわかった。このような「目あき」
をさけるためにはスルーホールの形成される部分の配線
パターンの寸法を太き(する「トンクボーン」形状を採
用することが行われているが、パターン寸法に十分に余
裕を持たせようとすると集積密度の低下につながる問題
があることがわかった。By the way, when forming a two-layer aluminum wiring structure in which upper and lower wiring are connected through such through holes,
Due to mask misalignment during pattern etching of the second layer aluminum wiring 11, there is a gap of 1 in the through-hole area.
It has been found that when 2 occurs, there is a possibility that a part of the lower aluminum wiring may be etched by the etchant used to etch the upper aluminum 1. “Open eyes” like this
In order to avoid this problem, the dimensions of the wiring pattern in the part where the through hole is formed are made thicker (a "tonk bone" shape is adopted), but if you try to give enough margin in the pattern dimension, It was found that there is a problem that leads to a decrease in density.
スルーホール部の「目あき」による下層のアルミニウム
配線がエッチされるのを防ぐ他の手段としては上層の配
線をアルミニウム以外の材料を使用し、エッチ液を変え
ることが考えられる。しかし、−ffにアルミニウム以
外の金属はアルミニウムに比して導電度が小さく、抵抗
が大きくなるため、大電流を流す配線の場合配線の幅を
太き(しなければならず、このことは高密度化に相反す
ることが本発明者の検討により明らかとなった。Another way to prevent the lower layer aluminum wiring from being etched due to the "opening" of the through-hole section is to use a material other than aluminum for the upper layer wiring and to use a different etchant. However, in -ff, metals other than aluminum have lower conductivity and higher resistance than aluminum, so in the case of wiring that carries a large current, the width of the wiring must be made thicker. The inventor's studies have revealed that this is contradictory to densification.
本発明は上記した問題を解決するためになされたもので
、特に一つの基板上にリニア部と論理部とが共存する多
層配線半導体装置において高密度化を図ることにある。The present invention has been made to solve the above-mentioned problems, and in particular, its object is to increase the density of a multilayer wiring semiconductor device in which a linear section and a logic section coexist on one substrate.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
半導体基体表面に論理回路のための、第1の領域と、リ
ニア回路のための第2の領域とを有し、それぞれの領域
において素子に接続する配線が2層配線構造を有する半
導体装置において、第1の領域では第1層配渦と第2層
配線が異種の配線材料、例えば一方がアルミニウム他方
がモリブデンからなり、第2の領域では第1層配線と第
2/P5配線とが同種の材料であるアルミニウムからな
ることにより、論理回路では「目あき」のおそれなく微
細配線を構成することができ、リニア回路では配線抵抗
を小さくすることができ性能のすぐれた半導体装置が得
られる。A semiconductor device having a first region for a logic circuit and a second region for a linear circuit on the surface of a semiconductor substrate, and in which wiring connected to elements in each region has a two-layer wiring structure, In the first region, the first layer wiring and the second layer wiring are made of different wiring materials, for example, one is made of aluminum and the other is made of molybdenum, and in the second region, the first layer wiring and the second/P5 wiring are made of the same material. By being made of aluminum, it is possible to construct fine wiring in logic circuits without fear of ``open holes'', and in linear circuits, wiring resistance can be reduced, resulting in a semiconductor device with excellent performance.
第1図乃至第6図は本発明の一実施例を示すものモあワ
て一つの半導体基板lに論理回路(デジ存させた2層配
線半導体装置の配線形成プロセスをモデル化した工程断
面図である。Figures 1 to 6 show an embodiment of the present invention, and are process cross-sectional views modeling the wiring formation process of a two-layer wiring semiconductor device in which a logic circuit (digital circuit) is present on one semiconductor substrate. It is.
以下、各工程に従って詳述する。Each step will be explained in detail below.
(1)第1図に示すように、半導体基板(シリコン結晶
)1の上にエピタキシャル半導体層2を形成し、その表
面なせんたく酸化膜3及びアイソレーション拡散層4に
よって電気的に分離し、一方の領域工を論理回路用、他
方の領域■をリニア回路用とする。これら領域■をリニ
ア回路用とする。(1) As shown in FIG. 1, an epitaxial semiconductor layer 2 is formed on a semiconductor substrate (silicon crystal) 1, and the epitaxial semiconductor layer 2 is electrically isolated by a thin oxide film 3 and an isolation diffusion layer 4 on its surface. One area is used for logic circuits, and the other area (2) is used for linear circuits. These areas (2) are used for linear circuits.
これら領域I、IIの表面には、選択拡散によって論理
素子(たとえばIIL)を構成する拡散層5及びリニア
素子(たとえばバイポーラ・トランジスタ)を構成する
拡散層6をそれぞれ形成する。On the surfaces of these regions I and II, a diffusion layer 5 constituting a logic element (eg IIL) and a diffusion layer 6 constituting a linear element (eg bipolar transistor) are formed by selective diffusion, respectively.
このあと表面の酸化膜をコンタクトホトエッチして一部
を空間する。After this, the oxide film on the surface is contact photoetched to leave a part of the oxide film open.
(2)第2図に示すように、全面にMo(又はW)をス
パッタしてモリブデン(タングステン)膜7を形成する
。(2) As shown in FIG. 2, a molybdenum (tungsten) film 7 is formed by sputtering Mo (or W) over the entire surface.
(3)ホトレジスト処理を行い、モリブデンの不要部を
選択的にエッチし、第3図に示すように領域工のみにお
いて論理素子を構成する拡散層にコンタクトするMo[
極(配線)7aを得る。(3) Perform a photoresist process to selectively etch unnecessary parts of molybdenum, and as shown in FIG.
Obtain the pole (wiring) 7a.
(4)同様の方法によりA2を形成、ホトエッチするこ
とにより、第4図に示すように領域■のみにおいてリニ
ア素子にコンタクトするAA電極(配線)8aを得る。(4) By forming A2 in the same manner and photo-etching, an AA electrode (wiring) 8a that contacts the linear element only in region (2) is obtained as shown in FIG.
(5)全面にCVD(気相化学堆積法)にょる5in2
又はポリイミドフェス塗布によるポリイミド系樹脂等の
層間膜9を形成し、次いでスルーホールエッチを行って
第5図に示すようにM(、配線7a及びA−e配置8a
’の一部を露出するスルーホール1゜をあける。(5) 5in2 coated with CVD (vapor phase chemical deposition method) on the entire surface
Alternatively, an interlayer film 9 of polyimide resin or the like is formed by polyimide face coating, and then through-hole etching is performed to form M (wiring 7a and A-e arrangement 8a) as shown in FIG.
Drill a 1° through hole to expose a part of '.
(6)全面にA石を蒸着又はスパッタし、ホトエッチす
ることにより領域工及び領域■のそれぞれの第1層配線
にスルーホールを通して接続するアルミニウム第2層配
線11a、11bを得る。(第6図)第9図は上記各工
程を経て得られたリニア回路・論理回路共存半導体装置
であって第8図におけるA−A’に沿う断面図である。(6) A stone is deposited or sputtered on the entire surface and photoetched to obtain aluminum second layer wirings 11a and 11b which are connected to the first layer wirings of the region and region (2) through through holes. (FIG. 6) FIG. 9 is a cross-sectional view taken along the line AA' in FIG. 8, showing a semiconductor device coexisting with a linear circuit and a logic circuit obtained through the above steps.
論理素子の形成された領域1側では第1配線層MO,第
2層配線はAJからなり、リニア素子の形成された領域
■側では第1層配線、第2層配線のいずれもAJからな
る。領域工には、IIL(インテグレーテッドインジェ
クションロジック)が、領域■には、リニア動作するラ
テラルPNPトランジスタが形成されている。On the region 1 side where the logic element is formed, the first wiring layer MO and the second layer wiring are made of AJ, and on the region 2 side where the linear element is formed, both the first layer wiring and the second layer wiring are made of AJ. . IIL (Integrated Injection Logic) is formed in the region 1, and a lateral PNP transistor that operates linearly is formed in the region (2).
以上の実施例で述べた本発明によれば下記のように効果
が得られる。According to the present invention described in the above embodiments, the following effects can be obtained.
(1)論理回路の場合、素子の寸法が小さくゲート数が
多いため集積度を大きくする必要がある。(1) In the case of logic circuits, the device size is small and the number of gates is large, so it is necessary to increase the degree of integration.
論理回路の2層の配線の材料を変えることによりスルー
ホールでの上層配線の合せずれ又はサイドエッチによる
「目あき」状態がありても下層の配線がエッチされるお
それがないから位置ずれ余裕を最小限にでき高密度配線
が可能である。By changing the material of the two-layer wiring in the logic circuit, even if there is misalignment of the upper layer wiring in the through hole or a "gap" condition due to side etching, there is no risk of the lower layer wiring being etched, so there is no misalignment margin. High-density wiring is possible.
又、配線の一部にアルミニウム以外の比抵抗が比較的大
きい材料であるM□やWを使用しても論理回路の場合、
トランジスタがオンオフするしきい値を境にして、信号
のロー(L)、ノ・イ(H)が判定できればよく、電圧
降下にょろりニアティの劣化等はあまり問題とはならな
い。In addition, even if M□ or W, which is a material with relatively high resistivity other than aluminum, is used for a part of the wiring, in the case of a logic circuit,
It is only necessary to determine whether the signal is low (L) or no (H) based on the threshold value at which the transistor turns on and off, and deterioration of the nearness due to voltage drop does not pose much of a problem.
(2)リニア回路の場合比較的大電流が使用されるため
、また伝達信号のりニアティが良いことが要求されろた
めに上下の配線の幅も太きくし、またスルーホールコン
タクトも大きく余裕をもって形成し、配線抵抗やスルー
ホールでの接触抵抗を小さくおさえるとともに位置合わ
せずれが起こる確率を少なくしている。又、上述したよ
うにリニア回路では配線抵抗がリニアティの良さに大き
な影響を与えるので上下の配線にはAfflや金属シリ
サイドなと低抵抗金属を使用することが好ましい。(2) In the case of linear circuits, a relatively large current is used, and a good transmission signal linearity is required, so the width of the upper and lower wiring is made thicker, and the through-hole contacts are formed with a large margin. This reduces wiring resistance and contact resistance in through holes, and reduces the probability of misalignment. Further, as mentioned above, in a linear circuit, wiring resistance has a great influence on the quality of linearity, so it is preferable to use low resistance metal such as Affl or metal silicide for the upper and lower wiring.
(3)一般にリニア論理共存のLSIにおいては第
1[8図に示すようにチップ10周辺部がアナ
グロ(リニア)回路のための領域■が設けられ中心部に
デジタル(論理)回路のための領域Iが集中して設けら
れるのが普通であり配線材料を変えろ場合もマスクパタ
ーンの設計が容易である。(3) In general, in LSIs that coexist with linear logic,
1 [As shown in Figure 8, it is normal for the periphery of the chip 10 to have a region (2) for analog (linear) circuits, and the center to have a concentrated region (I) for digital (logic) circuits. Mask pattern design is easy even when the wiring material is changed.
(4)上記(1)〜(3)より、超高密度で高性能のリ
ニア論理共存牛導体装置が実現できるつ
以上本発明者によってなされた本発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいう−1:でもない。(4) From the above (1) to (3), the present invention made by the present inventor has been specifically explained based on an example. However, the present invention is not limited to the above embodiments, and can be modified in various ways without departing from the spirit thereof.
たとえば、第7図は本発明の変形実施例を示すものであ
って、この場合論理素子の形成される第1領域工におい
て、第1層(下層)をA2配線13とし、第2層(上層
)14をMo又はW配線とする。又、リニア回路の形成
される第2領域は上下の配線15.16をいずれもA石
配線とするものである。For example, FIG. 7 shows a modified embodiment of the present invention. In this case, in the first area where logic elements are formed, the first layer (lower layer) is A2 wiring 13, and the second layer (upper layer) is ) 14 is Mo or W wiring. Further, in the second region where the linear circuit is formed, the upper and lower wirings 15 and 16 are both A stone wirings.
この例の場合、第1層配線を形成する工程は1回の配線
工程となり、第2層配線を形成するために、Mo配線1
4とA!配線16の2回の配線工程となるが、これによ
り、高密度化高性能化の効果は前記実施例の効果と全く
同様である。In this example, the step of forming the first layer wiring is a single wiring step, and in order to form the second layer wiring, the Mo wiring 1
4 and A! Although the wiring process for the wiring 16 is performed twice, the effects of increasing density and improving performance are exactly the same as those of the previous embodiment.
本発明の他の実施例としてはAA以外の配線材料として
Siを含むA−e、 S iを含むW、Moを部分的に
又は全体的に使用しても同様の効果が得られる。In other embodiments of the present invention, similar effects can be obtained by partially or entirely using A-e containing Si, W containing Si, or Mo as wiring materials other than AA.
本発明は一つの基板上にデジタル回路と、アナグロ回路
を含む半導体装置で多層(2層3層)配線構造を有する
場合の全てに適用できる。特に本発明はA/D−LSI
又はデジタルLSIに応用して有効である。The present invention is applicable to all semiconductor devices having a multilayer (two-layer, three-layer) wiring structure including a digital circuit and an analog circuit on one substrate. In particular, the present invention is an A/D-LSI
Alternatively, it is effective when applied to digital LSI.
第1図乃至第6図は本発明の一実施例を示す2層配線半
導体装置の製造プロセスの工程断面図である。
第7図は本発明の他の一実施例を示す2層配線半導体装
置の断面図である。
第8図は一つの半導体チップにおけるデジタル回路
部、アナ−二部の配置の例を示す平面図。
第9図は第8図におけるA−A’に沿う切断断面図であ
る。
第10図は2層配線構造の一例を示す断面図である。
1・・・半導体基体、2・・・エピタキシャル牛導体層
、3・・・アイソレーション酸化膜、4・・・アイソレ
ージ成するp型拡散層、7・・・モリブデン層、8・・
・第1層アルミニウム膜、9・・・層間絶縁膜、10・
・・スルーホール、11・・・第2層アルミニウム[,
12・・・「目あき1部、13・・・第1層アルミニウ
ム配線、14・・・モリブデン配線、15・・・第1層
アルミニウム配線、16・・・第2層アルミニウム配線
、17・・・第 1 図
第 3 図
第 7 図
第 8 図
第 9 図1 to 6 are cross-sectional views of a manufacturing process of a two-layer wiring semiconductor device showing an embodiment of the present invention. FIG. 7 is a sectional view of a two-layer wiring semiconductor device showing another embodiment of the present invention. FIG. 8 is a plan view showing an example of the arrangement of a digital circuit section and an antenna section in one semiconductor chip. FIG. 9 is a cross-sectional view taken along line AA' in FIG. 8. FIG. 10 is a sectional view showing an example of a two-layer wiring structure. DESCRIPTION OF SYMBOLS 1... Semiconductor base, 2... Epitaxial conductor layer, 3... Isolation oxide film, 4... P-type diffusion layer forming isolation, 7... Molybdenum layer, 8...
・First layer aluminum film, 9... Interlayer insulating film, 10.
...Through hole, 11...Second layer aluminum [,
12... "1 part of mesh, 13... 1st layer aluminum wiring, 14... molybdenum wiring, 15... 1st layer aluminum wiring, 16... 2nd layer aluminum wiring, 17...・Figure 1 Figure 3 Figure 7 Figure 8 Figure 9
Claims (1)
リニア回路を構成する第2の領域とに分けられ、それぞ
れの領域において素子に接続する配線が多層に形成され
た多層配線半導体装置であって、第1の領域では第1層
配線と第2層配線とに異種の配線材料が用いられる一方
、第2の領域では第1層配線と第2層配線とに同種の配
線材料が用いられていることを特徴とする多層配線半導
体装置。 2、第1の領域では第1層と第2層の配線のいずれか一
方はアルミニウムからなり、他方にアルミニウム以外の
金属からなるとともに第2の領域では第1層と第2層の
配線のいずれかにもアルミニウムからなる特許請求の範
囲第1項に記載の多層配線半導体装置。[Claims] 1. The surface of the semiconductor substrate is divided into a first region constituting a logic circuit and a second region constituting a linear circuit, and wiring connected to elements is formed in multiple layers in each region. A multilayer wiring semiconductor device, in which different wiring materials are used for the first layer wiring and the second layer wiring in the first region, while different types of wiring materials are used for the first layer wiring and the second layer wiring in the second region. A multilayer wiring semiconductor device characterized in that the same type of wiring material is used. 2. In the first region, one of the first and second layer wiring is made of aluminum, the other is made of a metal other than aluminum, and in the second region, one of the first and second layer wiring is made of aluminum. The multilayer wiring semiconductor device according to claim 1, which is made entirely of aluminum.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17496784A JPS6153744A (en) | 1984-08-24 | 1984-08-24 | Multilayer interconnection semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17496784A JPS6153744A (en) | 1984-08-24 | 1984-08-24 | Multilayer interconnection semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6153744A true JPS6153744A (en) | 1986-03-17 |
Family
ID=15987864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17496784A Pending JPS6153744A (en) | 1984-08-24 | 1984-08-24 | Multilayer interconnection semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6153744A (en) |
-
1984
- 1984-08-24 JP JP17496784A patent/JPS6153744A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0066069B1 (en) | Method for forming dense multilevel metal interconnection systems for integrated circuit devices | |
US7605085B2 (en) | Method of manufacturing interconnecting structure with vias | |
US4531144A (en) | Aluminum-refractory metal interconnect with anodized periphery | |
US4812419A (en) | Via connection with thin resistivity layer | |
JPH1070244A (en) | Analog semiconductor device and fabrication thereof | |
US7227214B2 (en) | Semiconductor device and method of manufacturing the same | |
JPH08306774A (en) | Semiconductor device and its fabrication | |
US8674404B2 (en) | Additional metal routing in semiconductor devices | |
US4816895A (en) | Integrated circuit device with an improved interconnection line | |
US5641993A (en) | Semiconductor IC with multilayered Al wiring | |
JPH03180041A (en) | Semiconductor device | |
JPS6153744A (en) | Multilayer interconnection semiconductor device | |
JP2000332203A (en) | Semiconductor device and manufacture thereof | |
JPH05206292A (en) | Semiconductor integrated circuit | |
EP0195716B1 (en) | Thick bus metallization interconnect structure to reduce bus area | |
JP2747025B2 (en) | Method for manufacturing semiconductor device | |
KR960004078B1 (en) | Contact forming method by stacked thin layer structure | |
JPH0620101B2 (en) | Semiconductor device | |
JPS6244813B2 (en) | ||
JPH01289142A (en) | Vertical wiring structure | |
JPH0680740B2 (en) | Method for forming multi-layer wiring of semiconductor device | |
JPH07153756A (en) | Semiconductor integrated circuit device | |
JPS60177652A (en) | Manufacture of semiconductor device | |
JPH04111324A (en) | Semiconductor device | |
JPS6366425B2 (en) |