JPS6152607B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は電力系統から取込まれるアナログデー
タ信号をＡ／Ｄ変換器でデジタルデータ信号に変
換し、予め定められた整定値を参照してデジタル
データ信号に対して演算処理部で演算を行つて電
力系統の保護を行うデジタル保護継電装置におけ
る整定値の格納方式に関するものである。Detailed Description of the Invention The present invention converts an analog data signal taken in from a power system into a digital data signal using an A/D converter, and performs calculations on the digital data signal by referring to a predetermined setting value. The present invention relates to a method for storing a set value in a digital protective relay device that performs calculations in a processing unit to protect an electric power system.

デジタル保護継電装置のメモリに格納する整定
値データは、通常書き替えることはまれで、実質
的には読み出しのみであるが、保護演算処理の参
照データであるから、装置が何等かの原因で電源
断の場合にも当該整定値データが損なわれないよ
うに設定されなければならない。従つて、整定値
データの格納メモリを、消去・書き替え可能なリ
ードオンリメモリEPROM（ERASABLE
PROGRAMMABLE READ ONLY MEMOLY）
で構成することが考えられる。しかしながら、そ
う頻繁ではないにしても、１年に４回程度は整定
値を書き替える必要があり、EPROMの消去・書
き込みのために付加装置を設けなければならな
い。また、EPROMの消去・書き込みの操作はか
なり煩雑であり、しかも書き込み回数の制限があ
るなどの欠点がある。このため、整定値データ格
納用メモリとして、不揮発性RAM（ランダムア
クセスメモリ）やコアメモリを用いると、上述の
EPROMの欠点は是正されるが、プログラムのミ
スなどによつて整定値データを書き替えたことに
気付かず保護演算を実行して誤判定を行つてしま
うおそれもある。 The set value data stored in the memory of the digital protection relay device is normally rarely rewritten and can only be read out in practice, but since it is reference data for protection calculation processing, if the device is damaged for some reason. Settings must be made so that the set value data is not lost even in the event of a power outage. Therefore, the storage memory for setting value data is a read-only memory EPROM (ERASABLE) that can be erased and rewritten.
PROGRAMMABLE READ ONLY MEMOLY)
It is conceivable to consist of However, it is necessary to rewrite the set values about four times a year, although not very often, and an additional device must be provided for erasing and writing to the EPROM. Further, there are disadvantages such as the operation of erasing and writing to EPROM is quite complicated and there is a limit to the number of times of writing. Therefore, if non-volatile RAM (random access memory) or core memory is used as the memory for storing set value data, the above-mentioned problem will occur.
Although the shortcomings of EPROM can be corrected, there is a risk that due to a programming error or the like, a protection operation may be executed without realizing that the set value data has been rewritten, resulting in an erroneous judgment.

本発明の目的は、上述の欠点を除去し、整定値
をRAMに格納しておき、このRAMを通常は読み
出し専用のメモリとして用い、新たな整定値の書
込みが必要になつたときのみ本来のRAMとして
使用するデジタル保護継電装置の整定値格納方式
を提供することにある。 The object of the present invention is to eliminate the above-mentioned drawbacks and to store the set values in a RAM, which is normally used as a read-only memory and only when it is necessary to write a new set value can the original set values be stored. The object of the present invention is to provide a method for storing a set value of a digital protective relay device used as a RAM.

本発明は、電力系統から取り込まれるアナログ
データ信号をＡ／Ｄ変換器でデジタルデータ信号
に変換し、予め定められた整定値を参照して演算
処理部で前記デジタルデータ信号に対して前記電
力系統の保護演算を行うデジタル保護継電装置に
おいて、前記整定値をRAMに格納しておき、整
定値設定部から前記RAMにおける前記整定値の
格納領域を指定するアドレス信号と新たな整定値
の設定要求信号が送出されたときのみ、前記整定
値設定部に前記新たな整定値の書き込みを許可
し、それ以外のときは前記格納領域を実質的に
ROMとして取り扱いうるようにメモリ制御部で
制御することを特徴とするものである。 The present invention converts an analog data signal taken in from a power grid into a digital data signal using an A/D converter, and uses a processing unit to convert the digital data signal into a digital data signal by referring to a predetermined setting value. In a digital protection relay device that performs protection calculations, the set value is stored in RAM, and an address signal that specifies a storage area of the set value in the RAM and a request for setting a new set value are sent from the set value setting section. Only when a signal is sent, the setting value setting unit is allowed to write the new setting value, and at other times, the storage area is substantially
It is characterized by being controlled by a memory control unit so that it can be handled as a ROM.

以下図面を参照して本発明を詳細に説明する。 The present invention will be described in detail below with reference to the drawings.

第１図は本発明のデジタル保護継電装置の構成
の一例を示す要部ブロツク図である。このデジタ
ル保護継電装置は、演算処理部（cpu）１１、メ
モリ１２、アナログ入力カード１３、デジタル入
力カード１４および整定値設定部１５を有し、そ
れぞれ内部バス１６で接続されている。ここで、
メモリ１２は不揮発性RAMあるいはコアメモリ
で構成され、またアナログ入力カード１３は電力
系統から取込んだ電圧・電流値のアナログデータ
信号をデジタルデータ信号に変換するＡ／Ｄ変換
器を有している。そして、アナログ入力カード１
３でデジタル信号に変換された電力系統のデータ
について、演算処理部１１がメモリ１２における
作業領域や整定値データ領域の所定のデータを参
照して保護演算を実行する。しかし、整定値設定
部１５から設定要求信号と新たな整定値データが
それぞれ信号線１７，１８とデジタル入力カード
１４を介して送信されると、そのタイミングで演
算処理部１１が保護演算処理の空き時間を利用し
て、新たな整定値データを読み込み、保護演算に
用いる所定の整定値定数に変換し、メモリ１２の
整定値データ領域に格納する。 FIG. 1 is a main part block diagram showing an example of the configuration of a digital protective relay device according to the present invention. This digital protective relay device includes a processing unit (CPU) 11, a memory 12, an analog input card 13, a digital input card 14, and a setting value setting unit 15, which are connected to each other by an internal bus 16. here,
The memory 12 is composed of non-volatile RAM or core memory, and the analog input card 13 has an A/D converter that converts analog data signals of voltage and current values taken in from the power system into digital data signals. . And analog input card 1
The arithmetic processing unit 11 performs a protection operation on the power system data converted into a digital signal in Step 3 by referring to predetermined data in the work area and the set value data area in the memory 12. However, when the setting request signal and new setting value data are transmitted from the setting value setting unit 15 via the signal lines 17 and 18 and the digital input card 14, the arithmetic processing unit 11 at that timing Using the time, new setting value data is read, converted into a predetermined setting value constant used for protection calculation, and stored in the setting value data area of the memory 12.

メモリ１２は、第２図に示すように、作業領域
２１、整定値データ領域２２およびプログラム領
域２３に分けられる。作業領域は、プログラム制
御や演算処理過程で必要となるデータを一時的に
格納するもので、RAM領域である。整定値デー
タ領域は、保護演算処理の際に参照される整定値
定数を格納する領域であり、通常はROM領域で
あるが、新たな整定値を書き込むときのみRAM
領域となるようメモリ制御部で制御される。プロ
グラム領域はROM領域である。 The memory 12 is divided into a work area 21, a set value data area 22, and a program area 23, as shown in FIG. The work area is a RAM area that temporarily stores data required for program control and arithmetic processing. The setting value data area is an area that stores setting value constants that are referenced during protection calculation processing, and is normally a ROM area, but only when writing a new setting value is it stored in RAM.
It is controlled by the memory control unit so that it becomes an area. The program area is a ROM area.

次に、メモリ１２へのデータの書き込みは、第
３図に示すように、CPU１１からメモリチツプ
３０のデータ線３３にデータを出力し、アドレス
線３２にアドレスを出力したのち、信号線３１を
介して書き込み許可信号を送出することにより実
行される。 Next, to write data to the memory 12, as shown in FIG. This is executed by sending a write permission signal.

いま、メモリ１２の容量を例えば4kW
（2BYTE／1WORD）とし、メモリ空間を作業領
域２１と整定値データ領域２２にそれぞれ
0.5kW、プログラム領域に3kWを割り当てるもの
とする。そして、各領域のアドレスを16進数で表
現すると、作業領域２１はX000〜X1FF、整定値
データ領域はX200〜X3FF、さらにプログラム領
域はX400〜XFFFとなる。ここで、Ｘは16進数
であることを示す記号である。前述のメモリ領域
を指定するアドレス線のうち、４本のアドレス信
号線により２進化16進法の16進数の１桁を表わし
うるから、アドレス信号線12本で全てのメモリ領
域を指定することができる。 Now, set the capacity of memory 12 to 4kW, for example.
(2BYTE/1WORD), and the memory space is divided into work area 21 and setting value data area 22.
0.5kW and 3kW shall be allocated to the program area. When the addresses of each area are expressed in hexadecimal numbers, the work area 21 is X000 to X1FF, the setting value data area is X200 to X3FF, and the program area is X400 to XFFF. Here, X is a symbol indicating a hexadecimal number. Of the address lines that specify the memory areas mentioned above, four address signal lines can represent one hexadecimal digit of the binary coded hexadecimal system, so all memory areas can be specified with 12 address signal lines. can.

しかし、各領域の区別は、そのアドレスの最上
位桁で指定でき、作業領域はX0またはX1、整定
値データ領域はX2またはX3、それ以外はプログ
ラム領域となる。そこで、アドレスの最上位桁を
表わす４本のアドレス信号線が領域を識別するた
めに使用されうるのであるが、プログラム領域以
外の領域が識別できれば書き込みの制御ができる
から、これら４本のアドレス信号線のうち、さら
に上位３桁までのアドレス信号を使用すればよ
い。すなわち、アドレスの最上位桁に対応する４
本のアドレス信号線の出力を、そのうちの最上位
桁から（A0，A1，A2，A3）とすると、作業領
域を示すX0，X1は、それぞれ（０，０，０，
０），（０，０，０，１）となり、また整定値デー
タ領域を示すX2，X3は、それぞれ（０，０，
１，０），（０，０，１，１）となるが、プログラ
ム領域を示すX4〜XFは、（０，１，０，０）〜
（１，１，１，１）となることから、アドレス信
号（A0，A1，A2，A3）のうち、（A0，A1，
A2）の信号のみで、プログラム領域（ROM領
域）かどうかを識別することができる。すなわ
ち、アドレス信号（A0，A1，A2）が（０，０，
０）となると作業領域のX0もしくはX1を示し、
（０，０，１）であれば、整定値データ領域のX2
もしくはX3を示し、（０，１，０）〜（１，１，
１）であればプログラム領域のX4〜XFを示すこ
とがわかる。 However, each area can be distinguished by the most significant digit of its address; the work area is X0 or X1, the setting value data area is X2 or X3, and the other areas are program areas. Therefore, the four address signal lines representing the most significant digit of the address can be used to identify the area, but if areas other than the program area can be identified, writing can be controlled, so these four address signal lines It is sufficient to use address signals of up to the most significant three digits among the lines. That is, 4 corresponding to the most significant digit of the address.
If the output of the address signal line of the book is (A0, A1, A2, A3) from the most significant digit, then X0, X1 indicating the work area are (0, 0, 0,
0), (0, 0, 0, 1), and X2 and X3 indicating the setting value data area are (0, 0, 1), respectively.
1,0), (0,0,1,1), but X4 to XF indicating the program area are (0,1,0,0) to
(1, 1, 1, 1), so among the address signals (A0, A1, A2, A3), (A0, A1,
A2) signal alone can identify whether it is a program area (ROM area) or not. That is, the address signals (A0, A1, A2) are (0, 0,
0) indicates X0 or X1 of the work area,
If (0, 0, 1), X2 in the setting value data area
Or indicate X3, (0, 1, 0) ~ (1, 1,
1) indicates the program area X4 to XF.

第４図はメモリ制御部の論理回路の構成例であ
る。このメモリ制御部は、ノアゲート４８、イン
バータ４９、アンドゲート５０，５２、オアゲー
ト５１および排他的オアゲート５３からなる。上
述したアドレス信号（A0，A1，A2）は、それぞ
れ信号線４１，４２，４３に供給され、また整定
値設定部１５（第１図参照）からの設定要求信号
は信号線４４に供給される。さらに、演算処理部
１１から送出される書き込み要求信号は信号線４
５に供給される。 FIG. 4 shows an example of the configuration of the logic circuit of the memory control section. This memory control section consists of a NOR gate 48, an inverter 49, AND gates 50 and 52, an OR gate 51, and an exclusive OR gate 53. The above-mentioned address signals (A0, A1, A2) are supplied to signal lines 41, 42, and 43, respectively, and a setting request signal from the setting value setting section 15 (see FIG. 1) is supplied to a signal line 44. . Furthermore, the write request signal sent from the arithmetic processing unit 11 is transmitted to the signal line 4.
5.

いま、作業領域２１へデータを書き込むものと
すれば、アドレス信号（A0，A1，A2）は必ず
（０，０，０）となるから、（A0，A1）によるノ
アゲート４８の出力は“１”となり、（A2）はイ
ンバータ４９で反転されるからオアゲート５１の
出力は“１”となる。そして、書き込み要求信号
は“１”であるから、アンドゲート５２の出力は
“１”となり、これが書き込み許可信号として信
号線４６を介してメモリチツプ３０の書き込み許
可信号３１へ供給される。 Now, if we write data to the work area 21, the address signals (A0, A1, A2) will always be (0, 0, 0), so the output of the NOR gate 48 due to (A0, A1) will be "1". Since (A2) is inverted by the inverter 49, the output of the OR gate 51 becomes "1". Since the write request signal is "1", the output of the AND gate 52 becomes "1", which is supplied as a write permission signal to the write permission signal 31 of the memory chip 30 via the signal line 46.

また、新しい整定値を整定値データ領域２２に
格納するときには、アドレス信号（A0，A1，
A2）は（０，０，１）となり、設定要求信号と
書き込み要求信号がいずれも“１”となる。従つ
て、ノアゲート４８の出力が“１”、アンドゲー
ト５０の出力が“１”となつて、アンドゲート５
２の出力も“１”となり、書き込み許可信号が信
号線４６を介してメモリチツプ３０の書き込み許
可信号３１へ供給される。ところが、誤つて整定
値データ領域２２に書き込み要求があつた場合に
は、設定要求信号が“０”のままであり、従つて
アンドゲート５０から“１”が出力されないか
ら、アンドゲート５２の出力が“０”となる。こ
のとき、書き込み要求信号は“１”となつている
から、排他的オアゲート５３の出力は“１”とな
り、信号線４７に異常信号として供給され、書き
込み許可信号はロツクされる。 Furthermore, when storing a new setting value in the setting value data area 22, address signals (A0, A1,
A2) becomes (0, 0, 1), and both the setting request signal and write request signal become "1". Therefore, the output of the NOR gate 48 becomes "1", the output of the AND gate 50 becomes "1", and the AND gate 5
The output of the memory chip 2 also becomes "1", and the write permission signal is supplied to the write permission signal 31 of the memory chip 30 via the signal line 46. However, if a write request is made to the setting value data area 22 by mistake, the setting request signal remains "0" and therefore "1" is not output from the AND gate 50. becomes “0”. At this time, since the write request signal is "1", the output of the exclusive OR gate 53 becomes "1", which is supplied to the signal line 47 as an abnormal signal, and the write permission signal is locked.

さらに、プログラム領域２３に誤つて書き込み
要求があつた場合、プログラム領域２３は読み出
し専用のROM領域であるから、排他的オアゲー
ト５３から異常信号が信号線４７に供給され、書
き込み許可信号はロツクされなければならない。
この場合には、アンドゲート５２の少くとも１入
力は“０”となり、その出力は“０”となつて、
書き込み要求信号が“１”となるから、排他的オ
アゲート５３の出力は“１”となり、書き込み許
可信号がロツクされる。このようにして、排他的
オアゲート５３から異常信号が出力されることに
より、外部表示機能や保護演算機能のフエイルセ
ーフを達成できる。 Furthermore, if a write request is made to the program area 23 by mistake, since the program area 23 is a read-only ROM area, an abnormal signal is supplied from the exclusive OR gate 53 to the signal line 47, and the write permission signal must be locked. Must be.
In this case, at least one input of the AND gate 52 becomes "0", and its output becomes "0".
Since the write request signal becomes "1", the output of the exclusive OR gate 53 becomes "1" and the write permission signal is locked. In this way, by outputting an abnormal signal from the exclusive OR gate 53, fail-safe of the external display function and the protection calculation function can be achieved.

上述したように、本発明によれば、アドレス信
号と整定値設定要求信号により整定値データ領域
の書き込み許可信号を制御しているから、本来
RAMの一領域である整定値データ領域をROM領
域として使用し、新たな整定値の設定要求があつ
たときのみ本来のRAMとして使用することがで
き、整定値データの信頼性の確保および異常時の
フエイルセーフ機能の充実を図れるという効果が
ある。 As described above, according to the present invention, since the write permission signal of the setting value data area is controlled by the address signal and the setting value setting request signal, it is possible to
The setting value data area, which is an area of RAM, is used as a ROM area, and can be used as the original RAM only when a new setting value setting request is received. This has the effect of enhancing the fail-safe function of the system.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明を適用するデジタル保護継電装
置の要部ブロツク図、第２図は第１図におけるメ
モリの領域を示す図、第３図はそのメモリのブロ
ツク図、第４図は本発明による整定値格納方式に
使用するメモリ制御部の構成の一例を示す論理回
路図である。 １１……演算処理部、１２……メモリ、１３…
…アナログ入力カード、１４……デジタル入力カ
ード、１５……整定値設定部、２１……作業領
域、２２……整定値データ領域、２４……プログ
ラム領域、３０……メモリチツプ、３１……書き
込み許可信号線、３２……アドレス信号線、３３
……データ信号線、４１〜４３……アドレス信号
線、４４……設定要求信号線、４５……書き込み
要求信号線、４６……書き込み許可信号線、４７
……異常信号線、４８……ノアゲート、４９……
インバータ、５０，５２……アンドゲート、５３
……排他的オアゲート。 FIG. 1 is a block diagram of the main parts of a digital protective relay device to which the present invention is applied, FIG. 2 is a diagram showing the memory area in FIG. 1, FIG. 3 is a block diagram of the memory, and FIG. FIG. 2 is a logic circuit diagram showing an example of the configuration of a memory control section used in the set value storage method according to the invention. 11... Arithmetic processing unit, 12... Memory, 13...
...Analog input card, 14...Digital input card, 15...Setting value setting section, 21...Working area, 22...Setting value data area, 24...Program area, 30...Memory chip, 31...Writing permission Signal line, 32...Address signal line, 33
...Data signal line, 41-43...Address signal line, 44...Setting request signal line, 45...Write request signal line, 46...Write permission signal line, 47
...Abnormal signal line, 48...Noah Gate, 49...
Inverter, 50, 52...and gate, 53
...Exclusive or gate.

Claims (1)

【特許請求の範囲】[Claims] １ 電力系統から取り込まれるアナログデータ信
号をＡ／Ｄ変換器でデジタルデータ信号に変換
し、予め定められた整定値を参照して演算処理部
で前記デジタルデータ信号に対して前記電力系統
の保護演算を行うデジタル保護継電装置におい
て、前記整定値をRAMに格納しておき、整定値
設定部から前記RAMにおける前記整定値の格納
領域を指定するアドレス信号と新たな整定値の設
定要求信号が送出されたときのみ、前記整定値設
定部に前記新たな整定値の書き込みを許可し、そ
れ以外のときは前記格納領域を実質的にROMと
して取り扱いうるようにメモリ制御部で制御する
ことを特徴とするデジタル保護継電装置の整定値
格納方式。1. An analog data signal taken in from the power grid is converted into a digital data signal by an A/D converter, and an arithmetic processing unit performs a protection calculation for the power grid on the digital data signal with reference to a predetermined setting value. In the digital protective relay device, the set value is stored in a RAM, and an address signal specifying a storage area of the set value in the RAM and a request signal for setting a new set value are sent from the set value setting section. The storage area may be controlled by a memory control unit so that the setting value setting unit is permitted to write the new setting value only when the setting value is set, and the storage area is substantially treated as a ROM at other times. Setting value storage method for digital protective relay devices.