JPS6150076A - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit deviceInfo
- Publication number
- JPS6150076A JPS6150076A JP59172558A JP17255884A JPS6150076A JP S6150076 A JPS6150076 A JP S6150076A JP 59172558 A JP59172558 A JP 59172558A JP 17255884 A JP17255884 A JP 17255884A JP S6150076 A JPS6150076 A JP S6150076A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- linear elements
- semiconductor integrated
- under test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、IC内部の各回路の検査を外部から行なえ
るように構成した半導体集積回路装置に関するもので、
特にアナログ回路における動作特性の検査に好適なもの
である。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a semiconductor integrated circuit device configured so that each circuit inside an IC can be inspected from the outside.
It is particularly suitable for testing operating characteristics in analog circuits.
従来、IC内部の一部の回路を検査する場合、被測定回
路の人1.出力部分を顕微鏡で拡大し、極細の金線を当
てることにより、ICの外部に信号を取り出している。Conventionally, when testing a part of the circuit inside an IC, there are two people involved in the circuit under test: 1. By magnifying the output part with a microscope and applying an ultra-thin gold wire, the signal is extracted to the outside of the IC.
このようなICの評価を行なう際には、金線を当てるた
めにマニピュレータと呼ばれる装置を用いているが、近
年の微細加工技術の進歩に伴なって金線を当てることが
困難になっている。When evaluating such ICs, a device called a manipulator is used to apply the gold wire, but with recent advances in microfabrication technology, it has become difficult to apply the gold wire. .
また、マニピュレータという大きな装置を使用するため
、測定用の設備が大きなものとなシ、例えば温度特性や
信頼性を測定しようとしても恒温バスなどに入れること
ができず、テストが困紐であった。In addition, since a large device called a manipulator is used, the measurement equipment is also large, making testing difficult because, for example, when trying to measure temperature characteristics or reliability, it cannot be placed in a constant temperature bath. .
さらに、金線を当てるためにはICチップをむき出しに
する必要があるので、パッケージに封入した状態での特
性を見ることができないだけでなく、光が入りて特性が
変化してしまうこともあシ、不具合な点が多かった。Furthermore, since it is necessary to expose the IC chip in order to apply the gold wire, it is not only impossible to see the characteristics of the IC chip when it is sealed in a package, but also the characteristics may change due to light entering. Yes, there were many problems.
また、量産時には金線を当てることは不可能であるので
、ICのテストが量産時のネックとなる等多くの問題が
あった。Furthermore, since it is impossible to apply gold wire during mass production, there are many problems such as IC testing, which becomes a bottleneck during mass production.
この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、IC内部における被測定回路
の特性を金線を当てることなく測定できる半導体集積回
路装置を提供することである。This invention was made in view of the above circumstances,
The purpose is to provide a semiconductor integrated circuit device that can measure the characteristics of a circuit under test inside an IC without applying a gold wire.
すなわち、この発明においては、上記の目的を達成する
ために、検査したいアナログ回路部の入力端および出力
端に、アナログスイッチ(またはアンプ)を介してIC
の外部に導出されている入力用ラインおよび出力用ライ
ンをそれぞれ接続し、上記アナログスイッチをICの外
部から制御信号を供給してテスト時には導通状態、通常
動作時は遮断状態に制御(アンプの場合はテスト時に増
幅動作、通常動作時には高インピーダンス状態に設定)
シ、テスト時に外部から上記入力用ラインにテスト信号
あるいは駆動信号を供給して上記出力用ラインから被測
定回路の出力を外部に取り出すようにしたもので、これ
によって、IC内部のアナログ回路の動作特性を実使用
時と同じ条件で、しかも簡単に測定できる。That is, in this invention, in order to achieve the above object, an IC is connected to the input terminal and output terminal of the analog circuit section to be inspected via an analog switch (or amplifier).
Connect the input and output lines that are led out to the outside of the IC, and supply the analog switch with a control signal from outside the IC to control the analog switch to be in a conductive state during testing and in a cutoff state during normal operation (in the case of an amplifier) is set to amplification operation during testing, and set to high impedance state during normal operation)
During testing, a test signal or drive signal is supplied from the outside to the input line, and the output of the circuit under test is taken out from the output line, thereby controlling the operation of the analog circuit inside the IC. Characteristics can be easily measured under the same conditions as in actual use.
以下、この発明の一実施例について図面を参照して説明
する。第1図は、スにクトラム・アナライザを例に取っ
て示している。第1図において、111〜114はバン
ドパスフィルタで、これらバンドパスフィルタ11.〜
114は、第2図に示すようにセンター周波数やバンド
幅が異なっている。121〜124は整流回路で、整流
回路121と122.123と124は同一構成である
。また、131〜134はローパスフィルタで、ローノ
臂スフィルタ131と132.133 と134がそれ
ぞれ同一構成である。An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a basic tract analyzer as an example. In FIG. 1, 111-114 are band-pass filters, and these band-pass filters 11. ~
114 have different center frequencies and bandwidths, as shown in FIG. 121 to 124 are rectifier circuits, and the rectifier circuits 121 and 122, and 123 and 124 have the same configuration. Further, 131 to 134 are low-pass filters, and the low-pass filters 131 and 132, 133, and 134 have the same configuration, respectively.
上記のような構成において、入力端子14に供給される
入力信号INは、バンドパスフィルタ11.〜114に
供給され、これらバンドパスフィルタ111〜114に
よって各対応した周波数帯域別にスペクトル分解される
。モして1整流回路121〜124およびローノ臂スフ
ィルタ131〜134によって各帯域内のエネルギーが
抽出され、ノやワースベクトルを出力信号OUT、〜0
UT4として得る。In the above configuration, the input signal IN supplied to the input terminal 14 is passed through the bandpass filter 11 . ~114, and is spectrally decomposed into corresponding frequency bands by these bandpass filters 111~114. Then, the energy in each band is extracted by rectifier circuits 121 to 124 and Ronos filters 131 to 134, and the output signal OUT, ~0
Obtained as UT4.
このようなスペクトラム・アナライザでは、4種のバン
ドパスフィルタ、2種の整流回路および1種のローノJ
?スフィルタについてその特性を評価する必要がある。Such a spectrum analyzer includes four types of bandpass filters, two types of rectifier circuits, and one type of Rono J.
? It is necessary to evaluate the characteristics of filters.
このため、第1図では、線形素子s、−8,を設けてい
る。これら線形素子81〜S、としては、例えばアナロ
グスイッチや線形アンプを用いて、制御信号C8により
線形素子として動作するか、あるいは高出力インピーダ
ンス状態に設定される。そして、これらの線形素子81
〜S9を用いて被測定回路としてのバンドパスフィルタ
11.〜114 、am回路122,124およびロー
パスフィルタ134の人、出力部を、外部端子151〜
154に接続される信号線(ライン)161〜164に
選択的に接続する。なお、バンドパスフィルタ112*
114、整流回路122 r 124はそれぞれ、制御
信号CSによシ高出力インピーダンス状態かそれに近い
状態に設定できるものとする。For this reason, in FIG. 1, a linear element s, -8, is provided. These linear elements 81 to S are, for example, analog switches or linear amplifiers, and are operated as linear elements or set to a high output impedance state by the control signal C8. And these linear elements 81
- Bandpass filter 11 as a circuit under test using S9. ~114, the output section of the am circuits 122, 124 and the low-pass filter 134 are connected to the external terminals 151~
It is selectively connected to signal lines (lines) 161 to 164 connected to signal line 154. Note that the bandpass filter 112*
114 and rectifier circuit 122 r 124 can each be set to a high output impedance state or a state close to it by control signal CS.
上記のような構成において、パントノ4スフイルタ11
1〜114の特性を測定する場合には、線形素子Sl
r S3r S4およびS6をそれぞれ制御信号C3に
よって導通状態、他の線形素子82.S5およびS7〜
S9はそれぞれ高出力インピーダンス状態に設定する。In the above configuration, the pantone 4 filter 11
When measuring the characteristics of 1 to 114, the linear element Sl
r S3r S4 and S6 are respectively rendered conductive by the control signal C3, and the other linear elements 82 . S5 and S7~
S9 is each set to a high output impedance state.
そして、入力端子14からテスト信号を入力すれば、外
部端子15、〜154からそれぞれバンドパスフィルタ
111〜114の出力が得られる。When a test signal is inputted from the input terminal 14, the outputs of the bandpass filters 111 to 114 are obtained from the external terminals 15 and 154, respectively.
一方S整流回路12z + 124を測定する場合には
、線形素子s21 S71 s、およびS8 をそれぞ
れ制御信号CSによって導通状態、他の線形素子S1
* Ss + S4 r S6およびS9はそれぞれ高
出力インピーダンス状態に設定する。そして、整流回路
122には、外部端子151から上記ライン161およ
び線形素子S2を介してテスト信号を供給し、その出力
を線形素子S1、ライン162をそれぞれ介して外部端
子152から得る。また、整流回路124には、外部端
子153から上記ライン163、線形素子S、を介して
テスト信号を供給し、その出力を線形素子S8、ライン
164を介して外部端子154から得る。但し、外部端
子1!H,153から入力されるテスト信号がバンドパ
スフィルタ112゜114の出力信号とショートしない
ように、こレラパンドパスフィルタ112,114の出
力端を制御信号C8によって高出力インピーダンス状態
に設定する必要がある。On the other hand, when measuring the S rectifier circuit 12z+124, the linear elements s21, S71 s, and S8 are made conductive by the control signal CS, and the other linear elements S1
*Ss + S4 r S6 and S9 are each set to a high output impedance state. A test signal is supplied to the rectifier circuit 122 from the external terminal 151 via the line 161 and the linear element S2, and its output is obtained from the external terminal 152 via the linear element S1 and the line 162, respectively. Further, a test signal is supplied to the rectifier circuit 124 from the external terminal 153 via the line 163 and the linear element S, and its output is obtained from the external terminal 154 via the linear element S8 and the line 164. However, external terminal 1! In order to prevent the test signal input from H, 153 from short-circuiting with the output signals of the band-pass filters 112 and 114, it is necessary to set the output terminals of the band-pass filters 112 and 114 to a high output impedance state using the control signal C8. be.
また、ローパスフィルタ134を測定する場合には、線
形素子s8189をそれぞれ制御信号C8によりて導通
状態、線形素子S1〜s7は全て高出力インピーダンス
状態に設定する。そして、外部端子154から2イン1
64、線形素子Sst”介してローパスフィルタ134
にテスト信号を供給し、その出力を線形素子S9、ライ
ン163を介して外部端子153から得る。Furthermore, when measuring the low-pass filter 134, the linear elements s8189 are each set to a conductive state by the control signal C8, and the linear elements S1 to s7 are all set to a high output impedance state. Then, from the external terminal 154, the 2-in-1
64, a low-pass filter 134 via a linear element Sst''
A test signal is supplied to the linear element S9, and its output is obtained from the external terminal 153 via the line 163.
この時、整流回路124の出力信号がテスト信号とシ、
−トシないように、制御信号C8によシ整流回路124
の出力を高出力インピーダンス状態に設定する。At this time, the output signal of the rectifier circuit 124 is in synch with the test signal.
- The rectifier circuit 124 is controlled by the control signal C8 to prevent
set the output of the output to a high output impedance state.
従って、このような構成によれば、ICの外部から供給
する制御信号C8によp、IC内部の回路特性を選択的
に測定できる。Therefore, with this configuration, the circuit characteristics inside the IC can be selectively measured using the control signal C8 supplied from outside the IC.
第3図は、前記線形素子81〜S9の構成例を示スモの
で、Nチャネル形のMOS )ランジスタQINPチャ
ネル形のMOS )ランジスタQ2から成るトランスミ
ッシ璽ンダートに、制御信号C8およびこの制御信号C
8をインバータ17によって反転した信号をそれぞれ供
給して導通制御するようにして成る。従って、制御信号
CSがハイ(°゛H”)レベルの時、端子11J1r1
82間が導通状態、ロー(“L″)レベルの時は遮断(
高出力インピーダンス)状態となる。FIG. 3 shows an example of the configuration of the linear elements 81 to S9, in which the control signal C8 and the control signal
8 is inverted by an inverter 17, and the conduction is controlled by supplying the respective signals. Therefore, when the control signal CS is at a high (°゛H”) level, the terminal 11J1r1
82 is conductive, and when it is low (“L”) level, it is cut off (
high output impedance) state.
第4図は、前記線形素子81〜S9の他の構成例を示す
もので、ぎルテージフォロヮになっている。すなわち、
定電流バイアスCBは、一端が接地されたNチャネル形
のMOS )ランソスタQ3.Q4のダートにそれぞれ
供給され、これらのMOSトランジスタQs 、 Q4
が定電流源として働く。上記MOSトランジスタQs
−Q4 のダートと接地点間には、制御信号CSの反
転信号C3によって導通制御されるNチャネル形のMO
S トランジスタQ5が接続される。上記MO8) 、
77ジスタQ3の他端には、Nチャネル形のMOS )
ランジスタQa 、Q7の一端がそれぞれ接続される。FIG. 4 shows another example of the configuration of the linear elements 81 to S9, which are girth followers. That is,
The constant current bias CB is an N-channel type MOS whose one end is grounded. These MOS transistors Qs and Q4 are respectively supplied to the darts of Q4.
acts as a constant current source. The above MOS transistor Qs
- Between the dart of Q4 and the ground point, there is an N-channel MO whose conduction is controlled by the inverted signal C3 of the control signal CS.
S transistor Q5 is connected. Above MO8),
At the other end of the 77 resistor Q3, there is an N-channel MOS)
One ends of transistors Qa and Q7 are connected to each other.
これらMOS )ランジスタQs 、Q7の他端にはそ
れぞれ、カレントミラー回路を構成するPチャネル形の
MOS )ランジスタQs 、 Q9を介して、電源電
圧vDDが印加される電源端子19が接続される。上記
MO8)ランジスタQ9には制御信号CSで導通制御さ
れるPチャネル形のMOS )ランジスタQIOが並列
接続される。また、前記MOSトランジスタQ4の他端
には、ダートが上記MO8トランジスタQ g + Q
toとQ7 との接続点に接続されたPチャネル形の
MOSトランジスタQoを介して電源端子19が接続さ
れる。The other ends of these MOS transistors Qs and Q7 are respectively connected to a power supply terminal 19 to which a power supply voltage vDD is applied via P-channel type MOS transistors Qs and Q9 forming a current mirror circuit. A P-channel MOS transistor QIO whose conduction is controlled by a control signal CS is connected in parallel to the MO8 transistor Q9. Further, a dirt is connected to the other end of the MOS transistor Q4 by the MO8 transistor Q g + Q
A power supply terminal 19 is connected through a P-channel type MOS transistor Qo connected to the connection point between to and Q7.
上記MO3)ランジスタQ4とQllとの接続点と上記
MO8)ランジスタQs + QtoとQ7との接続点
との間にはコンデンサCが接続される。そして、上記M
O8)ランジスタQ4とQttとの接続点には、出力端
子182および前記MO3)ランジスタQ6のダートが
接続されて成る。なお、前記MQS )ラン・ゾスタQ
7のダートには入力端子181が接続され、この入力端
子18.には被測定回路の出力端が接続される。A capacitor C is connected between the connection point between MO3) transistors Q4 and Qll and the connection point between MO8) transistors Qs + Qto and Q7. And the above M
The output terminal 182 and the dart of the MO3) transistor Q6 are connected to the connection point between the transistors Q4 and Qtt. In addition, the above MQS) Ran Zosta Q
An input terminal 181 is connected to the dart of 7, and this input terminal 18. The output terminal of the circuit under test is connected to.
上記のような構成において、制御信号C8が”H”レベ
ル(C8は”L″レベルになるト、MOSトランジスタ
Q5はオフ状態、Q31Q4はオン状態、Qloはオフ
状態となるので、被測定回路から入力端子181に供給
される信号が線形的に増幅され出力端子182から出力
される。一方、制御信号C8がItL7ルベルになると
、MOSトランジスタQ5がオン状態となるので、MO
SトランジスタQ3.Q4はオフ状態となる。また、M
OSトランジスタQtoがオン状態となることにより、
MOS)ランジスタQttのダート電位が上昇してこの
MOS )ランジスタQttがオフ状態となる。従って
、増幅動作は行なわれず、出力端子18□は高出力イン
ピーダンス状態となる。In the above configuration, the control signal C8 is at "H" level (C8 is at "L" level), MOS transistor Q5 is off, Q31Q4 is on, and Qlo is off, so that there is no signal from the circuit under test. The signal supplied to the input terminal 181 is linearly amplified and output from the output terminal 182. On the other hand, when the control signal C8 reaches the ItL7 level, the MOS transistor Q5 is turned on, so the MO
S transistor Q3. Q4 is turned off. Also, M
By turning on the OS transistor Qto,
The dirt potential of the MOS) transistor Qtt rises and the MOS) transistor Qtt turns off. Therefore, no amplification operation is performed, and the output terminal 18□ is in a high output impedance state.
上述したような線形素子を用いることによシ、外部から
供給する制御信号に応じて被測定回路の人、出力端をI
Cの外部端子に線形関係で選択的に接続できるので、金
線等を当てる必要はなく、ICf:、パッケージに封入
した状態でも所望する回路の特性を測定できる。これに
よって、ICの量産時にテスタによる自動測定が可能と
なる。By using the linear element described above, it is possible to control the output terminal of the circuit under test according to the control signal supplied from the outside.
Since it can be selectively connected to the external terminal of C in a linear relationship, there is no need to apply a gold wire or the like, and desired circuit characteristics can be measured even when it is sealed in an ICf package. This enables automatic measurement using a tester during mass production of ICs.
なお、上記実施例では、ライン161〜164をICの
本来の機能とは無関係なものとして扱ったが、テスト時
以外ではこれらのライン上に被測定回路の出力が入力さ
れることはないので、例えばディジタルバスライン等を
共用するようにしても良い・
〔発明の効果〕
以上説明したように、この発明によれば、ICの内部に
おけ゛る被測定回路の特性を金線を当てることなく測定
できる半導体集積回路装置が得られる。Note that in the above embodiment, lines 161 to 164 were treated as unrelated to the original functions of the IC, but since the output of the circuit under test is not input to these lines except during testing, For example, a digital bus line or the like may be shared. [Effects of the Invention] As explained above, according to the present invention, it is possible to measure the characteristics of a circuit under test inside an IC without applying a gold wire. A semiconductor integrated circuit device that can be measured is obtained.
第1図はこの発明の一実施例に係わる半導体集積回路装
置を説明するための回路図、第2図は上記第1図におけ
るバンドパスフィルタの特性を説明するための特性図、
第3図および第4図はそれぞれ上記第1図における線形
素子の構成例を説明するだめの回路図である。
14・・・入力端子、151〜154・・・外部端子、
161〜164・・・信号線、5l−89・・・線形素
子、CS・・・制御信号。
出願人代理人 弁理士 鈴 江 武 彦第1図FIG. 1 is a circuit diagram for explaining a semiconductor integrated circuit device according to an embodiment of the present invention, FIG. 2 is a characteristic diagram for explaining the characteristics of the bandpass filter in FIG. 1,
FIGS. 3 and 4 are circuit diagrams for explaining an example of the configuration of the linear element shown in FIG. 1, respectively. 14...Input terminal, 151-154...External terminal,
161-164...Signal line, 5l-89...Linear element, CS...Control signal. Applicant's agent Patent attorney Takehiko Suzue Figure 1
Claims (4)
回路と、これら被測定用アナログ回路の入力端および出
力端と外部端子に接続される信号線との間にそれぞれ接
続される線形素子と、これら線形素子を選択的に制御し
て所定の被測定用アナログ回路の入力端および出力端を
上記信号線に線形関係で接続する制御手段とを具備し、
上記制御手段によって選択された被測定用アナログ回路
に外部からテスト信号を供給し、その出力を外部端子か
ら得る如く構成したことを特徴とする半導体集積回路装
置。(1) Linear elements connected between multiple analog circuits under test formed in one chip and signal lines connected to the input and output ends of these analog circuits under test and external terminals, respectively. and a control means for selectively controlling these linear elements to connect the input end and the output end of a predetermined analog circuit under test to the signal line in a linear relationship,
A semiconductor integrated circuit device characterized in that it is configured to supply a test signal from the outside to the analog circuit under test selected by the control means and obtain its output from an external terminal.
るトランスミッションゲートから成ることを特徴とする
特許請求の範囲第1項記載の半導体集積回路装置。(2) The semiconductor integrated circuit device according to claim 1, wherein the linear element comprises a transmission gate that is controlled to be turned on/off by a control signal.
用アナログ回路の出力信号を増幅するボルテージフォロ
ワから成ることを特徴とする特許請求の範囲第1項記載
の半導体集積回路装置。(3) The semiconductor integrated circuit device according to claim 1, wherein the linear element comprises a voltage follower that is controlled by a control signal and amplifies the output signal of the analog circuit under test.
特徴とする特許請求の範囲第1項記載の半導体集積回路
装置。(4) The semiconductor integrated circuit device according to claim 1, wherein a bus line is shared as the signal line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59172558A JPS6150076A (en) | 1984-08-20 | 1984-08-20 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59172558A JPS6150076A (en) | 1984-08-20 | 1984-08-20 | Semiconductor integrated circuit device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6150076A true JPS6150076A (en) | 1986-03-12 |
Family
ID=15944078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59172558A Pending JPS6150076A (en) | 1984-08-20 | 1984-08-20 | Semiconductor integrated circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6150076A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0296672A (en) * | 1988-06-01 | 1990-04-09 | Toshiba Corp | Inspection of integrated circuit |
JPH0517260U (en) * | 1991-08-19 | 1993-03-05 | 三菱自動車工業株式会社 | Lubricating oil supply device for transmission |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52150980A (en) * | 1976-06-10 | 1977-12-15 | Nec Corp | Input and output circuit |
-
1984
- 1984-08-20 JP JP59172558A patent/JPS6150076A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52150980A (en) * | 1976-06-10 | 1977-12-15 | Nec Corp | Input and output circuit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0296672A (en) * | 1988-06-01 | 1990-04-09 | Toshiba Corp | Inspection of integrated circuit |
JPH0517260U (en) * | 1991-08-19 | 1993-03-05 | 三菱自動車工業株式会社 | Lubricating oil supply device for transmission |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3227953A (en) | Bridge apparatus for determining the input resistance and beta figure for an in-circuit transistor | |
JPS59182535A (en) | On-chip voltage monitor and method of using same | |
US6833722B2 (en) | Electronic circuit device with a short circuit switch using transistors and method of testing such a device | |
JPS6150076A (en) | Semiconductor integrated circuit device | |
JPS6170475A (en) | Input/output common circuit for integrating circuit | |
JPS6230971A (en) | Semiconductor integrated circuit device | |
JPS58182237A (en) | Semiconductor integrated circuit | |
JPH01129432A (en) | Integrated circuit | |
JPH0552667B2 (en) | ||
JP3093216B2 (en) | Semiconductor device and inspection method thereof | |
JPS63198349A (en) | Semiconductor integrated circuit device | |
Uda et al. | Development of voltage amplifier electronic reader using NodeMCU | |
Klatskin et al. | Design and Fabrication Techniques for Lumped-Element GaAs MESFET Power Amplifiers Using Automated Assembly Procedures | |
SU1626221A1 (en) | Device for measuring the gain of analog chips | |
US3200335A (en) | Apparatus for enabling the hi, hf, ho, and hr chracteristics of transistors to be derived | |
JPS60231178A (en) | Impedance measuring appratus | |
JPH03167489A (en) | Integrated circuit element | |
JPH01210874A (en) | Inspecting method for semiconductor device | |
JPS6236183B2 (en) | ||
SU1064230A2 (en) | Device for measuring voltage follower input impedance | |
JPS60196954A (en) | Integrated circuit | |
JPS60214271A (en) | Scanner relay circuit for high resistance measurement | |
JPS55113968A (en) | Method of testing integrated circuit | |
JPS6382378A (en) | Characteristic measuring apparatus for hybrid ic | |
JP2002214279A (en) | Device evaluation circuit |