JPS6149562A - イメ−ジセンサ信号読出回路 - Google Patents
イメ−ジセンサ信号読出回路Info
- Publication number
- JPS6149562A JPS6149562A JP59170912A JP17091284A JPS6149562A JP S6149562 A JPS6149562 A JP S6149562A JP 59170912 A JP59170912 A JP 59170912A JP 17091284 A JP17091284 A JP 17091284A JP S6149562 A JPS6149562 A JP S6149562A
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- preamplifier
- signal
- given
- sensor signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体もしくは絶縁基板上に一次元あるいは二
次元的に配置した複数個の光電変換素子に蓄積された光
情報を読み出すイメージセンナの性能向上に関するもの
である。
次元的に配置した複数個の光電変換素子に蓄積された光
情報を読み出すイメージセンナの性能向上に関するもの
である。
第１ｒＡは一次元イメージセンサの基本的構成を示すも
のである。１は走査回路であり、通常２〜４相のクロッ
クパルスＯＬを印加することにより入力ハルスＳＰがク
ロックのもつ一定のタイミング時間ずつシフトした出力
パルス列が得られ、２のトランジスタ群をオンオフ制御
する。２のトランジスタがオンすると光の照射量に比例
した電荷がＶＢのバイアス電源、５の光電変換素子、２
のトランジスタ、Ｒｆの帰還抵抗を介して、４の差動増
幅器の出力である５の端子から移動する。この充電が時
系列的に各光電変換素子について行なわれるので、各画
素に対応した一次元の光情報信号が連続的に得られる。
のである。１は走査回路であり、通常２〜４相のクロッ
クパルスＯＬを印加することにより入力ハルスＳＰがク
ロックのもつ一定のタイミング時間ずつシフトした出力
パルス列が得られ、２のトランジスタ群をオンオフ制御
する。２のトランジスタがオンすると光の照射量に比例
した電荷がＶＢのバイアス電源、５の光電変換素子、２
のトランジスタ、Ｒｆの帰還抵抗を介して、４の差動増
幅器の出力である５の端子から移動する。この充電が時
系列的に各光電変換素子について行なわれるので、各画
素に対応した一次元の光情報信号が連続的に得られる。
第２図は第１図の一画素に注目して得られた信号読出回
路の等何回路である。０日は光電変換素子のもつ静電容
量であり、ＶＢとＯｓの積であられされる電荷量と光の
照射量に比例した電荷量の差が蓄積されている。Ｒはイ
メージセンサの内部抵抗であり、スイッチング素子のオ
ン抵抗、配線抵抗等から構成される。Ｏｅの蓄積電荷量
が０のとき［、Ｓ６’）Ｘイツエを閉じると ７ｖ″
１ＲＯｓＲ ・・・・・・・・・（１）の読出電流が流れ、の読出電
圧が得られその波形を第６図に示す。
路の等何回路である。０日は光電変換素子のもつ静電容
量であり、ＶＢとＯｓの積であられされる電荷量と光の
照射量に比例した電荷量の差が蓄積されている。Ｒはイ
メージセンサの内部抵抗であり、スイッチング素子のオ
ン抵抗、配線抵抗等から構成される。Ｏｅの蓄積電荷量
が０のとき［、Ｓ６’）Ｘイツエを閉じると ７ｖ″
１ＲＯｓＲ ・・・・・・・・・（１）の読出電流が流れ、の読出電
圧が得られその波形を第６図に示す。
この出力波形には高調波がたくさん含まれているので一
般にローパスフィルタを通して使用する。近年ではアナ
ログ−デジタル変換器を通してデータを取り込む電子機
器が増えており、機器で使用するクロック周波数も各種
各様である。しかし、従来例では、クロック周波数に対
応したローパスフィルタを設けなければならないので汎
用的でない。また、１の走査回路、及び２のトランジス
タ群に起因する固定パターンノイズの抑圧には、さらに
別の回路を加える必要がある。
般にローパスフィルタを通して使用する。近年ではアナ
ログ−デジタル変換器を通してデータを取り込む電子機
器が増えており、機器で使用するクロック周波数も各種
各様である。しかし、従来例では、クロック周波数に対
応したローパスフィルタを設けなければならないので汎
用的でない。また、１の走査回路、及び２のトランジス
タ群に起因する固定パターンノイズの抑圧には、さらに
別の回路を加える必要がある。
ローパスフィルタが不要で、各種クロック周波数に容易
に対応ができる汎用的なイメージセンナ信号読出回路を
提供する。さらに固定パターンノイズの抑圧能力があり
、信号読出速度も従来に比べて劣下させないこと。
に対応ができる汎用的なイメージセンナ信号読出回路を
提供する。さらに固定パターンノイズの抑圧能力があり
、信号読出速度も従来に比べて劣下させないこと。
第４図に本発−〇基本回路図を、第５図にその動作波形
図を示す。従来例と同様に、Ｃθの蓄積の続出電圧が得
られる。Ｏｆは帰還容量であり、Ｓｆはリセットスイッ
チである。Ｓｏ＋は続出電流ｔがほとんど流れなくなっ
てから、あるいは固定パターンノイズを抑圧する必要が
ある場合はＳのスイッチが再度開かれてから閉じられる
。固定パターンノイズを抑圧する条件としてはあるスイ
ッチＳをオンオフしたとき発生するノイズを積分したと
き値がＯにならなければならない。一般的なイメージセ
ンサにおいてはほぼこの条件は成り立つので、ある程度
の固定パターンノイズは抑圧できる。Ｓｆのリセットス
イッチはＯｆの帰還容量の電荷を充分放電してから開か
れ、次の画素の読み出しを開始することかできる。なお
、第５図のＶＢはリセットスイッチＳｆを制御するリセ
ットパルス波形である。
図を示す。従来例と同様に、Ｃθの蓄積の続出電圧が得
られる。Ｏｆは帰還容量であり、Ｓｆはリセットスイッ
チである。Ｓｏ＋は続出電流ｔがほとんど流れなくなっ
てから、あるいは固定パターンノイズを抑圧する必要が
ある場合はＳのスイッチが再度開かれてから閉じられる
。固定パターンノイズを抑圧する条件としてはあるスイ
ッチＳをオンオフしたとき発生するノイズを積分したと
き値がＯにならなければならない。一般的なイメージセ
ンサにおいてはほぼこの条件は成り立つので、ある程度
の固定パターンノイズは抑圧できる。Ｓｆのリセットス
イッチはＯｆの帰還容量の電荷を充分放電してから開か
れ、次の画素の読み出しを開始することかできる。なお
、第５図のＶＢはリセットスイッチＳｆを制御するリセ
ットパルス波形である。
第６図は本発明の第１の実施例である。６はリセットト
ランジスタ、７はリセットゲート端子であり、第５図の
動作波形であられされる。１の走査回路の出力パルスは
乙のリセットトランジスタがオフの期間に２のトランジ
スタをオンオフさせるものであることによって、固定パ
ターンノイズの抑圧効果が期待できる。
ランジスタ、７はリセットゲート端子であり、第５図の
動作波形であられされる。１の走査回路の出力パルスは
乙のリセットトランジスタがオフの期間に２のトランジ
スタをオンオフさせるものであることによって、固定パ
ターンノイズの抑圧効果が期待できる。
第７図は本発明を用いてイメージセンサの感度バラツキ
が補正できるように構成したシステム図である。１１は
イメージセンサ、９はアナログ−デジタル変換器、１０
は補正系数発生器、８はスイッチアレイ、１２はシステ
ム出力信号端子、Ｏｆ、、Ｏｆ７．Ｏｆ５．、Ｏｆ４は
帰還容量である。
が補正できるように構成したシステム図である。１１は
イメージセンサ、９はアナログ−デジタル変換器、１０
は補正系数発生器、８はスイッチアレイ、１２はシステ
ム出力信号端子、Ｏｆ、、Ｏｆ７．Ｏｆ５．、Ｏｆ４は
帰還容量である。
（４）式で明らかなようにＶｏの値はｃｆの大きさで制
御可能である。ここで、１１のイメージセンサに基準光
を与え、８のスイッチアレイを開放して読取を行なう。
御可能である。ここで、１１のイメージセンサに基準光
を与え、８のスイッチアレイを開放して読取を行なう。
プリアンプ出力ｖ。は９のアナログデジタル変換器でバ
イナリコード化され、１０の補正系数発生器で帰還容量
Ｏｆ１〜Ｏｆ。
イナリコード化され、１０の補正系数発生器で帰還容量
Ｏｆ１〜Ｏｆ。
をコントロールできるコードに変換して補正系数発生器
内のメモリに蓄えられる。これを各画素に対して行なう
ことにより補正系数が全部そろう。
内のメモリに蓄えられる。これを各画素に対して行なう
ことにより補正系数が全部そろう。
帰還容量Ｃ！ｆ、−Ｏｆ、は２μの重みをつけた容量値
を用いているので、バイナリコードで直接制御できる。
を用いているので、バイナリコードで直接制御できる。
次にイメージセンサに測定光を与えると各画素の読出ご
とに補正系数がプリアンプに与えられ、１２のシステム
出力信号端子には補正波の信号が出力される。
とに補正系数がプリアンプに与えられ、１２のシステム
出力信号端子には補正波の信号が出力される。
第８図は本発明の他の実施例である。１３は差動増幅器
、１４はプリアンプ大刀端子である。通常、Ｓｆのリセ
ットスイッチは、開閉相互の過渡期にスイッチングノイ
ズを発生するが、これを差動増幅器の帰還素子として用
いた場合、ブリアンプの出力が不要な振動を起こし、読
取動作の高速化を制限する。そこで本実施例では、Ｓｆ
のリセットスイッチと１４のプリアンプ入力端子の間に
ボルテージフォロワ接続した１３の差動増幅器を設けて
、スイッチングノイズの１４の入力端子側への帰還を抑
圧している。
、１４はプリアンプ大刀端子である。通常、Ｓｆのリセ
ットスイッチは、開閉相互の過渡期にスイッチングノイ
ズを発生するが、これを差動増幅器の帰還素子として用
いた場合、ブリアンプの出力が不要な振動を起こし、読
取動作の高速化を制限する。そこで本実施例では、Ｓｆ
のリセットスイッチと１４のプリアンプ入力端子の間に
ボルテージフォロワ接続した１３の差動増幅器を設けて
、スイッチングノイズの１４の入力端子側への帰還を抑
圧している。
第９図は第８図と同様の目的による本発明の他の実施例
である。
である。
以上のように本発明によればローパスフィルタが不要で
、各種クロック周波数に容易に対応ができる汎用的イメ
ージセンサ信号読出回路を構成することが可能である。
、各種クロック周波数に容易に対応ができる汎用的イメ
ージセンサ信号読出回路を構成することが可能である。
リセットパルスの設定をすれハ、固定パターンノイズの
抑圧能力もある。さらにプリアンプの入力インピーダン
スが等測的に低い電流続出タイプであるので、信号読出
速度も従来に比べて劣下することはない。このような簡
単なイメージセンサ信号読出回路によって近年）盛んな
マイクロコンピュータとのインターフェースも容易にな
り性能が向上するであろう。
抑圧能力もある。さらにプリアンプの入力インピーダン
スが等測的に低い電流続出タイプであるので、信号読出
速度も従来に比べて劣下することはない。このような簡
単なイメージセンサ信号読出回路によって近年）盛んな
マイクロコンピュータとのインターフェースも容易にな
り性能が向上するであろう。
本発明は光以外の他のスイッチング素子とセンサ素子を
集積したセンサーにも有効である。
集積したセンサーにも有効である。
第１図は従来の１次元イメージセンサの基本的構成図。
第２図は従来のイメージセンサ信号読出回路図第３図は
従来のイメージセンサ信号読出回路波形図。 第４図は本発明のイメージセンサ信号読出回路の基本的
回路図。 第５図は本発明のイメージセンサ信号読出回路波形図。 第６ 、７ 、８ 、９１ｉ４は本発明のイメージセン
サ信号読出回路の実施回路例の図。 ３は光電変換素子、２はスイッチング素子、１は走査回
路、１１はイメージセンサ、４は差動増幅器、Ｃｆは帰
還容量、６はスイッチング素子である。 第１図 Ｆ？ｆ ７２図 υＱ 第３図 第４図 Ｖ＋＋ 第５図 第７図 第８図 第９図
従来のイメージセンサ信号読出回路波形図。 第４図は本発明のイメージセンサ信号読出回路の基本的
回路図。 第５図は本発明のイメージセンサ信号読出回路波形図。 第６ 、７ 、８ 、９１ｉ４は本発明のイメージセン
サ信号読出回路の実施回路例の図。 ３は光電変換素子、２はスイッチング素子、１は走査回
路、１１はイメージセンサ、４は差動増幅器、Ｃｆは帰
還容量、６はスイッチング素子である。 第１図 Ｆ？ｆ ７２図 υＱ 第３図 第４図 Ｖ＋＋ 第５図 第７図 第８図 第９図
Claims (1)
- （１）半導体もしくは絶縁基板上に一次元あるいは二次
元的に設けた複数個の光電変換素子、スイッチング素子
、水平および垂直走査回路からなるイメージセンサに用
いる信号読出回路において、前記信号読出回路のプリア
ンプの帰還部を容量素子及びスイッチング素子の並列回
路で構成することを特徴とするイメージセンサ信号読出
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59170912A JPS6149562A (ja) | 1984-08-16 | 1984-08-16 | イメ−ジセンサ信号読出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59170912A JPS6149562A (ja) | 1984-08-16 | 1984-08-16 | イメ−ジセンサ信号読出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6149562A true JPS6149562A (ja) | 1986-03-11 |
Family
ID=15913642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59170912A Pending JPS6149562A (ja) | 1984-08-16 | 1984-08-16 | イメ−ジセンサ信号読出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6149562A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62283773A (ja) * | 1986-05-30 | 1987-12-09 | Kyocera Corp | 読取り方式 |
| JPS63209374A (ja) * | 1987-02-26 | 1988-08-30 | Hitachi Ltd | 固体撮像装置 |
| US5717458A (en) * | 1994-02-21 | 1998-02-10 | Sony Corporation | Solid-state imager having capacitors connected to vertical signal lines and a charge detection circuit |
| JPH10136266A (ja) * | 1996-10-31 | 1998-05-22 | Olympus Optical Co Ltd | 固体撮像装置 |
| WO2002103308A1 (fr) * | 2001-06-18 | 2002-12-27 | Hamamatsu Photonics K.K. | Photodetecteur |
| EP1469520A2 (en) * | 1995-03-22 | 2004-10-20 | Sony Corporation | Scanning switch transistor for solid-state imaging device |
| US7471325B2 (en) | 1995-03-22 | 2008-12-30 | Sony Corporation | Scanning switch transistor for solid-state imaging device |
-
1984
- 1984-08-16 JP JP59170912A patent/JPS6149562A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62283773A (ja) * | 1986-05-30 | 1987-12-09 | Kyocera Corp | 読取り方式 |
| JPS63209374A (ja) * | 1987-02-26 | 1988-08-30 | Hitachi Ltd | 固体撮像装置 |
| US5717458A (en) * | 1994-02-21 | 1998-02-10 | Sony Corporation | Solid-state imager having capacitors connected to vertical signal lines and a charge detection circuit |
| US6061093A (en) * | 1994-02-21 | 2000-05-09 | Sony Corporation | Solid-state imager having capacitors connected to vertical signal lines and a charge detection circuit |
| EP1469520A2 (en) * | 1995-03-22 | 2004-10-20 | Sony Corporation | Scanning switch transistor for solid-state imaging device |
| EP1469520A3 (en) * | 1995-03-22 | 2007-11-28 | Sony Corporation | Scanning switch transistor for solid-state imaging device |
| US7471325B2 (en) | 1995-03-22 | 2008-12-30 | Sony Corporation | Scanning switch transistor for solid-state imaging device |
| US7471326B2 (en) | 1995-03-22 | 2008-12-30 | Sony Corporation | Scanning switch transistor for solid-state imaging device |
| JPH10136266A (ja) * | 1996-10-31 | 1998-05-22 | Olympus Optical Co Ltd | 固体撮像装置 |
| WO2002103308A1 (fr) * | 2001-06-18 | 2002-12-27 | Hamamatsu Photonics K.K. | Photodetecteur |
| US7075050B2 (en) | 2001-06-18 | 2006-07-11 | Hamamatsu Photonics K.K. | Photodetector including integration capacitance section and A/D converter circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3385760B2 (ja) | 固体撮像装置及びその駆動方法 | |
| US8017901B2 (en) | Photodetector | |
| CN112866593B (zh) | 一种像素电路和一种红外成像*** | |
| CN1882843A (zh) | 蓄电池电压与阻抗测量电路 | |
| Haller et al. | A 700-MHz switched-capacitor analog waveform sampling circuit | |
| JPS6149562A (ja) | イメ−ジセンサ信号読出回路 | |
| CN114172517B (zh) | 一种红外读出电路和模数转换器 | |
| JPH04168876A (ja) | 積分器及び画像読取装置 | |
| TW202209816A (zh) | 信號轉換電路及信號讀出電路架構 | |
| JPH0865580A (ja) | 撮像装置 | |
| JP3730442B2 (ja) | 固体撮像装置 | |
| TW200803483A (en) | Image sensor | |
| JPS6245061A (ja) | 画像読取センサ基板 | |
| Sapsanis et al. | Trade-offs in sensor systems design: A tutorial | |
| JPH0787513B2 (ja) | 光電変換装置 | |
| JP2004194201A (ja) | 集積回路及びａ／ｄ変換回路 | |
| JP3008400B2 (ja) | 信号レベル変換器 | |
| Niu et al. | 1024-Electrode Deep Brain Probe Readout Circuit with 1024 Configurable Channels in 55nm CMOS | |
| JP2678438B2 (ja) | 読取り方式 | |
| JPH01222582A (ja) | 光電変換装置 | |
| JPH0660688A (ja) | サンプル・ホールド回路 | |
| JPH08237557A (ja) | 相関器回路 | |
| CN115995099A (zh) | 指纹传感器电路 | |
| JPS61148957A (ja) | 復数センサ信号読出回路 | |
| JP3245273B2 (ja) | 半導体装置 |