JPS6149521A - スイツチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、高速動作でＴＴＬＹ直接駆動可能にしたス
イッチ回路に関するものである。

〔従来技術〕

第１図は従来の高速スイッチ回路を示すものである。　
　　　　　′ 第１図において、■１は電源を示す入力電圧、Ｒ＋、Ｒ
２は第１．第２の抵抗体（以下、第１゜第２．・・・・
・・は省略し単に抵抗体という。他の符号についても同
様とする。ま７ｊ、　Ｒ＋　ｒ　　Ｒ２＋　・・・・・
・はその抵抗値をも表わ丁。）、Ｑ、はスイッチ用のＮ
ＰＮ　トランジスタ、ｖｃｃは電源電圧、■は出力端子
である。

次に動作について説明する。

第１図忙おい箋、入力電圧Ｖ１＝Ｖ、が印加さｎると、
ＮＰＮトランジスタＱ＋のパシ弓１←ゆベースＶＣはベ
ース電流ＩＢｌが流ｎ、 トｔｘ　ル（７，：　ｒ　Ｌ、■＋　＞　Ｖｍｇ＋　ａ
　Ｖｍｚ＋　４’：ＣＮ　Ｐ　Ｎ　トランジスタＱ、の
ベース・エミッタ順方向電圧である）。

また、ベース電流Ｉｌｌが次の第（２）式ン満丁時、Ｎ
ＰＮトランジスタＱ、は導通し”ＯＮ”となる。

にｇし、ｈ□、はＮＰＮトランジスタＱ、の電離増幅率
、■ｃＥ８、はコレクタ・エミッタ間の飽和電圧である
。

この時、出力端子Ｔの電圧■Ｔ　は ｖＴ　”ＶＣ１！８１　　　・・・・・・・・・・・・
・・・・・・−・・・・−・（３）となる。

次に、入力電圧ｖ１１に〇の時、ベース電流ＩＢ＋二〇
となり、ＮＰＮ　トランジスタＱ、はカットオフとなり
、 ｖＴ　＝ｖｏｃ　　　・・・・・・・・・・・・・・・
・・　・・・・・・・・・（４）となり、入力電圧ｖＩ
１１の大きさに応じてＮＰＮトランジスタＱ、は０Ｎ１
０ＦＦのスイッチ動作ケする。

従来の回路において、前記第（２）式を満に丁“ＯＮ”
状態のとき、ＮＰＮトランジスタＱ、は飽和する。この
為、ＮＰＮトランジスタＱ＋　のベース内で多数キャリ
アが残る為、入力電圧Ｖ、、＝ＯとなってＮＰＮトラン
ジスタＱ、がＯＦＦ″”に反転する時、前記多数キャリ
ア？再結合するのに必要な時間は長（、この時間が遅ｆ
時間の太半乞占め、高速動作が必要とさｎるときは性能
上達成できないというような欠点があった。

〔発明の概要〕

この発明は、上記のような従来のものの欠点を除去する
為になさｎたもので、ＮＰＮ　トランジスタがＯＮ”の
時に飽和しないようにしにスイッチ回路ヶ提供するもの
である。以下、この発明の一実施例を図面乞用いて説明
する。

〔発明の実施例〕

第２図はこの発明の一実施例を示す回路図であ゛る。

第２図において、ＤＩ、Ｄ２は前記ＮＰＮトランジスタ
Ｑ、のベースに直列に接続さ７’Ｌ　ｆ、−タイオード
である。また、ダイオードＤ１　の１ノードと抵抗体８
１０間の端子′Ｉ！：Ｔｏ　として、この端子Ｔ。

より電路を２つに分岐し、その一方の電路に前述したダ
イオードＤ　＋　、Ｄｚ、’ｒ　２測置列に接続し、そ
の先端のダイオードＤ２のカソードをスイッチ用のＮＰ
、ＮトランジスタＱ、のベースに接続し、また、分岐し
た電路の他方にけＮＰＮ　トランジスタＱ２のコレクタ
と抵抗体Ｒ４の一端に接続さｎ、ＮＰＮトランジスタＱ
２のベースと抵抗体Ｒ，の他端と抵抗体Ｒ８の一端が接
続さｎ、ＮＰＮトランジスタＱ２のエミッタと抵抗体Ｒ
ｓの他端とダイオードＤ、のアノードが接続さｒｌ、ダ
イオードＤ３のカソードはＮＰＮトランジスタＱ、のコ
レクタに接続さｊｌている。このタイオードＤ３はＮＰ
ＮトランジスタＱ１が”　ＯＦ　Ｆ　”時の回り込み防
止用のダイオードで、ＮＰＮ　トランジスタＱ２゜抵抗
体Ｒｓ、Ｒａは定電圧を発生させる為のものである。

第３図、第４図は第２図の動作説明図であり、以下第３
図、第４図を用いて第２図の動作ケ説明する。

第２図において、入力電圧Ｖい＝ＶＢが印加さｎると、
ＮＰＮトランジスタＱ＋＜流ｎるベースｌＩＬ流より□
は である。ｒｓ　ｒ　Ｌ、Ｖｏｗ　＋　　Ｖａ２に’ｆ：
、　ｆ　イｔ　−）−Ｃ＋　＋Ｄ２の順方向電圧である
。この時、ＮＰＮトランジスタＱ、のコレクタ・エミッ
タ間の電圧ＶＴ　’？：約０．４〜０．５ｖ程度に設定
すると、導通時でも一非飽和で高速動作させることがで
きる。ここで、ＮＰＮトランジスタＱ、のベース電流■
Ｂ３はとなり、ＮＰＮ　トランジスタＱ２＋　　ダイオ
ードＤ３に流ｎる電流ＩＢ４は ＩＢ４　”　ｌｌ１２　　ＩＢｇ　　　・・・・・・・
・・・・・・・・・・・・・（７）となり、ＮＰＮトラ
ンジスタＱ２のコレクタ・エミッタ間電圧ｖｃＥ２　　
は となる。Ｌｘし、ＮＰＮトランジスタＱ２の電流増幅率
ｔｌｆｅ２は、ｈｇｅｔ　＞　１で、ペース電流は無視
できるものとする。この時、抵抗体Ｈ３，Ｒ４に流ｆる
電流■Ｒは となり、ＮＰＮトランジスタＱ２のフレフタ電流ＩＣ２
は・ ＩＣ２”　ＩＲ４ＩＲ ・・・・・・・・・・・・（１０） となる。

次に゛第３図を用いて、瑞子Ｔ、−Ｔ間に発生する電圧
の説明乞する。

曲線（Ａ）はダイオードＤ３の順方向特性、曲線（Ｂ）
はＮＰＮトランジスタＱ、のコレクタ・エミッタ間電圧
Ｖｃ、２　の順方向特性１曲線（Ａ＋Ｂ）はＮＰＮトラ
ンジスタＱ零、ダイオードＤ３が直列接続さｎ、、ｒｓ
状態の順方向特性であり、前記第（社）ン式で求め７ｊ
Ｉｃｉが、Ｉｃｉ＞Ｉｃｅの時、ＮＰＮトランジスタＱ
２、ダイオード０３は定電圧領域に入つており、その電
圧ｖＴ−Ｔｏは、 となり、動作点はＰ、　　Ｋ位置する。なお、Ｉｃｅは
第３図における定電圧領域における最小コレクタ電流を
示す。

第４図乞用いて出力電圧ｖＴ乞求める。第２図の端子Ｔ
。の電圧はＶＴｏユ３ｖＢ、２となり、その電位より第
（１１）式で求め７ＣＶ　Ｔ−Ｔ　１１の電位だけ低く
なり、 ＶＴ　＝Ｖ、Ｏ−Ｖ丁−，。

となる。動作点は１／Ｒ２で示す破線との交点Ｐ２とな
る。

ココテ、Ｖ　５ｇ２　”　７００　ｍ　Ｖｅ　Ｒｓ　”
　４　ＫΩ、Ｒ４＝１０にΩに選ぶとき、第（１２）式
に代入してｖＴよ４２０ｍＶとなり、次段のＴＴＬｖ”
ＯＦＦ″にすることは可能である。

次に、第２図においてｖＩｎ＝０が印加さｎると、ＮＰ
ＮトランジスタＱ、はオフとなる。次段のＴＴＬＹ″Ｏ
Ｎ″にすることは可能でスイッチ回路として充分な動作
をする。

〔発明の効果〕

以上説明Ｌ　７Ｃよ５Ｖｃ、この発明は、第１の抵抗体
の一端を入力電圧に接続し、この第１の抵抗体の他端よ
り電路を２つに分岐し、その一方の電路に第１．第２の
ダイオードを直列接続してその端部Ｚスイッチ用の第１
のＮＰｌｊトランジスタのベース忙接続し、この第１の
ＮＰＮトランジスタのエミッタを接地し、また、前記分
岐し定電路の他端は第２のＮＰＮトランジスタのコレク
タと第４の抵抗体の一端ＶＣ接続し、前記第２のＮＰＮ
トランジスタのベースと第４の抵抗体の他端に第３の抵
抗体の一端を接続し、前記第２のＮＰＮトランジスタの
エミッタと第３の抵抗体の他端と第３のダイオードのア
ノードを接続し、前記第３のダイオードのカソードと、
第１のＮＰＮ　トランジスタのコレクタと第２の抵抗体
の一端を接続し、この第２の抵抗体の他端と電源端子を
接続しているので、次段でＴＴＬｙ！ｌ−駆動させると
き高速動作させることができ、民生用、産業用の分野に
幅広（用いることができる。まＬ、集積回路に構成する
とき、ショットギトランジスタが不要となるので、安価
な標準プロセスにより、高速のスイッチ回路第１図は従
来のスイッチ回路図、第２図はこの乞ａ成できる利点が
ある。

【図面の簡単な説明】

発明の一実施例によるスイッチ回路、第３図、第４図は
第２図の動作説明のための特性曲線図である。 図中、Ｒ，−Ｒ，ｔ２抵抗体、ｖ、ｆｉｉｔ入力電圧、
　　　　　　　　　、Ｑ、、Ｑ、はＮＰＮトランジスタ
、０１〜Ｄ３はダイオードである。 なお、図中の同一符号は同一まｙ：は相当部分を示す。 代理人　大岩　増　雄　　　（外２名）第１図 第３図 第４図 ｃｃｍ １、事件の表示　　　特願昭５９−．１７２０１０号２
、発明の名称　　　スイッチ回路 ３、補正をする者 ５、補正の対象 図面 ６、補正の内容 第３図を別紙のように補正する。 以　　上

Claims (1)

【特許請求の範囲】
1. 第１の抵抗体の一端を入力電圧に接続し、この抵抗体の
   他端より電路を２つに分岐し、その一方の電路に第１、
   第２のダイオードを直列接続してその端部をスイッチ用
   の第１のＮＰＮトランジスタのベースに接続し、この第
   １のＮＰＮトランジスタのエミッタを接地し、また、前
   記分岐した他方の電路に第２のＮＰＮトランジスタのコ
   レクタと第４の抵抗体の一端を接続し、前記第２のＮＰ
   Ｎトランジスタのベースと前記第４の抵抗体の他端に第
   ３の抵抗体の一端を接続し、前記第２のＮＰＮトランジ
   スタのエミッタと前記第３の抵抗体の他端と第３のダイ
   オードのアノードを接続し、この第３のダイオードのカ
   ソードと、第１のＮＰＮトランジスタのコレクタと第２
   の抵抗体の一端を接続し、さらに前記第２の抵抗体の他
   端を電源端子に接続したことを特徴とするスイッチ回路
   。