JPS6148994A - モジユ−ル基板 - Google Patents
モジユ−ル基板Info
- Publication number
- JPS6148994A JPS6148994A JP59170412A JP17041284A JPS6148994A JP S6148994 A JPS6148994 A JP S6148994A JP 59170412 A JP59170412 A JP 59170412A JP 17041284 A JP17041284 A JP 17041284A JP S6148994 A JPS6148994 A JP S6148994A
- Authority
- JP
- Japan
- Prior art keywords
- repair
- pad
- lsi
- pads
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5382—Adaptable interconnections, e.g. for engineering changes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、計算機用モジュール基板に係り、特に、高実
装密度化に好適な表面パターンを有するモジュール基板
に関する。
装密度化に好適な表面パターンを有するモジュール基板
に関する。
計算機用モジュール基板の一例が、特開昭５６−７４５
７号公報に記載されている。このモジュール基板は、そ
の表面にＬＳＩ等を搭載するための半田パッドと技術変
更のためのパッド（補修パッド）が設けられており、技
術変更は、補修パッドの印刷パターンの切断および補修
線で行なえるようになっている。しかし、ＬＳＩの集積
度の増大とそれに伴う信号ピン数の増加を考えた場合に
、補修パッドを設ける面積が増加し、ＬＳＩの搭載ピッ
チが広くなるという点については配慮されていなかった
。
７号公報に記載されている。このモジュール基板は、そ
の表面にＬＳＩ等を搭載するための半田パッドと技術変
更のためのパッド（補修パッド）が設けられており、技
術変更は、補修パッドの印刷パターンの切断および補修
線で行なえるようになっている。しかし、ＬＳＩの集積
度の増大とそれに伴う信号ピン数の増加を考えた場合に
、補修パッドを設ける面積が増加し、ＬＳＩの搭載ピッ
チが広くなるという点については配慮されていなかった
。
本発明の目的は、補修パッドエリアを最小にし得る表面
層パターンを有するモジュール基板を提供することにあ
る。
層パターンを有するモジュール基板を提供することにあ
る。
補修線を補修パッドに打つためには、通常ワイヤボンダ
が用いられるが、作業エリアラ（１■保するために、Ｌ
ＳＩと補修パッドの間にある一定以上の間隔をおかなけ
ればならない。この場合、ボンディングの方向によって
５確保すべき間隔が大幅に変わる１本発明は、ボンディ
ングの方向を一方向に限定し、総合的にＬＳＩの搭載ピ
ッチを縮めようとしたもので、ボンディング方向を限定
するための中間のパッドを設けたことに特徴がある。
が用いられるが、作業エリアラ（１■保するために、Ｌ
ＳＩと補修パッドの間にある一定以上の間隔をおかなけ
ればならない。この場合、ボンディングの方向によって
５確保すべき間隔が大幅に変わる１本発明は、ボンディ
ングの方向を一方向に限定し、総合的にＬＳＩの搭載ピ
ッチを縮めようとしたもので、ボンディング方向を限定
するための中間のパッドを設けたことに特徴がある。
以下、本発明の一実施例を、第１図および第２図を用い
て説明する。第１図は１本発明のモジュール基板の全体
構成を示す斜視図であり、モジュール基板１の表面には
多数のＬＳＩ２が搭載され。
て説明する。第１図は１本発明のモジュール基板の全体
構成を示す斜視図であり、モジュール基板１の表面には
多数のＬＳＩ２が搭載され。
背面から多数の入出力ビン３が取り出されている。
第２図はこのモジュール基板１の表面パターンの一部分
を拡大して示す平面図である。モジュール基板の表面に
はＬＳＩ等の電子部品２が搭載される領域内に、ＬＳＩ
と例えばＣＣＢ接続される電気的に接続するための半田
パッド４が多数形成されており、電子部品搭載領域の周
辺に補修パッド５が多数形成されている。さらにその周
辺には、ボンディング中継用のパッド６が複数設けられ
ている。中継パッド６は、いくつかの組となって接続パ
ターン７によって接続され、さらにスルーホに１個のも
のもあり、二九も接続パターン７及びスルーホール８に
より、内層の電源層に接続されている。いずれも中継パ
ッドは、接続パターン７をレーザー等により切断するこ
とにより、電気的に浮いた状態にすることができる。中
継パッド６゜６′の合計は、電子部品搭載領域の周辺に
設けられた補修パッドの内の最内列のパッド１１と同数
設けられている。
を拡大して示す平面図である。モジュール基板の表面に
はＬＳＩ等の電子部品２が搭載される領域内に、ＬＳＩ
と例えばＣＣＢ接続される電気的に接続するための半田
パッド４が多数形成されており、電子部品搭載領域の周
辺に補修パッド５が多数形成されている。さらにその周
辺には、ボンディング中継用のパッド６が複数設けられ
ている。中継パッド６は、いくつかの組となって接続パ
ターン７によって接続され、さらにスルーホに１個のも
のもあり、二九も接続パターン７及びスルーホール８に
より、内層の電源層に接続されている。いずれも中継パ
ッドは、接続パターン７をレーザー等により切断するこ
とにより、電気的に浮いた状態にすることができる。中
継パッド６゜６′の合計は、電子部品搭載領域の周辺に
設けられた補修パッドの内の最内列のパッド１１と同数
設けられている。
第３図に補修１１１１１２を打つときのワイヤボンダの
ウェッジ１３とＬＳＩ２と補修パッド５の相対的な位置
関係を示す、第３図（ａ）に示した第１のボンディング
と第３図（ｂ）に示した第２のボンディングでは、補修
！！１２を打つことができる補修パッド５の位置は、第
１のボンディングの場合のほうが、よりＬＳＩ２に近く
することができる。
ウェッジ１３とＬＳＩ２と補修パッド５の相対的な位置
関係を示す、第３図（ａ）に示した第１のボンディング
と第３図（ｂ）に示した第２のボンディングでは、補修
！！１２を打つことができる補修パッド５の位置は、第
１のボンディングの場合のほうが、よりＬＳＩ２に近く
することができる。
すなわち、ウェッジ１３とＬＳＩ２の距離は、第１のボ
ンディングの場合、ウェッジ１３とＬＳＩ２との位置精
度のみを考慮すれば良いため、現在のワイヤボンダ装置
の性能がら見れば、Ｌ、＝０．１ ｍ程度である。一方
、第２のボンディングでは、補修線１２がＬＳＩ２に触
れてはならず。
ンディングの場合、ウェッジ１３とＬＳＩ２との位置精
度のみを考慮すれば良いため、現在のワイヤボンダ装置
の性能がら見れば、Ｌ、＝０．１ ｍ程度である。一方
、第２のボンディングでは、補修線１２がＬＳＩ２に触
れてはならず。
ＬＳＩの高さＨと２、補修線１２と基板１のなす角θで
決まる距離だけ離しておかなければならない。
決まる距離だけ離しておかなければならない。
通常Ｈは０．５１１Ｉ１１程度であり、θは３０” 〜
４５＠であるため、Ｌ２は、ウェッジ１３．補修４１１
２の精度も含めて考えると、０．６〜１．０ＩＩＩ１１
程度必要になる。 補修は、基板自体の断線、ショート
のような故障の修復や、論理の変更のために行うもので
あり、その個所を予測することはできないため、すべて
の修復、変更が可能となるように設計しておく必要があ
る。このため、第３図に示したＬＳＩに最も近い位置に
ある最内列の補修パッド５ａは、常に第１のボンディン
グしか打てないため、補修が限定される。このように、
従来の構成では、補修パッドは、５ｂの位置までＬＳＩ
から離しておく必要があった。
４５＠であるため、Ｌ２は、ウェッジ１３．補修４１１
２の精度も含めて考えると、０．６〜１．０ＩＩＩ１１
程度必要になる。 補修は、基板自体の断線、ショート
のような故障の修復や、論理の変更のために行うもので
あり、その個所を予測することはできないため、すべて
の修復、変更が可能となるように設計しておく必要があ
る。このため、第３図に示したＬＳＩに最も近い位置に
ある最内列の補修パッド５ａは、常に第１のボンディン
グしか打てないため、補修が限定される。このように、
従来の構成では、補修パッドは、５ｂの位置までＬＳＩ
から離しておく必要があった。
本実施例では中継パッド６．６′を、ＬＳＩ最内列の補
修パッド１１に対応させて設けであるため、中継パッド
６．６′を利用して、常に、ＬＳＩ最内列の補修パッド
１１へは第１のボンディングとすることができる。以下
、その手順を示す。
修パッド１１に対応させて設けであるため、中継パッド
６．６′を利用して、常に、ＬＳＩ最内列の補修パッド
１１へは第１のボンディングとすることができる。以下
、その手順を示す。
本実施例では、第４図に概瑚的に示すように、最内列パ
ッド１４と最内列パッド１５を、補修線１７によって接
続する場合、補修線１７は、まずパッド１４に第１のボ
ンディングされ、中継パッド１６に第２のボンディング
された後、カッ］−される０次にパッド１５に第１のボ
ンディングした後、中継パッドの領域上を通って、中継
パッド１６に第２のボンディングされ、補修は完了する
。
ッド１４と最内列パッド１５を、補修線１７によって接
続する場合、補修線１７は、まずパッド１４に第１のボ
ンディングされ、中継パッド１６に第２のボンディング
された後、カッ］−される０次にパッド１５に第１のボ
ンディングした後、中継パッドの領域上を通って、中継
パッド１６に第２のボンディングされ、補修は完了する
。
これは補修線がＬＳＩの上に乗ると、冷却不可能になる
ためである。ここで第４図中のＸ印はボンディング個所
を示している。なお、補修線が長い場合には、たるみが
過大にならないようにするため、途中のパッドに仮留め
してもよい。
ためである。ここで第４図中のＸ印はボンディング個所
を示している。なお、補修線が長い場合には、たるみが
過大にならないようにするため、途中のパッドに仮留め
してもよい。
本実施例によれば、最内列の補修パッドを必ず第１のボ
ンディングとすることができ、補修パッドをＬＳＩのす
ぐ近くまで置くことができるという効果がある。また、
中継パッドの使用は、最内列パッド同志の補修時に限ら
れ使用頻度が小さいため、補修線の通る領域と中継パッ
ドの領域を兼用することができ、別に補修線の領域を設
けるのに比べＬＳＩの搭載ピッチが小さくなるという効
果がある。さらに、本実施例によれば、中継パッドは使
用時にのみ電気的に浮いた状態にするため、基板製造時
には中継パッドは電源等に接続されている、このため、
電源用のＩ／１１９ピンを用いて電気めっきを行うこと
ができ、シアン等有毒メッキ液が必要な無電解メッキを
用いることなく、ボンディングに適した厚い金メッキを
つけることができる。
ンディングとすることができ、補修パッドをＬＳＩのす
ぐ近くまで置くことができるという効果がある。また、
中継パッドの使用は、最内列パッド同志の補修時に限ら
れ使用頻度が小さいため、補修線の通る領域と中継パッ
ドの領域を兼用することができ、別に補修線の領域を設
けるのに比べＬＳＩの搭載ピッチが小さくなるという効
果がある。さらに、本実施例によれば、中継パッドは使
用時にのみ電気的に浮いた状態にするため、基板製造時
には中継パッドは電源等に接続されている、このため、
電源用のＩ／１１９ピンを用いて電気めっきを行うこと
ができ、シアン等有毒メッキ液が必要な無電解メッキを
用いることなく、ボンディングに適した厚い金メッキを
つけることができる。
本発明の効果は、中継パッドの数が、最内列パッドの数
の半分になるまでは有効であることは、最内列パッド同
志の補修パッドに対応する中継パッドが、１個所あれば
良いことから明らかである。
の半分になるまでは有効であることは、最内列パッド同
志の補修パッドに対応する中継パッドが、１個所あれば
良いことから明らかである。
本発明によれば、補修パッドをＬＳＩ等の電子部品搭載
領域の極めて近傍の周辺に配設することができ、かつ、
補４Ｉｉ線を通すエリアを別に設ける必要がないので、
電子部品の搭載ピッチを補修線を通すエリアの分だけ小
さくすることができる。
領域の極めて近傍の周辺に配設することができ、かつ、
補４Ｉｉ線を通すエリアを別に設ける必要がないので、
電子部品の搭載ピッチを補修線を通すエリアの分だけ小
さくすることができる。
これは、約５０μｍの補修線を１０本通すとすると、０
．５ ＩのＬＳＩ距離低減に相当し、ＬＳＩピッチが約
ｉｏａｍとして、長さで５％１面積にして１０％の減少
であり、部品の搭載密度は、逆に１０％向上したことに
相当する。
．５ ＩのＬＳＩ距離低減に相当し、ＬＳＩピッチが約
ｉｏａｍとして、長さで５％１面積にして１０％の減少
であり、部品の搭載密度は、逆に１０％向上したことに
相当する。
第１図は、本発明のモジュール基板の一例を示す斜視図
、第２図は、このモジュール基板の表面パターンの一部
を示す平面図、第３図は、ワイヤボンディング時の状態
を示す断面図、第４図は、補修線の経路を示す模式図で
ある。 １・・・モジュール基板、２・・・ＬＳＩ、３・・・入
出力ピン、４・・・半田パッド、５・・・補修パッド、
６．９・・・中継パッド、７・・・接続パターン、８．
１０・・・スルーホール、１１・・・ＬＳＩに最も近い
補修パッド、■ １ 図 第３図 （ａ−） （ｂ）
、第２図は、このモジュール基板の表面パターンの一部
を示す平面図、第３図は、ワイヤボンディング時の状態
を示す断面図、第４図は、補修線の経路を示す模式図で
ある。 １・・・モジュール基板、２・・・ＬＳＩ、３・・・入
出力ピン、４・・・半田パッド、５・・・補修パッド、
６．９・・・中継パッド、７・・・接続パターン、８．
１０・・・スルーホール、１１・・・ＬＳＩに最も近い
補修パッド、■ １ 図 第３図 （ａ−） （ｂ）
Claims (1)
- 【特許請求の範囲】 １、ＬＳＩ等の部品を搭載するためのモジュール基板に
おいて、その表面に、電気的に浮いた状態にすることが
できる中継用のパッドを上記部品の搭載領域に最も近く
設けられた技術変更パッドの数の少なくとも１／２以上
設けたことを特徴とするモジュール基板。 ２、上記中継パッドは、接続パターンを介してスルーホ
ールにより内部に設けられた電源層に接続されているこ
とを特徴とする特許請求の範囲第１項記載のモジュール
基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59170412A JPS6148994A (ja) | 1984-08-17 | 1984-08-17 | モジユ−ル基板 |
| KR1019850005789A KR860002214A (ko) | 1984-08-17 | 1985-08-12 | 모듀울 기판 및 이를 사용한 모듀울 |
| EP85110103A EP0171783A3 (en) | 1984-08-17 | 1985-08-12 | Module board and module using the same and method of treating them |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59170412A JPS6148994A (ja) | 1984-08-17 | 1984-08-17 | モジユ−ル基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6148994A true JPS6148994A (ja) | 1986-03-10 |
Family
ID=15904442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59170412A Pending JPS6148994A (ja) | 1984-08-17 | 1984-08-17 | モジユ−ル基板 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0171783A3 (ja) |
| JP (1) | JPS6148994A (ja) |
| KR (1) | KR860002214A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508064A (en) * | 1992-12-17 | 1996-04-16 | Fuji Photo Films Co., Ltd. | Method for matting a recording material and atomizing device therefor |
| CN101875145A (zh) * | 2010-03-14 | 2010-11-03 | 苏州明富自动化设备有限公司 | 一种压板定位装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1315019C (en) * | 1987-10-23 | 1993-03-23 | Honeywell Inc. | Universal semiconductor chip package |
| JP2592308B2 (ja) * | 1988-09-30 | 1997-03-19 | 株式会社日立製作所 | 半導体パッケージ及びそれを用いたコンピュータ |
| JPH02148862A (ja) * | 1988-11-30 | 1990-06-07 | Hitachi Ltd | 回路素子パッケージ、キャリヤ基板および製造方法 |
| US5060116A (en) * | 1990-04-20 | 1991-10-22 | Grobman Warren D | Electronics system with direct write engineering change capability |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4245273A (en) * | 1979-06-29 | 1981-01-13 | International Business Machines Corporation | Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices |
| JPS582055A (ja) * | 1981-06-29 | 1983-01-07 | Nec Corp | 論理パツケ−ジの改造方法 |
| JPS5871646A (ja) * | 1981-10-24 | 1983-04-28 | Mitsubishi Electric Corp | 半導体装置 |
-
1984
- 1984-08-17 JP JP59170412A patent/JPS6148994A/ja active Pending
-
1985
- 1985-08-12 KR KR1019850005789A patent/KR860002214A/ko not_active Application Discontinuation
- 1985-08-12 EP EP85110103A patent/EP0171783A3/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508064A (en) * | 1992-12-17 | 1996-04-16 | Fuji Photo Films Co., Ltd. | Method for matting a recording material and atomizing device therefor |
| CN101875145A (zh) * | 2010-03-14 | 2010-11-03 | 苏州明富自动化设备有限公司 | 一种压板定位装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR860002214A (ko) | 1986-03-26 |
| EP0171783A3 (en) | 1987-04-22 |
| EP0171783A2 (en) | 1986-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6756663B2 (en) | Semiconductor device including wiring board with three dimensional wiring pattern | |
| KR910001422B1 (ko) | 다중칩 모듈 구조체 | |
| US4706165A (en) | Multilayer circuit board | |
| JP2568748B2 (ja) | 半導体装置 | |
| JPS6148994A (ja) | モジユ−ル基板 | |
| JPS6022396A (ja) | 回路基板 | |
| KR930000614B1 (ko) | 반도체 집적회로장치 | |
| WO1996004682A1 (en) | Electronic circuit package | |
| US6501175B2 (en) | Semiconductor device with semiconductor chip on flexible tape | |
| US6020631A (en) | Method and apparatus for connecting a bondwire to a bondring near a via | |
| JP2712100B2 (ja) | 多層配線基板 | |
| JPH0482244A (ja) | 半導体集積回路装置およびその配線変更方法 | |
| JPS59143394A (ja) | 多層配線基板 | |
| JP3127779B2 (ja) | プリント基板 | |
| JPH0556862B2 (ja) | ||
| JPS5935461A (ja) | Ｌｓｉの実装方式 | |
| JPH1032304A (ja) | 半導体集積回路装置の実装におけるバス配線構造 | |
| JP2633889B2 (ja) | 両面メモリーボード | |
| JPH03219664A (ja) | 薄膜配線基板 | |
| JP4889667B2 (ja) | 半導体装置 | |
| JPH1070158A (ja) | Ｔａｂ実装半導体装置 | |
| JPH0714016B2 (ja) | 半導体素子の搭載構造 | |
| JPH04250652A (ja) | 配線基板の改造方法 | |
| JPS63102399A (ja) | 多層プリント配線基板 | |
| JPH02246354A (ja) | マスタースライス方式集積回路装置 |