JPS6148917A - 3−v族化合物半導体選択ド−プヘテロ構造の形成法 - Google Patents

3−v族化合物半導体選択ド−プヘテロ構造の形成法

Info

Publication number
JPS6148917A
JPS6148917A JP17030884A JP17030884A JPS6148917A JP S6148917 A JPS6148917 A JP S6148917A JP 17030884 A JP17030884 A JP 17030884A JP 17030884 A JP17030884 A JP 17030884A JP S6148917 A JPS6148917 A JP S6148917A
Authority
JP
Japan
Prior art keywords
layer
gaas
doped
heterostructure
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17030884A
Other languages
English (en)
Inventor
Naoki Kobayashi
直樹 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP17030884A priority Critical patent/JPS6148917A/ja
Publication of JPS6148917A publication Critical patent/JPS6148917A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02395Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02463Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、■−■族化合物半導体選択ドープヘテロ構造
の形成法に関り、更に詳しくいえば、より高い電子移動
度を持つIII−V族化合物半導体選択ドープヘテロ構
造を得るための該構造の形成法に関するものである。
従来の技術 最近、有機金属化合物を用いる化学気相成長法(MOC
VD)が注目され、この方法が化合物結晶や固溶体の多
層エピタキシャル層の形成技術として優れていることか
ら、ヘテロ接合を有するトランジスタ、レーザなどの■
−■族化合物半導体等の作製に応用されてきている。■
族元素のアルキル化物はいずれも室温近傍で比較的高い
蒸気圧を有する液体であるので、キャリヤガス例えばH
2などによるバブリングなどにより容易にガス化され、
前記MOCVD法において有利に使用できる。
このMOCVD法は、成長させる成分元素と不純物とを
気体で反応器に供給でき、成長層の性質等の制御がバル
ブの切り換え、気体流量制御によっそ容易に可能であり
、組成や不純物濃度を変化させる場合、反応器内のガス
置換が容易であるので、組成や不純物分布を急峻にでき
、基板領域のみを均一に加熱すればよいので装置の構成
を簡略化でき、大面積基板での成長や大壷生産に向いて
おり、結晶成長反応が熱分解的に進行するので異種基板
上でヘテロエピタキシャル成長させることができ、更に
、ハロゲン化物を使用しないので、基板がエツチングさ
れて生ずるオートドーピングなどの恐れがない等の各種
の利点を有している。
前記MOCVD法は例えば第1図に示すような構成の装
置を用いて実施することができる。該装置は石英管など
の反応器1と、その内部に設けられ、基板2を支持する
と共に基板のみの加熱を可能とする、例えば、カーボン
製のサセプタ3と、反応器1の外部にこれを取り巻くよ
うに設けられた加熱手段としての高周波コイル4とから
主として構成され、反応器1は更に原料導入用管系5お
よび排気管6と接続されている。例えば、簡単のために
GaAsエピタキシャル層を成長させる場合にはASH
37、Ga(CH3)* 8およびドーパント9(例え
ばジエチル亜鉛)ならびにキャリヤーガスとしての例え
ばH210が使用され、これらが管系5により反応器1
内に導入され、そこで加熱され、Ga (CH3) 3
 +AsH3−GaAs+ 3 CH4なる反応に従っ
てGaAsが形成され、基板上で成長することになる。
各原料の流量は精密に制御する必要があり、そのために
マスフローコントローラ装置11などが使用される。ま
た、有機金属は一般に常温で液体であるので、加熱並び
に温度制御する必要があり、例えばサーモスタットを備
えたウォータジャケット12などが使用される。
一方、トランジスタ、集積回路等に対する要求は、近年
ますます高度化し、高周波化、高速動作化の動向がみら
れる。高速、高周波デバイスに適した半導体は、電子の
移動度が大きく、飽和ドリフト速度が大きいものでなけ
ればならない。このような要求に適したものとしてI−
V族化合物半導体、例えばGaAsなどがSiに比して
高い電子移動度並びに飽和ドリフト速度を有することか
ら注目され、活発な研究が行われている。
中でも、種々の半導体混晶を人為的に作製し、異なる半
導体結晶との間で格子整合をとることのできるヘテロ接
合を得ることができる。例えば、GaAsとへIxGa
+−xへSとの間では格子不整合は0.1%以下であり
、またInPとGaxin+−xAsyP l−yとの
間では殆ど完全な格子整合をとることが知られている。
このようなヘテロ接合により、変調ドーピングを利用し
た高電子移動度トランジスタ等の超高速デバイス、LD
を中心とする各種光電子デバイス、超格子構造を利用し
た多量子井戸型レーザなどの断電子デバイスなどが開発
されつつある。
従来■−■族化合物半導体選択ドープヘテロ構造のうち
最も実用的な選択ドープGaAs / n −Al0.
 3Ga0. Jsへテロ構造をMOCVD法で成長さ
せる場合、原料有機金属としては、トリメチルガリウム
Ga(CH3)3、)リメチルアルミニウムΔ1(CH
3)3などのトリメチル系有機金属を使用していた。
しかしながら、トリメチル系有機金属を用いて得られた
へ1GaAsエピタキシャル層には、原料トリメチルア
ルミニウム分子のメチル基に由来する炭素が、成長条件
(成長温度、アルシンと■族有機金属との濃度比)並び
にAlGaAs層のA1組成等によっても異なるが、1
017〜10”m−’もアクセプターとして取りこまれ
ることがわかった。第4図にトリメチル系有機金属を原
料としてMOCVD法で作成した選択ドープGaAs 
/ n −Al0. Ja0. Jsへテロ構造のバン
ドギャップダイヤグラムを示した。
このダイヤグラムから理解されるように、Siドープn
型Al0. aGa0. Js層(第3層)および本来
はS1ドープn型八l0. 5Ga0.Js層(第3層
)中ノイオン化したSiドナーと2次元電子ガスとのク
ーロン相互作用を弱める働きをするアンドープ層0. 
、、Ga0. 7−A5tXi(第2層)にもIQ”〜
10”cm−’もの炭素アクセプターが取りこまれてい
る。その結果、このイオン化した炭素アクセプターのク
ーロン相互作用により、第5図に示すように、イオン化
した不純物によるクーロン散乱が支配的になる、77に
以下の低温度領域の2次元電子ガス移動度は、40.0
00〜50.000 clTl/V、secと低い値に
とどまっていた。
同様に、メチル系有機金属を用いた選択ドープIna、
 s、Gaa−47AS / n  IMa−ttln
0. 53ASへテロ構造においても、Siドープn 
fiAlo−<tIn0. 53As層およびアンドー
プAl0. 4tlna−53ASスペ一サ層中にとり
こまれた炭素アクセプターによって、2次元電子ガス移
動度は低い値にとどまっていた。
発明が解決しようとする問題点 このようにM OCV D法は前述のような各種利点を
有し、高周波性並びに高速動作性のへテロ接合を有する
トランジスタ、光電子デバイスなど各種の装置の作製に
応用されてきているが、従来の方法では不十分であり、
依然として改良すべき余地が多分に残されている。即ち
、MOCVD法において使用するメチル系有機金属のメ
チル基に由来する炭素が本来例えばSiドープn型エピ
タキシャル層中のイオン化したSiドナーと2次元電子
ガスとのクーロン相互作用を弱めるはずのアンドープ相
にアクセプターとして取り込まれ、2次元電子ガスの移
動度を低い値とする要因となっていた。
例えば、前述の例でGaAsとGaAlAsの超薄膜を
層状に成長させた超格子構造においてGaAlAs1の
みにドナーを添加(変調ドーピング)すると、ドナーが
イオン化し、発生する電子がGaAs中に蓄積される。
その結果、GaAs中の電子は、散乱源となるイオン化
したドナーと空間的に分離されることになるのでクーロ
ン散乱が減少して高移動度が保証されることになり、選
択ドープヘテロ接合の高電子移i[ilJ層を電界効果
トランジスタに応用した高移動度トランジスタ(HEM
T) 、デプリーション型HE M T、エンハンスメ
ント型HEMT等のデバイスが1昇られることになる。
しかしながら、このためにはMOCVD法におけるメチ
ル系有機金属のメチル基起原の炭素アクセプターのアン
ドープ層への取込みを有利に防止することのできる方法
゛を開発する必要がある。
そこで、本発明の目的は前記従来法の欠点を解消し、高
い電子移動度を与える■−■族化合物半導体選択ドープ
ヘテロ構造の形成法を提供することにあり、また、高い
電子移動度を有し、選択ドープヘテロ接合を有する■−
v族化合物半導体デバイスを提供することも本発明の目
的の一つである。
問題点を解決するための手段 本発明者等はMOCVD法による高移動度または超格子
型■−V族化合物半導体選択ドープヘテロ構造形成の上
記のような現状に鑑みて、前記の如き諸欠点を解消すべ
く種々検討、研究した結果、メチル系有機金属の代わり
にエチル系有機金属を薄膜結晶成長用成分として使用す
ることが前記目的の達成のために極めて有効であること
を見出した。本発明はこのような新規知見に基づき完成
されたものである。
即ち、本発明は結晶成長反応器内に■族元素のアルキル
化物と■族元素の水素化物を気体として導入し、該反応
器内に設けられ、加熱された基板上で該気体を熱分解反
応させ、反応生成物を基板上で成長させるMOCVDに
よる■−■族化合物半導体選択ドープヘテロ構造の形成
法を提供するものであり、その特徴は前記■族元素のア
ルキル化物としてエチル化物を使用することにある。
本発明で意図するヘテロ構造は、例えば半絶縁性GaA
s基板、第1層としてのアンドープの高純度GaAs層
、第2層のアンドープAI0.3Ga0. 7A8層と
、第3層のSiドープn型Al0. 3Ga0. 7A
s層との3層構造を有する選択ドープGaAs / n
 −Al0. 3Ga0.7Asヘテロ構造、あるいは
半絶縁性1nP基板、第1層の771−’−プの高純度
1n0. 53Ga0. +7As層と、第2層のアン
ドープのAl0. 、tln0. 5nAS層と、第3
層のSiドープn型八へ0. 4tuna、 5jAS
層との3層構造を有する選択ドープIn0. 53Ga
0. 47As/n−Al0. <71n0. 53A
sヘテロ構造等である。これらへテロ構造においてキャ
リヤ濃度は、一般に0.5〜2 XIO18am−3の
範囲内であり、第1層の膜厚は一般に0.5〜1μm1
第2層は50〜250人また第3層は0,05〜0.1
5μmの範囲内である。
基数としての半絶縁性GaAsまたはInPは、禁制帯
幅の大きな半導体GaAsおよびInPにCr、○、F
eなどの不純物を添加して、禁制体の中央部に準位を作
ることによって得ることができ、また深い準位を作る欠
陥(native defect)を利用することによ
っても得ることができる。
これらへテロ構゛造の形成は、例えば第1図に示した装
置を原料の数に応じて多少の変更を行い実施することが
できる。この場合、特に第2層および/または第3層の
アルミニウム原料としてトリエチルアルミニウムを使用
する。熱分解は不可逆的に進行し、例えば、 Ga (CH3) 3+As H3−GaAs+3 C
H4Al (C2H5) 3 +As H3−AIAs
+ 3 C’2 Hsに従ってAlGaAs作 罫月 本発明の方法の主な特徴はMOCVD法における■族元
素のアルキル化物として、少なくともAIについてはエ
チル化物を使用することにある。
トリエチルアルミニウムAl(C2H5)3分子のAI
C結合の結合エネルギー(58Kcal 1モル)は、
トリメチルアルミニウムAI (CH3) *分子(7
)AI  C結合の結合エネルギー(66Kcal 1
モル)よりも低く、熱分解し易い。またトリメチルアル
ミニウムの熱分解ではアルミニウムカーバイドA14C
島副生が認められているが、トリエチルアルミニウムの
場合には該カーバイドの副生は観測されていない。実際
トリエチルガリウム(C2Hs) 、、Ga、 )リエ
チルアルミニウム(C2H5)3A1の組合せ、あるい
はトリメチルガリウム(CH3)3Gaおよびトリエチ
ルアルミニウム(C2H5)3A1の組合せを用い、M
OCVD法により得られたAlGaAsエピタキシャル
層には、2次イオン質量分析(SIMS)法によると1
015〜1016cm−3程度の炭素しか取りこまれて
おらず、トリメチルアルミニウムを用いて成長したAl
GaAsに比べて2ケタ近く炭素が少なくなっている。
したがってトリメチルアルミニウムが炭素の著しい取り
込みの原因であることが明らかになった。
こうして、本発明の前記特徴によれば、前記2\層での
炭素の取込み量の減少に基づき、第3層中のイオン化S
iドナーと2次元電子ガスとのクーロン相互作用が第2
層によって効果的に低下され、イオン化した不純物によ
るクーロン散乱が支配的になる77に以下の低温領域に
おける2次元電子ガスの移動度は著しく改善されること
になる(第3図参照)。従って、本発明の方法により得
られるヘテロ構造は、液体ヘリウム温度で作動するジョ
セフソン素子と同様に77に以下の低温領域で優れた性
能を発揮する各種半導体素子として応用するのに極めて
適している。即ち、例えば前述のエンハンスメント型H
EMTに応用した場合等においては低温(即ち77に以
下の領域)での相互インダクタンスの大巾な改善が可能
となる。
実施例 以下、実施例に従って本発明の方法を更に具体的に説明
する。ただし、以下の実施例によって本発明は何等限定
されない。
第2図に、本発明に従って第1図に示した装置を用い、
有機金属としてトリメチルガリウム、トリエチルアルミ
ニウムを用いて、MOCVD法で形成した選択ドープG
aAs / n  Al0. 3Ga0. 7ASへテ
ロ構造のバンドギャップダイヤグラムを示した。
ここで、第1層のアンドープの高純度GaAs層は0、
1 μmであり、第2層のアンドープA、1 0. a
、Ga0. tAs層は200人であり、第3層のSi
ドープn型Al0. 3Ga0. 7As層は1000
 Aであった。また、これら層の形成条件は成長温度6
50℃、成長速度1.5人/sec。
とした。
かくして作製したベテロ構造につき2次元イオン質量分
析(SIMS)法により炭素の取込み量を測定したとこ
ろ、Siドープn型Al0. 3Ga0. Js層およ
びアンドープAl0. 3Ga0. Jsスペーサ層に
は1015〜1016cm−3の炭素アクセプターが取
り込まれているが、トリメチルアルミニウムを使用した
場合に比べ、2ケタ近く炭素の取り込みが少ないため、
2次元電子ガスに及ぼすイオン化した炭素アクセプター
のクーロン相互作用は著しく小さくなっている。このこ
とにより、第3図に示すように、イオン化した不純物に
よるクーロン散乱が支配的になる77Kから低い温度領
域での2次元電子ガス移動度は著しく増大し、77にの
温度で150、000.cnf / vsec、、2に
の温度で450.000cnf/Vsec。
の値が得られた。第3図において、2次元電子ガス移動
度(cm”/Vsec、 ) は公知の方法、即ちファ
ンデルポー(Van der Pauw)の方法に従っ
て測定した。
同様に、アルミニウムの原料としてトリエチルアルミニ
ウムを用いて作製した選択ドープIn0. 53ca0
.47AS / n  Al0. 、tln0. 53
ASへテロ構造においても、Siドープn型Al0. 
4tln0. 53AS層およびアンドープAl0. 
<tln0. sJsスヘーサ層中の炭素アクセプター
の減少により、メチル系の場合と比べて大幅な2次元電
子ガス移動度の増加が観測された。
発明の詳細 な説明したように、■−■族化合物半導体退択ドープヘ
テロ構造を有機金属熱分解気相成長法で成長させる際、
アルミニウムを含む半導体層形成用材料としてトリエチ
ルアルミニウムを用いることにより、アルミニウムを含
む半導体層中の炭素アクセプターの濃度を著しく低減す
ることができた。このことにより、■−■族化合物半導
体選択ドープヘテロ構造における2次元電子ガス移動度
は大幅に向上し、■−■族化合物半導体選択ドープヘテ
ロ構造を用いた電界効果トランジスタの15性は著しく
向上するという利点が得られた。
【図面の簡単な説明】
第1図は本発明の方法を実施するのに有用なMOCVD
法による薄膜形成装置の概略図であり、第2図は、本発
明によりトリエチル系有機金属原料を用いた選択ドープ
GaAs / n −Al0. :+Ga0. 7As
へテロ構造のバンドギャップダイヤグラムを示すもので
あり、 第3図は本発明によって得られたGaAs / n ”
八1゜、5Ga0. 7八Sヘテロ構造における2次元
電子ガス移動度の温度依存性を示すグラフであり、第4
図は、従来のトリメチル系有機金属原料を用いた選択ド
ープGaAs / n −Al0. 3Ga0. Js
へテロ構造のバンドギャップダイヤグラムを示すもので
あり、 第5図は、従来法によって得られたGaAs / n 
−Al0. 3Ga0. 7ASへテロ構造における2
次元電子ガス移動度の温度依存性を示すグラフである。 (主な参照番号) 1゛反応器、 2 基板、3 サセプタ、4 加熱手段
、5 管系、6 排気管、? −−A s H3、8有
機金属、9 ドーパント、10H2、11マスフローコ
ントローラ、12  ウオークジャケット 特許出願人  日本電信電話公社 代 理 人  弁理士 新居 正彦 第2図 第3図 温度 (K)

Claims (2)

    【特許請求の範囲】
  1. (1)結晶成長反応器内にIII族元素のアルキル化物と
    V族元素の水素化物とを気体状態で導入し、該反応器内
    に設けられ、加熱された基板上で該気体を熱分解反応さ
    せ、反応生成物を基板上で成長させる有機金属熱分解気
    相成長法により、半絶縁GaAsと、第1層のアンドー
    プの高純度GaAs層と、第2層のアンドープAl_0
    _._3Ga_0_._7As層と、第3層のSiドー
    プn型Al_0_._3Ga_0_._7As層との3
    層構造を有する選択ドープGaAs/n−Al_0_.
    _3Ga_0_._7Asヘテロ構造を形成する方法に
    おいて、 前記第2層または第3層のアルミニウム原料としてトリ
    エチルアルミニウムを使用することを特徴とする上記I
    II−V族化合物半導体選択ドープヘテロ構造の形成法。
  2. (2)結晶成長反応器内にIII族元素のアルキル化物と
    V族元素の水素化物とを気体状態で導入し、該反応器内
    に設けられ、加熱された基板上で該気体を熱分解反応さ
    せ、反応生成物を基板上で成長させる有機金属熱分解気
    相成長法により、半絶縁InP基板と、第1層のアンド
    ープの高純度In_0_._5_3−Ga_0_._4
    _7As層と、第2層のアンドープのAl_0_._4
    _7In_0_._5_3−As層と、第3層のSiド
    ープn型Al_0_._4_7In_0_._5_3A
    s層との3層構造を有する選択ドープIn_0_._5
    _3Ga_0_._4_7As/n−Al_0_._4
    _7In_0_._5_3Asヘテロ構造を形成する方
    法において、 前記第2層または第3層のアルミニウム原料としてトリ
    エチルアルミニウムを使用することを特徴とする上記I
    II−V族化合物半導体選択ドープヘテロ構造の形成法。
JP17030884A 1984-08-15 1984-08-15 3−v族化合物半導体選択ド−プヘテロ構造の形成法 Pending JPS6148917A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17030884A JPS6148917A (ja) 1984-08-15 1984-08-15 3−v族化合物半導体選択ド−プヘテロ構造の形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17030884A JPS6148917A (ja) 1984-08-15 1984-08-15 3−v族化合物半導体選択ド−プヘテロ構造の形成法

Publications (1)

Publication Number Publication Date
JPS6148917A true JPS6148917A (ja) 1986-03-10

Family

ID=15902561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17030884A Pending JPS6148917A (ja) 1984-08-15 1984-08-15 3−v族化合物半導体選択ド−プヘテロ構造の形成法

Country Status (1)

Country Link
JP (1) JPS6148917A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04186848A (ja) * 1990-11-21 1992-07-03 Nec Corp 電界効果トランジスタの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04186848A (ja) * 1990-11-21 1992-07-03 Nec Corp 電界効果トランジスタの製造方法

Similar Documents

Publication Publication Date Title
US4147571A (en) Method for vapor epitaxial deposition of III/V materials utilizing organometallic compounds and a halogen or halide in a hot wall system
US5168077A (en) Method of manufacturing a p-type compound semiconductor thin film containing a iii-group element and a v-group element by metal organics chemical vapor deposition
Abernathy Growth of III–V materials by metalorganic molecular‐beam epitaxy
JPH04328822A (ja) エピタキシャル成長化合物半導体結晶
US5656076A (en) Method for growing III-V group compound semiconductor crystal
EP0524817B1 (en) Crystal growth method of III - V compound semiconductor
KR101032010B1 (ko) 화합물 반도체 에피택셜 기판 및 그 제조 방법
US5858818A (en) Formation of InGaSa p-n Junction by control of growth temperature
JP3386302B2 (ja) 化合物半導体へのn型ドーピング方法およびこれを用いた化学ビーム堆積方法並びにこれらの結晶成長方法によって形成された化合物半導体結晶およびこの化合物半導体結晶によって構成された電子デバイスおよび光デバイス
US20060192228A1 (en) Compound semiconductor epitaxial substrate and method for manufacturing same
JPS6148917A (ja) 3−v族化合物半導体選択ド−プヘテロ構造の形成法
US5441913A (en) Process of making a semiconductor epitaxial substrate
JP2885435B2 (ja) 化合物半導体薄膜の製造方法
KR960004591B1 (ko) 도우프된 결정 성장 방법
JPH02203520A (ja) 化合物半導体結晶の成長方法
JP3141628B2 (ja) 化合物半導体素子及びその製造方法
JP3109149B2 (ja) 化合物半導体結晶成長方法
Hu et al. A study of the Zn-doping process in metal-organic chemical vapour deposition GaAs and GaAlAs
JPH03235323A (ja) 化合物半導体結晶の気相成長法
JP2793239B2 (ja) 化合物半導体薄膜の製造方法
Razeghi MOCVD Growth of Narrow GAP Low Dimensional Structures
JP2000138368A (ja) Iii−v族化合物半導体の気相成長方法及び高電子移動度トランジスタの製造方法
Tu Using Gaseous Sources in Molecular Beam Epitaxy
JPH06140331A (ja) 有機金属分子線エピタキシャル成長方法
Hu et al. Metalorganic chemical vapor deposition growth technique of GaAlAsGaAs double heterostructures for photocathodes